JP2000077396A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000077396A JP2000077396A JP10262461A JP26246198A JP2000077396A JP 2000077396 A JP2000077396 A JP 2000077396A JP 10262461 A JP10262461 A JP 10262461A JP 26246198 A JP26246198 A JP 26246198A JP 2000077396 A JP2000077396 A JP 2000077396A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gas
- semiconductor device
- ratio
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
続孔を開けることのできる方法と、これにより作製され
る半導体装置を提供すること。 【解決手段】C4 F8 /Ar/O2 の如き高C/F比の
ガスにCHF3 の如き低C/F比のガスを例えば3:1
の割合で少量加えたエッチングガスを用いてSOG層7
を含む絶縁層3をプラズマエッチングする。
Description
縁層を有する半導体装置、特に下部導電層が電極又は配
線として半導体基体上に形成され、この下部導電層上を
覆う絶縁層に接続孔が形成され、前記下部導電層に接続
される上部導電層が電極又は配線として前記接続孔に形
成されている多層配線構造の半導体装置及びその製造方
法に関するものである。
線構造は上下の電極又は配線間を接続するために必須で
あり、次のような方法で形成される。
ール)を形成する前の状態では、シリコン半導体基板上
に設けたSiO2 層1上に、下部配線2が形成され、こ
の上は絶縁層3で覆われている。下部配線2は、厚さ
0.1μmのチタンナイトライド(以下、TiNと記す
ことがある。)層4と、厚さ0.4μmのアルミニウム
合金層(例えばAl−Si−Cu又はAl−Cu)層5
と、厚さ0.01μmのチタン(以下、Tiと記すこと
がある。)層6と、厚さ0.075μmのTiN層7と
をこの順に、スパッタ法などで積層した積層構造からな
っている。そして、絶縁層3は、層間絶縁膜として、テ
トラエチルオルソシリケートを液体ソースとしてO3 な
どの酸化剤を用いてプラズマ発生下で成膜された厚さ
0.3μmのSiO2 層(以下、PTEOS層と記する
ことがある。)8と、SiOxをアルコールに溶解した
薬液の塗布及びベークで成膜された厚さ0.4μmのシ
リコン・オン・グラス層(以下、SOG層と記すること
がある。)9と、上層の厚さ0.3μmのPTEOS層
10とをこの順に積層した積層構造からなっている。な
お、図1(a)は下部配線2上のSOG層8の膜厚が小
さい場合であるが、図2(a)のようにその膜厚が大き
い場合も同様である。
すように、所定パターンのフォトレジスト(図示せず)
をマスクにして、フッ化炭素系のエッチングガスを用い
てプラズマ(ドライ)エッチングを行い、絶縁層3を通
して下部配線3に達する接続孔(ビアホール)11を形
成する。更に、仮想線で示すように、スパッタ法及びフ
ォトリソグラフィー技術によって、アルミニウムなどの
上部配線12を形成し、接続孔11を通して下部配線2
と接続する。
られている図6に示す平行平板型RIEタイプの装置を
用いる。これは、上部、下部の両電極13、14に各々
高周波電源15、16を持つタイプのもの〔UNITY
IEM(Ion Energy Modulatio
n)〕を使用する。この装置は、一般的に、中密度のプ
ラズマエッチング装置と言われている。
ングガスとして主として次の2種類のガスが下記の条件
で使用される。 (1)CHF3 /Ar/O2 の混合ガス(Si3 N4 や
TiNに対する選択比は低い。) CHF3 /Ar/O2 =50/500/9sccm、圧
力=50mT、 RF(上部電極/下部電極)=2200/1000W、 背圧(中央部/エッジ部)=10/35T、 温度(下部電極/上部電極/チャンバー側壁)=−20
/30/40℃ (2)C4 F8 /Ar/O2 の混合ガス(Si3 N4 や
TiNに対する選択比は高い。) C4 F8 /Ar/O2 =18/420/11sccm、
圧力=30mT RF(上部電極/下部電極)=2200/1400W、 背圧(中央部/エッジ部)=10/35T、 温度(下部電極/上部電極/チャンバー側壁)=−20
/30/40℃
エッチングガスによるドライエッチングはいずれも、次
のような問題点を有している。
F3 /Ar/O2 混合ガスを用いると、Al合金層5の
上層のTiN層7(更にはTiN層6)がエッチオフさ
れてしまう。この時、問題となるのは、TiN層7の下
のAl合金層5が露出すると、エッチング後にAlの表
面にフッ化された層(AlFx層)が残る。このAlF
x層によって、コンタクトの高抵抗化、並びにバラツキ
の拡大が生じ、デバイスの性能に悪影響を及ぼすことは
一般的に知られている。ただし、現行の0.3〜0.4
μm程度のサイズのビアホールにおいては、このAlF
x層は、次工程のメタル(上部配線用)のデポジション
の際のスパッタエッチにより除去されてしまうため、今
のところ問題にはなっていない。しかし、今後ビアホー
ルのサイズが小さくなっていくにつれ、スパッタエッチ
が不十分となって、フッ化された層が除去しきれなくな
ることが予想される。
して選択比の高いC4 F8 /Ar/O2 混合ガスを用い
る場合、TiN層7上でエッチングをストップさせるこ
とになるため、次のような問題が生じる。 (a)膜中にSi−N結合が存在するようなSOG層9
を絶縁層に使用しているので、Si3 N4 に対して高い
選択比を持つこのガス系では、SOGに対しても選択性
が高く、SOG層9にてエッチングが止まってしまう。
これは、ビアホール径が小さくなるほど顕著に現れる
(図3(a)参照)。 (b)また、SOG層9により平坦化を行うため、場所
によっては下部配線2上の層間膜(絶縁層3)の膜厚が
異なるので、このような箇所にビアホールを開ける場
合、層間膜の膜厚が厚い部分ではホールが開かない(即
ち、所定のエッチング時間ではエッチングが下部まで届
かない)ものが生じる可能性がある。
つ均一にして確実に接続孔を開けることのできる方法
と、これにより作製される半導体装置を提供することに
ある。
来技術の問題点について鋭意検討を加えた結果、まず以
下に述べる事実を考慮した。
に、フッ素原子数に対する炭素原子数の比(即ち、C/
F比)の低いガスの場合、プラズマ中のFラジカルの量
は多く、SiやSi3 N4 、レジストなどはエッチング
され易くなることは一般的に知られている。これに対
し、上記したC4 F8 のようにC/F比の高いガスの場
合、プラズマ中のCFxラジカルの量が多くなり、この
CFxラジカルが膜上に堆積し、SiやSi3 N4 がF
ラジカルと反応するのを防ぐ役割を果たす。その結果、
これらの膜がエッチングされにくくなるということも一
般的に知られている。
のFラジカルの量は多く、SiやSi3 N4 、レジスト
はエッチングされ易い。 (2)CHF3 ガス(C/F比少し低い)の場合、CF
4 ガスに比べてFラジカルの量は少ない。これは、Hが
Fと結合し、HFが生成されることによる。従って、S
iやレジストはエッチングされ難くなる。しかし、最近
使用されている、高密度プラズマを発生する装置の場
合、CFxラジカルの再解離によりFラジカルが増える
ため、従来の低密度プラズマの場合に比べてSiやSi
3 N4 レジストが削れ易くなる。 (3)C4 F8 ガス(C/F比が高い)の場合、他のガ
スに比べてプラズマ中のCFxラジカルの量は多い。従
って、膜へのCFxラジカルの堆積が多くなるため、他
のガスの時に比べてSiやSi3 N4 レジストが削れに
くい。
4 F8 /Ar/O2 (高C/F比のガス)にCHF
3 (低C/F比のガス)を少量加えることによって、従
来技術の問題点を十二分に解消し、本発明の目的を実現
できることを見い出し、本発明に到達したのである。
素原子数の比(C/F比)が異なる複数種のフッ化炭素
系ガスの混合ガス(例えば、C4 F8 とCHF3 との混
合ガス)を用いて、半導体基体上の絶縁層をエッチング
(特にプラズマエッチング)する工程を含む、半導体装
置の製造方法に係るものである。
r/O2 の如き高C/F比のガスにCHF3 の如き低C
/F比のガスを例えば3:1の割合で少量加えることに
よって、下記の顕著な効果を得ることができるのであ
る。
せることができる(後記の図3、図4参照)。C/F比
の低いガスを加えたことにより、プラズマ中のFラジカ
ルが増加し、これによってSi−N結合を含むようなS
OGのエッチングレートも増大する。 (2)TiNのエッチングレートの極端な増加を防ぐこ
とができる(選択比20以上)(後記の図5参照)。F
ラジカルの増加によるTiNに対する選択比の低下が懸
念されたが、例えばCHF3 ガス中のHによるFラジカ
ルとの反応で、Fラジカルの極端な増加が抑えられ、選
択比についても20以上を得ることができる。
造方法で作製される半導体装置は独得な構造を有するも
のとなり、コンタクト抵抗の低下及びその均一性の点で
優れたものとなる。
にチタンナイトライド層を有する下部導電層が電極又は
配線として半導体基体上に形成され、この下部導電層上
を覆うようにスピン・オン・グラス層を含む絶縁層に接
続孔が形成され、前記下部導電層に接続される上部導電
層が電極又は配線として前記接続孔に形成されている半
導体装置であって、前記接続孔が前記絶縁層を通して前
記チタンナイトライド層の層厚の中間位置まで形成され
ている。
においては、C/F比の大きい第1のフッ化炭素系ガス
に対してC/F比の小さい第2のフッ化炭素系ガスを等
量以下(1:1以下)混合した前記混合ガスを用いるの
がよい。
8 を使用し、前記第2のフッ化炭素系ガスとしてCHF
3 、CH2 F2 及びCF4 からなる群より選ばれた少な
くとも1種を使用することができる。
電極又は配線として形成し、この下部導電層上を覆う前
記絶縁層に前記エッチングによって接続孔を形成し、前
記下部導電層に接続される上部導電層を電極又は配線と
して前記接続孔に形成することができる。
の形成される表面側にチタンナイトライド層を有し、か
つ、前記絶縁層がスピン・オン・グラス層を含んでい
る。例えば、前記下部導電層が、チタンナイトライド
(TiN)層とアルミニウム又はその合金層とチタン
(Ti)層とチタンナイトライド(TiN)層とをこの
順に積層した積層構造からなり、かつ、前記絶縁層が、
テトラエチルオルソシリケートから形成されたシリコン
酸化物層(特にPTEOS層)とスピン・オン・グラス
層(SOG層)とテトラエチルオルソシリケートから形
成されたシリコン酸化物層(特にPTEOS層)とをこ
の順に積層した積層構造からなっている。
て図面参照下に説明する。
うに、接続孔(ビアホール)を形成する前の状態では、
シリコン半導体基板上に設けたSiO2 層1上に、Ti
N層4と、アルミニウム合金層(例えばAl−Si−C
u又はAl−Cu)層5と、Ti層6と、TiN層7と
をこの順に、スパッタ法などで積層した積層構造からな
る下部配線2が形成されている。そして、絶縁層3は、
層間絶縁膜として、PTEOS層8と、SOG層9と、
上層のPTEOS層10とをこの順に積層した積層構造
からなっている。
すように、所定パターンのフォトレジスト(図示せず)
をマスクにして、本発明によるフッ化炭素系のエッチン
グガスを用いてプラズマ(ドライ)エッチングを行い、
絶縁層3を通して下部配線3に達する(具体的には、T
iN層7の層厚の中間位置までの)接続孔(ビアホー
ル)21を形成する。更に、仮想線で示すように、スパ
ッタ法及びフォトリソグラフィー技術によって上部配線
12を形成し、接続孔21を通して下部配線2と接続す
る。
示したプラズマエッチング装置において、エッチングガ
スとして、高C/F比のエッチングガスであるC4 F8
に、低C/F比のエッチングガスであるCHF3 ガスを
加えた混合ガスを用いビアホールのエッチングを下記の
条件で行った。 C4 F8 /CHF3 /Ar/O2=15/5/400/
10又は10/10/400/10sccm、 圧力=30mT、RF(上部電極/下部電極)=220
0/1400W、 背圧(中央部/エッジ部)=10/35T、 温度(下部電極/上部電極/チャンバー側壁)=−20
/30/40℃
層9のエッチングレートを測定した結果を図3(b)に
示す。ここでは、既述した従来の条件(C4 F8 /Ar
/O2 =18/420/11)で得られた結果を図3
(a)に併せて示す。
有するSOG膜の如き酸化膜に対し、本発明の条件で
は、従来の場合より早いエッチングレートを得ることが
でき、場所的にもエッチングの均一性が向上することが
分った。ビアホール径によるエッチレート低下の影響も
従来のものに比べ小さくなり、ビアホール径を小さくし
ても(特に0.3〜0.4μm又はそれ以下でも)結果
が良好に維持される可能性が高い。これは、低C/F比
のCHF3 ガスを高C/FのC4 F8 ガスに加えること
で、プラズマ中のFラジカルが増加したことによるもの
と思われる。
4に、下部配線2におけるAl合金層5の上層のTiN
層7に対する選択比を図5にそれぞれ、従来例と比較し
て示す。
により、SOGのエッチングレートが向上することは明
らかである。また、図5からは、本発明の条件により、
TiNに対し、20以上の選択比が得られた。これは、
CHF3 ガスを加えたことによるプラズマ中のFラジカ
ルの増加で、TiNとの選択比が低下することが懸念さ
れたが、CHF3 中のHによってFラジカルの増加が抑
えられ、TiNとの選択比の大幅な低下が防がれたこと
を示す。なお、CHF3 ガスの混合割合を増やすと、S
OGのエッチングレートは向上しても却ってTiNの選
択比が低下し易いため、その混合割合はC4 F8 と同等
若しくはそれ以下とするのが望ましい。
イエッチングで、図1(c)及び図2(c)に示すよう
に、膜中にSi−N結合を有するSOG層と酸化膜との
複合膜(絶縁層3)のドライエッチングにおいて、SO
G層8が薄くても或いは厚くても、Al合金層5の上層
のTiN層7の膜厚の中間位置でエッチングがストップ
するようにビアホール21を再現性良く確実に開けるこ
とができる。
5がビアホール21に露出しないため、Al合金層の表
面フッ化は生じることはなく、上下の配線間のコンタク
ト抵抗が小さくなり、またその均一性も良くなる。
明の技術的思想に基づいて更に変形が可能である。
の混合ガスC4 F8 /Ar/O2 にC/F比の低いCH
F3 を少量加えたが、CHF3 ガスよりもC/F比の低
いCF4 を用いても、SOGのエッチングレートを増加
させることは可能である。ただし、、CHF3 に比べ
て、Fラジカルの量が多いため、TiNに対する選択比
はCHF3 の場合よりも低くなると思われる。従って、
C/F比の低いガスで、Fラジカルの極端な増加を防げ
るようなHの入ったガス、例えばCH2 F2 などでも同
様の効果が得られる。特に、高密度プラズマを発生させ
ることができるような装置でエッチングを行う場合、C
Fxラジカルが再解離してFラジカルが増加することに
よりTiNとの選択比が低下することを防ぐため、Hを
含んだガスを用いると、Fラジカルの大幅な生成を抑制
する方法として効果的である。
などは種々に変更してよいし、本発明が適用可能な装置
構成は上述したものに限定されることはない。また、本
発明は、上述の多層配線に限らず、半導体基板と接続を
とるためのコンタクトホールの形成などにも適用でき
る。
8 /Ar/O2 の如き高C/F比のガスとCHF3 の如
き低C/F比のガスとを混合したガスを用いてSOGの
如き絶縁層をエッチングするので、C/F比の低いガス
を加えたことにより、プラズマ中のFラジカルが増加
し、これによってSi−N結合を含むようなSOGのエ
ッチングレートも増大し、また、Fラジカルが増加して
も、ガス中のHによるFラジカルとの反応で、Fラジカ
ルの極端な増加が抑えられ、TiNの選択比についても
20以上を得ることができる。
導体装置はTiN層の層厚の中間位置まで接続孔が開い
た独得な構造を有するものとなり、コンタクト抵抗の低
下及びその均一性の点で優れたものとなる。
示す要部断面図である。
示す要部断面図である。
のエッチングレートのビアホールサイズ依存性を比較し
て示すグラフである。
のエッチングレートのエッチングガス組成依存性を示す
グラフである。
に対する選択比のエッチングガス組成依存性を示すグラ
フである。
ングに用いるプラズマエッチング装置の概略図である。
Claims (9)
- 【請求項1】 フッ素原子数に対する炭素原子数の比
(以下、C/F比と称する。)が異なる複数種のフッ化
炭素系ガスの混合ガスを用いて、半導体基体上の絶縁層
をエッチングする工程を含む、半導体装置の製造方法。 - 【請求項2】 C/F比の大きい第1のフッ化炭素系ガ
スに対してC/F比の小さい第2のフッ化炭素系ガスを
等量以下混合した前記混合ガスを用いる、請求項1に記
載した半導体装置の製造方法。 - 【請求項3】 前記第1のフッ化炭素系ガスとしてC4
F8 を使用し、前記第2のフッ化炭素系ガスとしてCH
F3 、CH2 F2 及びCF4 からなる群より選ばれた少
なくとも1種を使用する、請求項2に記載した半導体装
置の製造方法。 - 【請求項4】 前記フッ化炭素系ガスの混合ガスによっ
て前記絶縁層をプラズマエッチングする、請求項1に記
載した半導体装置の製造方法。 - 【請求項5】 前記半導体基体上に下部導電層を電極又
は配線として形成し、この下部導電層上を覆う前記絶縁
層に前記エッチングによって接続孔を形成し、前記下部
導電層に接続される上部導電層を電極又は配線として前
記接続孔に形成する、請求項1に記載した半導体装置の
製造方法。 - 【請求項6】 前記下部導電層が、前記接続孔の形成さ
れる表面側にチタンナイトライド層を有し、かつ、前記
絶縁層がスピン・オン・グラス層を含んでいる、請求項
5に記載した半導体装置の製造方法。 - 【請求項7】 前記下部導電層が、チタンナイトライド
層とアルミニウム又はその合金層とチタン層とチタンナ
イトライド層とをこの順に積層した積層構造からなり、
かつ、前記絶縁層が、テトラエチルオルソシリケートか
ら形成されたシリコン酸化物層とスピン・オン・グラス
層とテトラエチルオルソシリケートから形成されたシリ
コン酸化物層とをこの順に積層した積層構造からなって
いる、請求項6に記載した半導体装置の製造方法。 - 【請求項8】 表面側にチタンナイトライド層を有する
下部導電層が電極又は配線として半導体基体上に形成さ
れ、この下部導電層上を覆うようにスピン・オン・グラ
ス層を含む絶縁層に接続孔が形成され、前記下部導電層
に接続される上部導電層が電極又は配線として前記接続
孔に形成されている半導体装置であって、前記接続孔が
前記絶縁層を通して前記チタンナイトライド層の層厚の
中間位置まで形成されている、半導体装置。 - 【請求項9】 前記下部導電層が、チタンナイトライド
層とアルミニウム又はその合金層とチタン層とチタンナ
イトライド層とをこの順に積層した積層構造からなり、
かつ、前記絶縁層が、テトラエチルオルソシリケートか
ら形成されたシリコン酸化物層とスピン・オン・グラス
層とテトラエチルオルソシリケートから形成されたシリ
コン酸化物層とをこの順に積層した積層構造からなって
いる、請求項8に記載した半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26246198A JP3677644B2 (ja) | 1998-09-01 | 1998-09-01 | 半導体装置の製造方法 |
US09/387,477 US20010042919A1 (en) | 1998-09-01 | 1999-09-01 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26246198A JP3677644B2 (ja) | 1998-09-01 | 1998-09-01 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000077396A true JP2000077396A (ja) | 2000-03-14 |
JP2000077396A5 JP2000077396A5 (ja) | 2004-07-22 |
JP3677644B2 JP3677644B2 (ja) | 2005-08-03 |
Family
ID=17376116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26246198A Expired - Lifetime JP3677644B2 (ja) | 1998-09-01 | 1998-09-01 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20010042919A1 (ja) |
JP (1) | JP3677644B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100451033B1 (ko) * | 2002-06-27 | 2004-10-02 | 동부전자 주식회사 | 반도체 소자의 제조방법 |
JP2006261269A (ja) * | 2005-03-16 | 2006-09-28 | Yamaha Corp | 接続孔形成法 |
JP2017045871A (ja) * | 2015-08-27 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法およびドライエッチングの終点検出方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050158666A1 (en) * | 1999-10-15 | 2005-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma |
JP4447419B2 (ja) * | 2004-09-29 | 2010-04-07 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100819708B1 (ko) * | 2006-12-27 | 2008-04-04 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조방법 |
CN101645408B (zh) * | 2008-08-04 | 2012-05-16 | 中芯国际集成电路制造(北京)有限公司 | 焊盘及其形成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3038950B2 (ja) * | 1991-02-12 | 2000-05-08 | ソニー株式会社 | ドライエッチング方法 |
US6040247A (en) * | 1995-01-10 | 2000-03-21 | Lg Semicon Co., Ltd. | Method for etching contact |
US6001699A (en) * | 1996-01-23 | 1999-12-14 | Intel Corporation | Highly selective etch process for submicron contacts |
US5898221A (en) * | 1996-09-27 | 1999-04-27 | Sanyo Electric Company, Ltd. | Semiconductor device having upper and lower wiring layers |
KR100311487B1 (ko) * | 1997-12-16 | 2001-11-15 | 김영환 | 산화막식각방법 |
JP3722610B2 (ja) * | 1998-01-14 | 2005-11-30 | 株式会社リコー | 半導体装置の製造方法 |
-
1998
- 1998-09-01 JP JP26246198A patent/JP3677644B2/ja not_active Expired - Lifetime
-
1999
- 1999-09-01 US US09/387,477 patent/US20010042919A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100451033B1 (ko) * | 2002-06-27 | 2004-10-02 | 동부전자 주식회사 | 반도체 소자의 제조방법 |
JP2006261269A (ja) * | 2005-03-16 | 2006-09-28 | Yamaha Corp | 接続孔形成法 |
JP4543976B2 (ja) * | 2005-03-16 | 2010-09-15 | ヤマハ株式会社 | 接続孔形成法 |
JP2017045871A (ja) * | 2015-08-27 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法およびドライエッチングの終点検出方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3677644B2 (ja) | 2005-08-03 |
US20010042919A1 (en) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4430814B2 (ja) | 有機化合物含有絶縁層の異方性エッチング | |
JP2913918B2 (ja) | 半導体装置の製造方法 | |
KR940008323B1 (ko) | 반도체장치의 층간접속방법 | |
JP5433374B2 (ja) | 有機化合物含有絶縁層の異方性エッチング方法 | |
JPH06163456A (ja) | 微細金属配線形成方法 | |
JP2000077396A (ja) | 半導体装置及びその製造方法 | |
KR20000035246A (ko) | 반도체 구조물의 제조 방법 | |
JPH07201986A (ja) | 半導体装置の製造方法 | |
JP2004200203A (ja) | 半導体装置及びその製造方法 | |
JP2639369B2 (ja) | 半導体装置の製造方法 | |
JPH08293487A (ja) | エッチング方法 | |
US6319844B1 (en) | Method of manufacturing semiconductor device with via holes reaching interconnect layers having different top-surface widths | |
JP3959790B2 (ja) | 半導体装置の製造方法 | |
JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
JPH10209276A (ja) | 配線形成方法 | |
KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
JP3301466B2 (ja) | 半導体装置の製造方法 | |
JP3070564B2 (ja) | 半導体装置の製造方法 | |
JPH09321141A (ja) | 半導体装置の製造方法 | |
JPH08264644A (ja) | 接続孔を形成する工程を有する半導体装置の製造方法 | |
CN117976614A (zh) | 半导体器件的形成方法 | |
JP2002319620A (ja) | コンタクトホール形成方法 | |
JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
JPH0864575A (ja) | 接続孔の形成方法 | |
JP2006108336A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050425 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |