JP2002319620A - コンタクトホール形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 表面高さが低い下部拡散層２４と表面高さが
高い下部配線層２６が、表面が平坦な層間絶縁膜３８に
被覆されている場合に、それぞれが下部拡散層２４と下
部配線層２６に達するコンタクトホール３６と３８を、
表面高さが高い下部配線層２６を過剰にエッチングせ
ず、しかも、同一のエッチング工程で形成できる方法を
開発する。 【解決手段】 レジスト３４をマスクとしてドライエッ
チングを行い、下部配線層２６上の薄い膜厚のコンタク
トホール形成領域Ａにコンタクトホール３６を形成する
とともに、下部拡散層２４上の厚い膜厚のコンタクトホ
ール形成領域Ｂにコンタクトホール３８を形成する。コ
ンタクトホール３８が形成される際には、層間絶縁膜３
２のみエッチングされるが、コンタクトホール３６が形
成される際には、層間絶縁膜３２のみならず、エッチン
グ遅延層２８もエッチングされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】 本発明は、層間絶縁膜を膜
厚方向にエッチングしてコンタクトホールを形成する方
法に関する。

【０００２】

【従来の技術】 ＬＳＩ製造工程等では、層間絶縁膜の
表裏に存在する配線層を接続するために、層間絶縁膜に
コンタクトホールを形成することが必要とされる。この
コンタクトホールを複数設け、各コンタクトホールの深
さを異ならせる必要のある場合が多く存在する。このよ
うな場合にコンタクトホール形成する方法の一例を図１
０から図１２を参照して説明する。この方法では、図１
１に示すように、表面高さが低い第１配線層４と表面高
さが高い第２配線層７を被覆する表面が平坦な層間絶縁
膜１２に、それぞれが第１配線層４と第２配線層７に達
する２以上のコンタクトホール１８、１６を形成する。
コンタクトホール１８、１６の深さが異なる場合に、仮
に、コンタクトホール１８、１６を同一工程でエッチン
グして、第１配線層４に達するコンタクトホール１８の
エッチング時にコンタクトホール１６をエッチングする
と、図１２に示すように第２配線層７が過剰にエッチン
グされてしまい、通電不良等が発生する。そこで、この
方法ではコンタクトホール１８、１６を別工程でエッチ
ングしていた。

【０００３】即ち、最初に図１０に示すように、まず、
層間絶縁膜１２をエッチングして第２配線層７に達する
コンタクトホール１６をエッチングする。次に、図１１
に示すように層間絶縁膜１２をエッチングして第１配線
層４に達するコンタクトホール１８をエッチングする。
それぞれのエッチング条件を別に設定できることから、
コンタクトホール１６については、第２配線層７に達し
て第２配線層７を過剰にエッチングせず、コンタクトホ
ール１８については、第１配線層４に達して第１配線層
４を過剰にエッチングしないようにしてコンタクトホー
ル１６、１８を形成できる。

【０００４】しかしながら、上記のように２つのコンタ
クトホール１６、１８を別個に形成すると、リソグラフ
ィ工程、エッチング工程、レジスト除去工程、エッチン
グの後処理工程を繰返して２回行う必要があるので、製
造工程が増加し、コスト高となってしまう。また、リソ
グラフィ工程の際の合わせ精度のバラツキによって、歩
留まりが低下してしまう。

【０００５】そこで、コンタクトホールの形成方法を簡
素化すべく、特開平５−３３５３０５号公報に以下の方
法が開示されている。この方法を図１３〜図１６を参照
して説明する。図１３に示すように、リソグラフィ工程
によって、第２配線層７の上方のレジスト１４より、第
１配線層４の上方のレジスト１４の方が開口部が大きく
なるようにパターニングする。その後、レジスト１４を
マスクとしてエッチングを行い、第２配線層７が露出す
るまでエッチングを行う。その後、図１４に示すよう
に、レジスト１４を除去した後、層間絶縁膜１２の全面
に金属膜１５を堆積させる。その後、図１５に示すよう
に、第１配線層４の上方の層間絶縁膜１２が露出するま
で金属膜１５のエッチングを行う。ただし、第２配線層
７の上方の金属膜１５は開口しないようにしておく。そ
の後、図１６に示すように、第１配線層４が露出するま
でエッチングを行う。この結果、２つのコンタクトホー
ル１６、１８（コンタクトホール１６は金属膜１５が充
填された状態）が形成される。

【０００６】

【発明が解決しようとする課題】 図１３から図１６に
示すコンタクトホールの形成方法によると、２つのコン
タクトホール１６、１８を形成するのに、リソグラフィ
工程は図１３に示すように１回にできるものの、エッチ
ング工程は図１３と図１６に示すように依然として２回
繰返さなければならない。このため、コンタクトホール
の形成方法の簡素化が依然として達成されない状況にあ
った。

【０００７】本発明は、表面高さが低い第１配線層と表
面高さが高い第２配線層が、表面が平坦な層間絶縁膜に
被覆されている場合に、それぞれが第１配線層と第２配
線層に達する２以上のコンタクトホールを、表面高さが
高い第２配線層を過剰にエッチングせず、しかも、同一
のエッチング工程で形成できる方法を開発することを目
的とする。

【０００８】

【課題を解決するための手段および作用と効果】 本発
明のコンタクトホール形成方法は、表面高さが低い第１
配線層と表面高さが高い第２配線層を被覆する表面が平
坦な層間絶縁膜に、それぞれが第１配線層と第２配線層
に達する２以上のコンタクトホールを形成する方法であ
り、第２配線層上に所定厚のエッチング遅延層を積層
し、その後に層間絶縁膜を積層する工程と、第１配線層
上では層間絶縁膜を、第２配線層上では層間絶縁膜とエ
ッチング遅延層を、同一工程でエッチングする工程と、
を有する。この方法によると、第２配線層上に所定厚の
エッチング遅延層を積層することで、表面高さが低い第
１配線層と表面高さが高い第２配線層が、表面が平坦な
層間絶縁膜に被覆されている場合に、それぞれが第１配
線層と第２配線層に達する２以上のコンタクトホール
を、表面高さが高い第２配線層を過剰にエッチングせ
ず、しかも、同一のエッチング工程で形成できる。

【０００９】このコンタクトホール形成方法では、エッ
チング遅延層を積層する工程において、エッチング遅延
層の上面と第１配線層の上面との間の高さの差をＤａ、
層間絶縁膜のエッチング速度をｒａ、エッチング遅延層
の層厚をＤｂ、エッチング遅延層のエッチング速度をｒ
ｂとしたときに、エッチング遅延層の層厚Ｄｂを（Ｄａ
／ｒａ）×ｒｂと近似的に等しくすることが好ましい。
この方法によると、エッチング遅延層のエッチングされ
る時間が、エッチング遅延層の上面と第１配線層の上面
の間の層間絶縁膜のエッチングされる時間と近似的に等
しくなるので、エッチング遅延層の下に形成された第２
配線層が過剰にエッチングされることを確実に防止でき
る。

【００１０】このコンタクトホール形成方法では、第２
配線層をパターニングする前にエッチング遅延層を積層
し、そのエッチング遅延層上に第２配線層のパターンに
等しいパターンを持つレジスト層を積層し、そのレジス
ト層をマスクとして、エッチング遅延層と第２配線層を
パターニングする工程をさらに有することが好ましい。
この方法によると、第２配線層をパターニングするため
に別途レジストを積層する必要がなくなるので、製造工
程をより簡素化できる。

【００１１】

【発明の実施の形態】 本実施例のコンタクトホール形
成方法を図１〜図８を参照して説明する。図１から図８
は、本実施例のコンタクトホール形成方法を説明するた
めの半導体装置の断面図を工程順に示した図である。ま
ず、図１に示すように、シリコン基板２２にＬＯＣＯＳ
（選択酸化）法で素子分離用のフィールド酸化膜（Ｓｉ
Ｏ_２）形成領域のみでＳｉを酸化させ、選択酸化層３０
を形成する。その後、シリコン基板２２にイオン注入法
や熱拡散法により下部拡散層（第１配線層の一例）２４
を形成する。その後、選択酸化層３０とシリコン基板２
２上に５０ｎｍのＴｉＮと、２００ｎｍのＡｌＣｕと、
５０ｎｍのＴｉをスパッタ蒸着法や真空蒸着法等によっ
て蒸着し、下部電極層（第２配線層一例）２６を形成す
る。なお、下部電極層２６は、ポリＳｉや、ＡｌＳｉ、
Ｗ、Ｍｏ、Ｔａ、シリサイド等で形成されていてもよ
い。その後、下部電極層２６上にＣＶＤ法等でポリＳｉ
を堆積させてエッチング遅延層２８を形成する。なお、
エッチング遅延層２８は、ＳｉＮ、ＷＳｉ、高温形成の
ＰＣＶＤによるＳｉＯ_２、熱ＣＶＤによるＳｉＯ_２等で
形成されていてもよい。これらの材料は後記する層間絶
縁膜３２の材料よりエッチング速度が遅い。

【００１２】その後、図２に示すように、エッチング遅
延層２８上に下部電極層２６のパターンに等しいパター
ンを持つレジスト層２９を積層する。その後、そのレジ
スト層２９をマスクとしてエッチング遅延層２８と下部
電極層２６をドライエッチングしてパターニングすると
図３の状態となる。その後、ドライエッチングの後処理
（洗浄等）を行う。以上のようにして本実施例では、表
面高さが低い下部拡散層２４と表面高さが高い下部電極
層２６が形成される。

【００１３】その後、図４に示すように、シラン（Ｓｉ
Ｈ_４）と、酸素または一酸化二窒素（Ｎ_２Ｏ）等を熱し
て、シリコン基板２２と、エッチング遅延層２８と、下
部電極層２６と、選択酸化層３０を覆うようにＣＶＤ法
等でＳｉＯ_２を堆積させて層間絶縁膜３２を形成する。
なお、層間絶縁膜３２は、単なる酸化膜で形成してもよ
いが、軟化する温度の低い、Ｐを含んだ酸化膜（ＰＳ
Ｇ）やＰとＢを含んだ酸化膜（ＢＰＳＧ）等で形成して
もよい。また、Ｓｉ（ＯＣ_２Ｈ_５）_４（ＴＥＯＳ）とＯ
_２の反応を用いたプラズマＣＶＤ法や、Ｏ_２の代わりに
オゾン（Ｏ_３）を用いて形成した酸化膜等で形成しても
よい。この方法によると、低温で段部の被覆性の良い層
間絶縁膜３２を得ることができる。その後、ＣＭＰ（化
学的機械的研磨）法によって層間絶縁膜３２を研磨し平
坦化する。

【００１４】その後、図５に示すように、層間絶縁膜３
２上にレジスト３４を積層する。その後、図６に示すよ
うに、リソグラフィ工程によって下部配線層２６上のレ
ジスト３４（薄い膜厚のコンタクトホール形成領域Ａ）
と、下部拡散層２４上のレジスト３４（厚い膜厚のコン
タクトホール形成領域Ｂ）に開口を設ける。その後、図
７に示すように、レジスト３４をマスクとしてドライエ
ッチングを行い、下部配線層２６上の薄い膜厚のコンタ
クトホール形成領域Ａにコンタクトホール３６を形成す
るとともに、下部拡散層２４上の厚い膜厚のコンタクト
ホール形成領域Ｂにコンタクトホール３８を形成する。
コンタクトホール３８が形成される際には、層間絶縁膜
３２のみエッチングされるが、コンタクトホール３６が
形成される際には、層間絶縁膜３２のみならず、エッチ
ング遅延層２８もエッチングされる。その後、図８に示
すように、レジスト３４を除去し、ドライエッチングの
後処理（洗浄等）を行う。

【００１５】本実施例では、上記したコンタクトホール
３６と３８を形成する際のドライエッチングとして、異
方性エッチングの可能な反応性イオンエッチングを用い
ている。コンタクトホールを形成する際には、横方向へ
のエッチングが進行しないように異方性エッチングで行
うことが望ましいからである。しかしながら、異方性エ
ッチングであるが故に、層間絶縁膜（ＳｉＯ_２等）３２
のみをエッチングして下部電極層（ＴｉＮ、ＡｌＣｕ、
Ｔｉ等）２６をエッチングしないということは難しい。
このような場合に、エッチング遅延層２８を形成するこ
とは特に有用である。なお、ドライエッチングは、上記
した反応性イオンエッチングの他にも、ダウンフローエ
ッチングや、プラズマエッチングや、反応性イオンビー
ムエッチング（ＲＩＢＥ）や、スパッタエッチング等で
行ってもよい。また、異方性のエッチングではなく、等
方性のエッチングで行ってもよい。

【００１６】エッチングガスには、ＣＦ_４、ＣＨＦ_３、
Ｃ_２Ｆ_６、Ｃ_４Ｆ_８、ＣＨ_２Ｆ_２等の各種のフロロカー
ボンガスや、これらのガスにＨ_２、ＣＯ、Ａｒ、Ｏ
_２、、Ｃｌ、ＨＢｒ等を混合したガスを用いることが好
ましい。また、Ｃ_４Ｆ_８、ＣＯ、Ａｒ、Ｏ_２等の混合ガ
スや、ＣＨＦ_３、ＣＦ_４、Ａｒ、Ｏ_２等の混合ガスに例
示されるような各ガスを３以上組合せた混合ガスを用い
ることが好ましい。エッチングガスとしてこれらのガス
を用いると、異方性エッチングを行う場合であっても、
層間絶縁膜（ＳｉＯ_２等）３２に対する下部電極層（Ｔ
ｉＮ、ＡｌＣｕ、Ｔｉ等）２６の選択性を向上させるこ
とができる。エッチング遅延層２８を形成した場合で
も、エッチング遅延層２８の厚さによっては下部電極層
２６が若干エッチングされる場合がある。このため、エ
ッチング遅延層２８を形成した場合でも、層間絶縁膜３
２に対する下部電極層２６の選択性はできる限り高くし
ておいた方がよい。

【００１７】本実施例では、図９に示すエッチング遅延
層２８の層厚Ｄｂは１００ｎｍとした。下部電極層２６
の層厚Ｄｃは３００ｎｍとした。選択酸化層３０のシリ
コン基板２２から突出した長さＤｄは２００ｎｍとし
た。従って、エッチング遅延層２８の上面と下部拡散層
２４の上面の間の層間絶縁膜３２の膜厚ＤａはＤｂ＋Ｄ
ｃ＋Ｄｄ＝６００ｎｍとなる。エッチングガスとして上
記したＣＦ_４、ＣＨＦ_３、Ａｒ等の混合ガスを用いた場
合、エッチング遅延層（ポリＳｉ）２８のエッチング速
度ｒｂは約０．０５μｍ／ｍｉｎとなる。層間絶縁膜
（ＳｉＯ_２）３２のエッチング速度ｒａは約０．３μｍ
／ｍｉｎとなる。ＤｂとＤａ、ｒａ、ｒｂの間には、以
下の関係が成り立つ Ｄｂ≒（Ｄａ／ｒａ）×ｒｂ⇔１００≒（６００／約
０．３）×約０．０５ 即ち、本実施例では、エッチング遅延層２８のエッチン
グされる時間が、エッチング遅延層２８の上面と下部拡
散層２４の上面の間の層間絶縁膜３２のエッチングされ
る時間と近似的に等しくなるようにエッチング遅延層２
８の層厚Ｄｂが設定されているので、エッチング遅延層
２８の下に形成された下部電極層２６が過剰にエッチン
グされることを確実に防止できる。

【００１８】ドライエッチングの際に下部電極層２６が
除去されても下部電極層２６の通電不良が生じないよう
に下部電極層２６を厚くするという方法も考えられる。
しかし、下部電極層２６を厚くしすぎると、下部電極層
２６の下面と接触している層（選択酸化層３０やシリコ
ン基板２２）との密着性が悪くなり、下部電極層２６が
剥がれ易くなるという問題がある。また、下部電極層２
６がエッチングされた際に発生する生成物ＡｌＣｕ等が
レジスト３４やコンタクトホール３６の周面に付着して
しまうという問題がある。この生成物は導電性のもので
あれば、電流の漏れや短絡等を引き起こす原因となる。
絶縁性のものであれば、下部電極層２６の通電不良や高
抵抗化を発生させる。さらに、下部電極層２６を厚くす
ると、下部電極層２６と下部拡散層２４の段差が大きく
なる。このため、層間絶縁膜３２の膜厚を厚くし、か
つ、ＣＭＰ法での除去量を大きくする必要がある。しか
し、層間絶縁膜３２の膜厚を厚くし、かつ、ＣＭＰ法で
の除去量を大きくすると、層間絶縁膜３２の膜厚のバラ
ツキが大きくなり、歩留まり低下の要因となるという問
題がある。以上の理由から、ドライエッチングの際に下
部電極層２６が除去されても下部電極層２６の通電不良
が生じないように下部電極層２６を厚くするという方法
は望ましくない。

【００１９】本実施例の方法によると、下部電極層２６
に上記した厚さＤｂのエッチング遅延層２８を積層する
ことで、表面高さが低い下部拡散層２４と表面高さが高
い下部電極層２６が、表面が平坦な層間絶縁膜３２に被
覆されている場合に、それぞれが下部拡散層２４に達す
るコンタクトホール３８と下部電極層２６に達するコン
タクトホール３６を、表面高さが高い下部電極層２６を
過剰にエッチングせず、しかも、同一のエッチング工程
で形成できる。この結果、下部電極層２６を厚くする必
要がなくなるので、下部電極層２６を厚くすることで生
じる上記した問題の発生を防止できる。また、２つのコ
ンタクトホール３６と３８を形成する際に、図６と図７
に示すようにリソグラフィ工程とドライエッチング工程
を１回で済ませることができるので、リソグラフィ工程
の後のレジスト除去や、ドライエッチング工程の後の洗
浄処理等も１回で済ませることができる。

【００２０】以上、本発明の実施例のコンタクトホール
形成方法について説明したが、本発明の適用範囲は上記
の実施例になんら限定されるものではない。すなわち、
本発明は、当業者の知識に基づいて種々の変更、改良を
施した形態で実施することができる。例えば、本実施例
では、２つのコンタクトホール３６と３８を形成する場
合について示したが、形成されるコンタクトホールの数
に制限はない。第１配線層より表面高さが高い複数の第
２配線層群が存在する場合は、各第２配線層上にエッチ
ング遅延層を設ければよい。この場合、形成すべきコン
タクトホールの数が多くても、１回のリソグラフィ工程
とドライエッチング工程でコンタクトホールを形成する
ことができる。また、各第２配線層上に形成するエッチ
ング遅延層の層厚は、各第２配線層の高さに応じて変え
ることが好ましい。

【図面の簡単な説明】

【図１】本実施例のコンタクトホール形成方法を説明す
るための半導体装置の断面図（１）。

【図２】同半導体装置の断面図（２）。

【図３】同半導体装置の断面図（３）。

【図４】同半導体装置の断面図（４）。

【図５】同半導体装置の断面図（５）。

【図６】同半導体装置の断面図（６）。

【図７】同半導体装置の断面図（７）。

【図８】同半導体装置の断面図（８）。

【図９】同半導体装置の断面図（９）。

【図１０】第１の従来技術のコンタクトホール形成方法
を説明するための半導体装置の断面図（１）。

【図１１】同半導体装置の断面図（２）。

【図１２】同半導体装置の断面図（３）。

【図１３】第２の従来技術のコンタクトホール形成方法
を説明するための半導体装置の断面図（１）。

【図１４】同半導体装置の断面図（２）。

【図１５】同半導体装置の断面図（３）。

【図１６】同半導体装置の断面図（４）。

【符号の説明】

２２：シリコン基板 ２４：下部拡散層（第１配線層の一例） ２６：下部電極層（第２配線層の一例） ２８：エッチング遅延層 ３０：選択酸化層 ３２：層間絶縁膜 ３４：レジスト ３６、３８：コンタクトホール

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 DD05 DD07 DD16 DD17 DD19 5F004 BA04 DA00 DA01 DA02 DA04 DA15 DA16 DA23 DA24 DA26 DB02 DB03 EB01 EB03 5F033 KK01 KK05 KK09 KK18 KK19 KK20 KK21 KK25 KK33 MM08 NN08 PP15 PP19 QQ09 QQ13 QQ16 QQ24 QQ25 QQ35 QQ39 QQ48 RR04 RR06 RR14 RR15 SS02 SS04 SS11 SS15 WW02

Claims (3)

【特許請求の範囲】
1. 【請求項１】 表面高さが低い第１配線層と表面高さが
   高い第２配線層を被覆する表面が平坦な層間絶縁膜に、
   それぞれが第１配線層と第２配線層に達する２以上のコ
   ンタクトホールを形成する方法であり、 第２配線層上に所定厚のエッチング遅延層を積層し、そ
   の後に層間絶縁膜を積層する工程と、 第１配線層上では層間絶縁膜を、第２配線層上では層間
   絶縁膜とエッチング遅延層を、同一工程でエッチングす
   る工程と、 を有するコンタクトホール形成方法。
2. 【請求項２】 エッチング遅延層を積層する工程におい
   て、 エッチング遅延層の上面と第１配線層の上面との間の高
   さの差をＤａ、層間絶縁膜のエッチング速度をｒａ、エ
   ッチング遅延層の層厚をＤｂ、エッチング遅延層のエッ
   チング速度をｒｂとしたときに、 エッチング遅延層の層厚Ｄｂを（Ｄａ／ｒａ）×ｒｂと
   近似的に等しくしたことを特徴とする請求項１に記載の
   コンタクトホール形成方法。
3. 【請求項３】 第２配線層をパターニングする前にエッ
   チング遅延層を積層し、そのエッチング遅延層上に第２
   配線層のパターンに等しいパターンを持つレジスト層を
   積層し、そのレジスト層をマスクとして、エッチング遅
   延層と第２配線層をパターニングする工程をさらに有す
   ることを特徴とする請求項１または２に記載のコンタク
   トホール形成方法。