JP2000260873A - 半導体装置のコンタクト又は配線の形成方法 - Google Patents

半導体装置のコンタクト又は配線の形成方法

Info

Publication number
JP2000260873A
JP2000260873A JP2000003061A JP2000003061A JP2000260873A JP 2000260873 A JP2000260873 A JP 2000260873A JP 2000003061 A JP2000003061 A JP 2000003061A JP 2000003061 A JP2000003061 A JP 2000003061A JP 2000260873 A JP2000260873 A JP 2000260873A
Authority
JP
Japan
Prior art keywords
insulating film
contact hole
forming
interlayer insulating
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000003061A
Other languages
English (en)
Inventor
Ryoichi Nakamura
良一 中邑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000003061A priority Critical patent/JP2000260873A/ja
Publication of JP2000260873A publication Critical patent/JP2000260873A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 1回のフォトリソグラフィ工程だけで、コン
タクトホール及び配線溝又は深いコンタクトホール及び
浅いコンタクトホールを同時に形成することができる半
導体装置のコンタクト又は配線の形成方法を提供する。 【解決手段】 半導体基板1の上に層間絶縁膜2を形成
する工程と、前記層間絶縁膜2の上に第1絶縁膜3を形
成する工程と、前記第1絶縁膜3の上にレジスト4を塗
布し、配線溝形成予定領域5の幅よりコンタクト形成予
定領域6の直径を大きく又は浅いコンタクトホール形成
予定領域の直径より深いコンタクト形成予定領域の直径
を大きくパターニングする工程と、を有する。これによ
り、1回のフォトリソグラフィ工程だけで、コンタクト
ホールと配線溝又は深いコンタクトホールと浅いコンタ
クトホールを形成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置のコン
タクト又は配線の形成方法に関し、特に、深さが異なる
コンタクトホール又は配線溝及びコンタクトホールを同
時に形成する半導体装置のコンタクト又は配線の形成方
法に関する。
【0002】
【従来の技術】近時、絶縁膜にコンタクトホール又は配
線溝を形成し、その後、前記絶縁膜上にメタル層を堆積
し、このメタル層を化学的機械的研磨(Chemical Mech
anicalPolishing:以下、CMPという。)を行うデュ
アルダマシンの技術の開発が盛んである。
【0003】また、浅いコンタクトと深いコンタクトと
を形成する方法として、特開平10−116904号公
報、特開平7−201992号公報及び特開平8−33
5634号公報等に開示された方法が提案されている
が、これらの従来方法はいずれも、配線溝とコンタクト
ホールとを別々のフォトリソグラフィ工程を使用して形
成している。
【0004】このため、上述の浅いコンタクトと深いコ
ンタクトとを形成する方法は、複数回のフォトリソグラ
フィ工程を使用しなければならず、工程が増大する。ま
た、この従来方法は、複数回のフォトリソグラフィ工程
を使用するため、目合せ誤差等が生じるという欠点があ
る。
【0005】一方、特開平8−107143号公報に
は、1回のフォトリソグラフィ工程のみで配線溝とコン
タクトホールとを形成する方法が開示されている。
【0006】図28(a)及び(b)は従来のコンタク
トホールの形成方法を工程順に示す断面図である。図2
8(a)に示すように、先ず、半導体基板100の上に
層間絶縁膜101を形成する。この場合に、第1配線層
102及び第2配線層103を、その層間絶縁膜101
内の高さが異なる高さになるように、層間絶縁膜101
内に埋め込み形成する。そして、この層間絶縁膜101
の上に、レジスト膜104を形成し、レジスト膜104
をフォトリソグラフィによりパターニングして、コンタ
クトホール形成位置に開口を形成する。
【0007】次に、図28(b)に示すように、レジス
ト膜104をマスクとして、層間絶縁膜101を異方性
ドライエッチングする。これにより、第1配線層102
にまで達する深いコンタクトホール106及び第2配線
層103に達する浅いコンタクトホール105を形成す
る。このようにして、浅いコンタクトホール105及び
深いコンタクトホール106が形成される。
【0008】
【発明が解決しようとする課題】しかし、上述の特開平
8−107143号公報に記載された方法で、1回のフ
ォトリソグラフィ工程及び異方性エッチングにより、深
いコンタクトホール106と浅いコンタクトホール10
5とを形成しようとすると、層間絶縁膜101における
エッチング深さが異なるために、製造上、技術的に困難
なものになるという問題点がある。
【0009】また、図28(a)及び(b)に示すよう
に、1回のフォトリソグラフィ工程だけで、浅いコンタ
クトホール105及び深いコンタクトホール106を形
成する方法は、工程数が最も少なく簡易ではあるが、浅
いコンタクトホール105の受け側である第2配線層1
03へのエッチング時間が長くなり、この第2配線層1
03へのダメージが大きくなるという問題点がある。ま
た、第2配線層103へのエッチング時間が長くなるた
めに、浅いコンタクトホール105が第2配線層103
を突き抜ける危険性があるという問題点もある。
【0010】本発明はかかる問題点に鑑みてなされたも
のであって、1回のフォトリソグラフィ工程だけで、コ
ンタクトホール及び配線溝又は深いコンタクトホール及
び浅いコンタクトホールを同時に形成することができる
半導体装置のコンタクト又は配線の形成方法を提供する
ことを目的とする。
【0011】
【課題を解決するための手段】本願第1発明に係る半導
体装置のコンタクト又は配線の形成方法は、半導体基板
の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の
上に第1絶縁膜を形成する工程と、前記第1絶縁膜の上
にレジストを塗布し、配線溝形成予定領域の幅よりコン
タクトホール形成予定領域の直径が大きくなるように配
線溝形成予定領域及びコンタクトホール形成予定領域に
開口を形成する工程と、を有することを特徴とする。
【0012】本発明においては、前記レジストに開口を
形成する工程の後に、前記レジストをマスクとして前記
配線溝形成予定領域及びコンタクトホール形成予定領域
の前記第1絶縁膜及び層間絶縁膜に配線溝及びホールを
形成する工程と、全面に第2絶縁膜を形成し、前記ホー
ル内にサイドウォールを形成すると共に、前記配線溝を
埋め込む工程と、前記サイドウォールをマスクとして前
記層間絶縁膜をエッチングして前記ホールの下部の前記
層間絶縁膜にコンタクトホールを形成する工程と、前記
配線溝内の前記第2絶縁膜を除去する工程と、を有する
ことが好ましい。
【0013】本願第2発明に係る半導体装置のコンタク
ト又は配線の形成方法は、半導体基板の上に層間絶縁膜
を形成する工程と、前記層間絶縁膜の上に第1絶縁膜を
形成する工程と、前記第1絶縁膜の上にレジストを塗布
し、浅いコンタクトホール形成予定領域の直径より深い
コンタクトホール形成予定領域の直径が大きくなるよう
に浅いコンタクトホール形成予定領域及び深いコンタク
トホール形成予定領域に開口を形成する工程と、を有す
ることを特徴とする。
【0014】本発明においては、前記レジストに開口を
形成する工程の後に、前記レジストをマスクとして前記
浅いコンタクトホール形成予定領域及び深いコンタクト
ホール形成予定領域の前記第1絶縁膜及び層間絶縁膜に
浅いコンタクトホール及びホールを形成する工程と、全
面に第2絶縁膜を形成し、前記ホール内にサイドウォー
ルを形成すると共に、前記浅いコンタクトホールを埋め
込む工程と、前記サイドウォールをマスクとして前記層
間絶縁膜をエッチングして前記ホールの下部の前記層間
絶縁膜に深いコンタクトホールを形成する工程と、前記
浅いコンタクトホール内の前記第2絶縁膜を除去する工
程と、を有するように構成することができる。
【0015】また、本発明においては、前記レジストに
開口を形成する工程の後に、前記レジストをマスクとし
て前記浅いコンタクトホール形成予定領域及び深いコン
タクトホール形成予定領域の前記第1絶縁膜及び層間絶
縁膜に浅いコンタクトホール及びホールを形成する工程
と、全面に第2絶縁膜を形成し、前記ホール内にサイド
ウォールを形成すると共に、前記浅いコンタクトホール
を埋め込む工程と、前記層間絶縁膜及び前記第2絶縁膜
をエッチングして前記ホールの下部の前記層間絶縁膜に
深いコンタクトホールを形成すると共に前記浅いコンタ
クトホール内の第2絶縁膜を除去する工程と、を有する
ように構成できる。
【0016】更に、本発明においては、前記層間絶縁膜
は、SiO2、BPSG及びPSGからなる群から選択
された1種又はそれらの積層構造材であることが好まし
い。
【0017】本発明においては、コンタクト形成予定領
域の直径が配線溝形成予定領域の幅より大きくなるよう
に、レジスト膜をパターニングすることにより、このレ
ジスト膜をマスクとして層間絶縁膜をエッチングし、全
面に第2絶縁膜を形成すると、配線溝は埋め込まれる
が、コンタクトホールとなるホールは絶縁膜で埋め込ま
れないようにすることができる。その後、ホールの部分
の層間絶縁膜をエッチングすることにより、配線溝とコ
ンタクトホールの深さを、夫々別々に制御することがで
きる。従って、複数回のフォトリソグラフィ工程を使用
することなく、1回のフォトリソグラフィの工程のみ
で、配線溝とコンタクトホールとを形成することができ
る。
【0018】
【発明の実施の形態】以下、本発明の好適実施例につい
て添付の図面を参照して詳細に説明する。図1乃至9は
本発明の第1実施例に係る半導体装置のコンタクト又は
配線の形成方法を工程順に示す断面図である。図10は
図9の上面図であり、図11は、図10のA−A線によ
る断面図である。
【0019】本発明の第1実施例の半導体装置のコンタ
クト又は配線の形成方法について説明する。図1に示す
ように、先ず、例えば、シリコン基板からなる半導体基
板1の上に、例えば、SiO2からなる膜厚が1μmの
層間絶縁膜2を形成する。
【0020】次に、図2に示すように、層間絶縁膜2の
上に、例えば、150nmの厚さのSiNからなる第1
絶縁膜3を堆積する。
【0021】次に、第1絶縁膜3の上にレジストを塗布
して、レジスト膜4を形成する。そして、フォトリソグ
ラフィにより、レジスト膜4をパターニングして、配線
溝形成予定領域5及びコンタクトホール形成予定領域6
のレジスト膜4に開口を形成する。この配線溝形成予定
領域5は後工程で配線溝7を形成する領域であり、その
幅は、例えば、0.3μmである。また、コンタクトホ
ール形成予定領域6は後工程でコンタクトホール11を
形成する領域であり、その幅は、例えば、0.6μmで
ある。即ち、配線溝形成予定領域5の開口の幅はコンタ
クト形成予定領域6の開口の直径に比べて小さい。
【0022】次に、図3に示すように、レジスト膜4を
マスクとして、第1絶縁膜3及び層間絶縁膜2を異方性
ドライエッチングし、層間絶縁膜2に形成するホール及
び配線溝の深さ、即ち、層間絶縁膜2のエッチング量を
例えば0.3μmとする。これにより、層間絶縁膜2に
ホール8及び配線溝7を形成する。従って、配線溝7の
深さは0.3μmである。
【0023】次に、図4に示すように、例えば、膜厚が
180nm程度のSiNからなる第2絶縁膜9を堆積す
る。このとき、ホール8においては、その側面に第2絶
縁膜9がサイドウォール状に形成され、配線溝7におい
ては、第2絶縁膜9により埋め込まれる形状になるよう
にする。
【0024】次に、図5に示すように、異方性ドライエ
ッチングにより、ホール8において、層間絶縁膜2が完
全に露出するまで、第2絶縁膜9をエッチバックし、ホ
ール8にサイドウォール10を形成する。
【0025】次に、図6に示すように、異方性ドライエ
ッチングにより、ホール8において、サイドウォール1
0をマスクとして層間絶縁膜2をエッチングし、半導体
基板1に到達するコンタクトホール11を形成する。
【0026】次に、図7に示すように、第1絶縁膜3、
第2絶縁膜9及びサイドウォール10をエッチバック
し、層間絶縁膜2、配線溝7及びコンタクトホール11
内の第1絶縁膜3、第2絶縁膜9及びサイドウォール1
0を完全に除去する。これにより、半導体基板1まで到
達するコンタクトホール11と配線溝7が完成する。
【0027】なお、このエッチングにおいて、層間絶縁
膜2がエッチングされないようにする必要がある。この
ため、層間絶縁膜2の材料が、例えば、SiO2であ
り、第1絶縁膜3及び第2絶縁膜9の材料が、例えば、
SiNである場合には、例えば、熱燐酸によるウエット
エッチバック等の方法が考えられる。
【0028】次に、図8に示すように、例えば、CVD
法により、膜厚が500nm程度のCuとTiNとTi
との積層構造からなる配線メタル層13を堆積する。
【0029】次に、図9に示すように、配線メタル層1
3を、例えば、CMPにより研磨して、層間絶縁膜2の
表面を露出させ、層間絶縁膜2と配線メタル層13との
表面を平坦化する。これにより、図10及び図11に示
すように、配線溝7及びコンタクトホール11には、夫
々配線メタル層13が埋め込まれ、配線13a及びコン
タクト13bが形成される。これにより、フォトリソグ
ラフィの工程は1回のみであるのにもかかわらず、配線
とコンタクトの両方を形成できる。
【0030】本実施例においては、コンタクト形成予定
領域6の直径を、配線溝形成予定領域5の幅より大きく
しているので、第2絶縁膜9の堆積時に、コンタクト形
成予定領域6において第2絶縁膜9がサイドウォール形
状になるのに対して、配線溝7においては第2絶縁膜9
が配線溝7に埋め込まれる。これにより、図6のコンタ
クトホール形成工程において、層間絶縁膜2は配線溝7
においてはエッチングされず、ホール8のみがエッチン
グされて、層間絶縁膜2に半導体基板1に達するコンタ
クトホール11が形成される。このため、配線溝7とコ
ンタクトホール11の深さを、夫々別々に制御すること
ができる。以上の理由から、フォトリソグラフィ工程は
1回のみで、配線13aとコンタクト13bとを形成す
ることができる。
【0031】また、本実施例においては、第2絶縁膜9
の材料は第1絶縁膜3と同種でも、異種でも構わない。
但し、第1絶縁膜3及び第2絶縁膜9は、層間絶縁膜2
に対し、後工程のドライエッチングに際して、選択性を
有する材料である必要がある。このため、第2絶縁膜9
の材料としては、SiN又はSiON等とすることが好
ましい。
【0032】更に、本実施例においては、配線メタル層
13の材料として、CuとTiNとTiとの積層構造と
したが、本発明は、特にこれに限定されるものではな
く、W又はAlとTiNとTiとの積層構造等とするこ
ともできる。また、堆積方法としても高温でのスパッタ
法又は電解メッキ法等であってもよい。
【0033】更にまた、本実施例においては、配線メタ
ル層13をCMPにより平坦化したが、本発明は特にこ
れに限定されるものではなく、ドライエッチングによる
エッチバック等により平坦化することができる。
【0034】次に、本発明の第2実施例について図12
乃至21に基づいて説明する。なお、図1乃至図11に
示す第1実施例と同一構成物には同一符号を付しその詳
細な説明は省略する。図12乃至図18及び図20は本
発明の第2実施例に係る半導体装置のコンタクトの形成
方法を工程順に示す断面図である。図19は図18の上
面図であり、図21は図20の上面図である。
【0035】本実施例は、第1実施例と比較して、配線
溝7を浅いコンタクトホール18と置き換え、コンタク
トホール11を深いコンタクトホール20と置き換えて
いる点で異なり、それ以外は第1実施例と同様の製造工
程である。
【0036】本実施例においては、先ず、図12に示す
ように、シリコン基板からなる半導体基板1の上に、例
えば、膜厚が1μmのSiO2からなる層間絶縁膜2を
形成する。この場合に、層間絶縁膜2内に埋め込むよう
にして、例えば、Wからなる膜厚が150nmの第1配
線層14及びWからなる膜厚が150nmの第2配線層
15を、層間絶縁膜2内の高さが相互に異なるように形
成する。
【0037】次に、図13に示すように、層間絶縁膜2
の上に、例えば、厚さが150nmのSiNからなる第
1絶縁膜3を堆積する。
【0038】次に、第1絶縁膜3の上にレジストを塗布
して、レジスト膜4を形成する。そして、フォトリソグ
ラフィによりレジスト膜4をパターニングして、浅いコ
ンタクト形成予定領域16及び深いコンタクト形成予定
領域17に開口を形成する。浅いコンタクト形成予定領
域16は後工程で浅いコンタクトホール18(図14参
照)を形成する領域であり、深いコンタクト形成予定領
域17は後工程で深いコンタクトホール20(図17)
を形成する領域である。この浅いコンタクト形成予定領
域16の幅は、例えば、0.3μmとし、深いコンタク
ト形成予定領域17の幅は、例えば、0.6μmであ
る。即ち、浅いコンタクト形成予定領域16は深いコン
タクト形成予定領域17よりも直径が小さい。
【0039】次に、図14に示すように、レジスト膜4
をマスクとして、第1絶縁膜3及び層間絶縁膜2を異方
性ドライエッチングする。そして、この異方性ドライエ
ッチングは、エッチングにより形成されるホールが第2
配線層15に達するまで行う。例えば、層間絶縁膜2に
おけるエッチング深さは、0.3μmである。これによ
り、浅いコンタクト形成予定領域16に浅いコンタクト
ホール18が形成される。また、深いコンタクト形成予
定領域17には、浅いコンタクトホール18と同程度の
深さのホール19が形成される。
【0040】次に、図15に示すように、例えば、膜厚
が180nm程度のSiNからなる第2絶縁膜9を堆積
する。このとき、ホール19においては、側面に第2絶
縁膜9がサイドウォール状に形成され、浅いコンタクト
ホール18においては、第2絶縁膜9が埋め込まれるよ
うにする。
【0041】次に、図16に示すように、第2絶縁膜9
を異方性ドライエッチングすることにより、ホール19
において、層間絶縁膜2が露出するまで、第2絶縁膜9
をエッチバックする。これにより、ホール19内にサイ
ドウォール10を形成する。
【0042】次に、図17に示すように、第1絶縁膜
3、第2絶縁膜9及びサイドウォール10をマスクとし
て、ホール19の位置の層間絶縁膜2を異方性ドライエ
ッチングすることにより、第1配線層14に到達する深
いコンタクトホール20を形成する。
【0043】次に、図18及び図19に示すように、第
1絶縁膜3、第2絶縁膜9及びサイドウォール10をエ
ッチバックし、これらの第1絶縁膜3、第2絶縁膜9及
びサイドウォール10を完全に除去する。これにより、
第1配線層14まで到達する深いコンタクトホール20
と第2配線層15までの浅いコンタクトホール18とが
完成する。
【0044】なお、このエッチングにおいて、層間絶縁
膜2がエッチングされないようにする必要がある。この
ため、エッチング選択比が高いガスをエッチングガスと
して使用する。例えば、層間絶縁膜2の材料がSiO2
又はBPSG等の酸化膜系であり、第1絶縁膜3及び第
2絶縁膜9がSiNの窒化膜系である場合は、エッチン
グガスとして、例えば、Cl2等を使用する方法が考え
られる。
【0045】次に、深いコンタクトホール20と浅いコ
ンタクトホール18とに、例えば、W等を材料とした金
属で夫々埋め込んで金属プラグを形成し、その後に、例
えば、Al等を材料とした第3配線層(図示せず)を堆
積し、第3配線層を配線形状にパターニングする。これ
により、図20及び図21に示すように、第3配線層か
らなる電極24、25と、第1配線層14及び第2配線
層15と電極24、25とを接続する夫々深いコンタク
ト23及び浅いコンタクト22が形成される。これによ
り、フォトリソグラフィの工程は1回のみであるのにも
かかわらず、浅いコンタクト22と深いコンタクト23
の両方を形成できる。
【0046】本実施例においては、深いコンタクト形成
予定領域17の直径を、浅いコンタクト形成予定領域1
6の直径より大きくすることにより、第2絶縁膜9の堆
積時に、ホール19において、第2絶縁膜9がサイドウ
ォール形状に形成されるのに対して、浅いコンタクトホ
ール18においては、第2絶縁膜9が埋め込まれる。こ
れにより、浅いコンタクトホール18は、それ以上エッ
チングされずに、深いコンタクト形成用のホール19の
みでエッチングが進行する。このため、浅いコンタクト
ホール18と深いコンタクトホール20の深さを、夫々
別々に制御することができる。以上の理由から、1回の
フォトリソグラフィの工程のみで、浅いコンタクトホー
ル18と深いコンタクトホール20の両方を形成するこ
とができる。
【0047】次に、本発明の第3実施例について図22
乃至27に基づいて説明する。なお、図12乃至21に
示す第2実施例と同一構成物には同一符号を付しその詳
細な説明は省略する。図22乃至図27は本発明の第3
実施例に係る半導体装置のコンタクトの形成方法を工程
順に示す断面図である。
【0048】本実施例は、第2実施例と比較して、コン
タクトホールの形成の工程数が少ない点で異なり、それ
以外は第2実施例と同様の製造方法である。
【0049】本実施例においては、先ず、図22に示す
ように、シリコン基板からなる半導体基板1の上に、例
えば、膜厚が1μmのSiO2からなる層間絶縁膜2を
形成する。この場合に、例えば、Wからなる膜厚が15
0nmの第1配線層14及びWからなる膜厚が150n
mの第2配線層15を層間絶縁膜2内に形成する。
【0050】次に、図23に示すように、層間絶縁膜2
の上に、例えば、150nmの厚さのSiNからなる第
1絶縁膜3を堆積する。この第1絶縁膜3の材料として
は、後の工程で行うドライエッチングにおいて、層間絶
縁膜2とエッチング選択性を有する材料を使用すること
が好ましい。
【0051】次に、第1絶縁膜3の上にレジストを塗布
して、レジスト膜4を形成する。そして、フォトリソグ
ラフィにより、後工程で浅いコンタクトホール18を形
成する浅いコンタクト形成予定領域16の幅を、例え
ば、0.24μmとし、深いコンタクトホール26を形
成する深いコンタクト形成予定領域17の幅を、例え
ば、0.6μmとなるようにレジスト膜4をパターニン
グする。即ち、浅いコンタクト形成予定領域16の直径
は深いコンタクトホール26を形成する深いコンタクト
形成予定領域17の直径に比べて小さい。
【0052】次に、図24に示すように、レジスト膜4
をマスクとして、第1絶縁膜3及び層間絶縁膜2を異方
性ドライエッチングする。これにより、層間絶縁膜2
に、第2配線層15に達する浅いコンタクトホール18
を形成する。この層間絶縁膜2のエッチング量を、例え
ば、0.3μmとする。深いコンタクト形成予定領域1
7には、ホール19が形成される。
【0053】次に、図25に示すように、例えば、膜厚
が240nm程度のSiNからなる第2絶縁膜9を堆積
する。このとき、ホール19は、側面が第2絶縁膜9が
サイドウォール状になり、浅いコンタクトホール18は
第2絶縁膜9により埋め込まれる形状になるようにす
る。
【0054】次に、図26に示すように、異方性ドライ
エッチングにより、ホール19において、層間絶縁膜2
が露出するまで、第2絶縁膜9をエッチバックし、ホー
ル19にサイドウォール10を形成する。
【0055】次に、図27に示すように、ホール19に
おいて、第1配線層14に到達するまで、第2絶縁膜
9、サイドウォール10及び層間絶縁膜2をエッチバッ
クし、第1配線層14まで達する深いコンタクトホール
26を形成する。この第1絶縁膜3と層間絶縁膜2のエ
ッチバックにより、深いコンタクトホール26と浅いコ
ンタクトホール18とが完成する。
【0056】次に、図示はしないが、第2実施例と同様
に、深いコンタクトホール26と浅いコンタクトホール
18とを、例えば、W等を材料とした金属で夫々埋め込
んで、金属プラグを形成する。そして、例えば、Al等
を材料とした第3配線層(図示せず)を堆積し、パター
ニングする。これにより、第3配線層からなる電極2
4、25と、第1配線層14及び第2配線層15とを接
続する深いコンタクト23及び浅いコンタクト22が形
成される(図20及び図21参照)。
【0057】本実施例においては、第2実施例が第2絶
縁膜9の堆積後に、第2絶縁膜9のエッチバック、層間
絶縁膜2のエッチバック並びに第1絶縁膜3、第2絶縁
膜9及びサイドウォール10のエッチバックの合計3回
のエッチバックを必要とするが、本実施例では、第2実
施例と比べて、第2絶縁膜9の堆積後に、第2絶縁膜
9、サイドウォール10及び層間絶縁膜2のエッチバッ
クの2回だけで済む。従って、工程数を第2実施例と比
較して少なくすることができる利点がある。但し、深い
コンタクトホール26と浅いコンタクトホール18とを
同時に形成するために、第2実施例と比べて浅いコンタ
クトホール18に対する制御性がわずかに劣る欠点があ
る。
【0058】また、本実施例においては、第2絶縁膜9
はエッチバックされるため、層間絶縁膜2と同等のエッ
チングレートであるものであると共に、第1絶縁膜3の
材料に対しエッチング選択性を有する材料である必要が
ある。この第2絶縁膜9の材料の例として、SiO2
考えられる。
【0059】上述の第2及び第3実施例においては、第
1配線層14又は第2配線層15の材料としてWを使用
したが、本発明は、特にこれに限定されるものではな
く、多結晶シリコン(以下、poly−Siとい
う。)、WSi、Al、Cu又はTiN若しくはそれら
の積層構造材等とすることができる。
【0060】また、上述の第2及び第3実施例において
は、第1配線層14及び第2配線層15の材料としてW
を使用したが、このWをpoly−Siとすれば、第1
実施例と同様に、第1配線層14まで到達する深いコン
タクトホール20、26と浅いコンタクトホール18と
を形成するエッチングにおいて、層間絶縁膜2の材料
が、例えば、SiO2であり、第1絶縁膜3及び第2絶
縁膜9の材料が、例えば、SiNである場合には、例え
ば、熱燐酸によるウエットエッチバック等の方法を使用
することができる。
【0061】上述のいずれの本実施例においては、層間
絶縁膜2の材料として、SiO2としたが、本発明は特
にこれに限定されるものではなく、BPSG又はPSG
若しくはそれらの積層構造材等とすることができる。
【0062】また、第2絶縁膜9の堆積方法としては、
ステップカバレージに優れるLP−CVD法等を使用す
ることが好ましい。
【0063】更に、層間絶縁膜2のエッチバックを行う
場合に、第2絶縁膜9及び第1絶縁膜3がエッチングさ
れないように、選択比があるガスを使用する必要があ
る。層間絶縁膜2の材料がSiO2又はBPSG等の酸
化膜系であり、第1絶縁膜3及び第2絶縁膜9がSiN
等の窒化膜系である場合は、エッチングガスとして、例
えば、C48等のガスを使用する方法が考えられる。第
1絶縁膜3の材料としては、後の工程で行うドライエッ
チングにおいて、層間絶縁膜2と選択性を有する材料を
使用することが好ましい。
【0064】更にまた、上述のいずれの実施例において
も、構成材料、成膜方法及び各種の数値は上述のものに
限定されるものではなく、本発明を実施できる範囲内に
おいて適宜変更可能である。
【0065】
【発明の効果】以上詳述したように本発明においては、
コンタクトホール形成予定領域の直径が配線溝形成予定
領域の幅より大きくなるようにレジスト膜をパターニン
グすることにより、第2絶縁膜を形成すると、配線溝と
なる配線溝形成領域は埋め込まれるが、コンタクトホー
ルとなるホールは第2絶縁膜で埋め込まれないようにす
ることができる。このため、配線溝とコンタクトホール
の深さを、別々に制御することができる。従って、複数
回のフォトリソグラフィ工程を使用することなく、1回
のフォトリソグラフィ工程のみで、配線溝とコンタクト
ホールとを形成することができる。
【0066】また、同様に深いコンタクトホール形成予
定領域の直径を浅いコンタクトホール形成予定領域の直
径より大きくすることにより、第2絶縁膜の堆積時に、
深いコンタクトホールとなるホールにおいて第2絶縁膜
がサイドウォール形状となるのに対して、浅いコンタク
トホールを第2絶縁膜で埋め込むことができ、浅いコン
タクトホールと深いコンタクトホールの深さを、別々に
制御することができる。従って、1回のフォトリソグラ
フィ工程だけで浅いコンタクトと深いコンタクトの形成
が可能となり、配線層へのダメージの低減及び配線層の
突き抜け等を防止することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る半導体装置のコンタ
クト又は配線の形成方法を工程順に示す断面図である。
【図2】図1の次の工程を示す断面図である。
【図3】図2の次の工程を示す断面図である。
【図4】図3の次の工程を示す断面図である。
【図5】図4の次の工程を示す断面図である。
【図6】図5の次の工程を示す断面図である。
【図7】図6の次の工程を示す断面図である。
【図8】図7の次の工程を示す断面図である。
【図9】図8の次の工程を示す断面図である。
【図10】図9の上面図である。
【図11】図10のA−A線による断面図である。
【図12】本発明の第2実施例に係る半導体装置のコン
タクトの形成方法を工程順に示す断面図である。
【図13】図12の次の工程を示す断面図である。
【図14】図13の次の工程を示す断面図である。
【図15】図14の次の工程を示す断面図である。
【図16】図15の次の工程を示す断面図である。
【図17】図16の次の工程を示す断面図である。
【図18】図17の次の工程を示す断面図である。
【図19】図18の上面図である。
【図20】図18の次の工程を示す断面図である。
【図21】図20の上面図である。
【図22】本発明の第3実施例に係る半導体装置のコン
タクトの形成方法を工程順に示す断面図である。
【図23】図22の次の工程を示す断面図である。
【図24】図23の次の工程を示す断面図である。
【図25】図24の次の工程を示す断面図である。
【図26】図25の次の工程を示す断面図である。
【図27】図26の次の工程を示す断面図である。
【図28】(a)及び(b)は従来のコンタクトホール
の形成方法を工程順に示す断面図である。
【符号の説明】
1、100;半導体基板 2、101;層間絶縁膜 3;第1絶縁膜 4、104;レジスト膜 5;配線溝形成予定領域 6;コンタクト形成予定領域 7;配線溝 8、19;ホール 9;第2絶縁膜 10;サイドウォール 11;コンタクトホール 11a、20a;角部 13;配線メタル層 13a;配線 13b;コンタクト 14、102;第1配線層 15、103;第2配線層 16;浅いコンタクト形成予定領域 17;深いコンタクト形成予定領域 18、105;浅いコンタクトホール 20、26、106;深いコンタクトホール 22;浅いコンタクト 23;深いコンタクト 24、25;電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA01 BB14 CC01 DD04 DD08 DD09 DD16 DD17 DD18 DD19 FF18 FF22 HH20 5F033 HH08 HH11 HH18 HH19 HH33 JJ08 JJ11 JJ18 JJ19 JJ33 KK01 KK19 MM02 MM08 MM12 MM13 NN06 NN07 PP06 PP18 PP27 QQ09 QQ10 QQ16 QQ19 QQ28 QQ31 QQ35 QQ37 QQ39 QQ48 RR04 RR06 RR08 RR13 RR14 TT02 XX33

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の上に層間絶縁膜を形成する
    工程と、前記層間絶縁膜の上に第1絶縁膜を形成する工
    程と、前記第1絶縁膜の上にレジストを塗布し、配線溝
    形成予定領域の幅よりコンタクトホール形成予定領域の
    直径が大きくなるように配線溝形成予定領域及びコンタ
    クトホール形成予定領域に開口を形成する工程と、を有
    することを特徴とする半導体装置のコンタクト又は配線
    の形成方法。
  2. 【請求項2】 前記レジストに開口を形成する工程の後
    に、前記レジストをマスクとして前記配線溝形成予定領
    域及びコンタクトホール形成予定領域の前記第1絶縁膜
    及び層間絶縁膜に配線溝及びホールを形成する工程と、
    全面に第2絶縁膜を形成し、前記ホール内にサイドウォ
    ールを形成すると共に、前記配線溝を埋め込む工程と、
    前記サイドウォールをマスクとして前記層間絶縁膜をエ
    ッチングして前記ホールの下部の前記層間絶縁膜にコン
    タクトホールを形成する工程と、前記配線溝内の前記第
    2絶縁膜を除去する工程と、を有することを特徴とする
    請求項1に記載の半導体装置のコンタクト又は配線の形
    成方法。
  3. 【請求項3】 半導体基板の上に層間絶縁膜を形成する
    工程と、前記層間絶縁膜の上に第1絶縁膜を形成する工
    程と、前記第1絶縁膜の上にレジストを塗布し、浅いコ
    ンタクトホール形成予定領域の直径より深いコンタクト
    ホール形成予定領域の直径が大きくなるように浅いコン
    タクトホール形成予定領域及び深いコンタクトホール形
    成予定領域に開口を形成する工程と、を有することを特
    徴とする半導体装置のコンタクト又は配線の形成方法。
  4. 【請求項4】 前記レジストに開口を形成する工程の後
    に、前記レジストをマスクとして前記浅いコンタクトホ
    ール形成予定領域及び深いコンタクトホール形成予定領
    域の前記第1絶縁膜及び層間絶縁膜に浅いコンタクトホ
    ール及びホールを形成する工程と、全面に第2絶縁膜を
    形成し、前記ホール内にサイドウォールを形成すると共
    に、前記浅いコンタクトホールを埋め込む工程と、前記
    サイドウォールをマスクとして前記層間絶縁膜をエッチ
    ングして前記ホールの下部の前記層間絶縁膜に深いコン
    タクトホールを形成する工程と、前記浅いコンタクトホ
    ール内の前記第2絶縁膜を除去する工程と、を有するこ
    とを特徴とする請求項3に記載の半導体装置のコンタク
    ト又は配線の形成方法。
  5. 【請求項5】 前記レジストに開口を形成する工程の後
    に、前記レジストをマスクとして前記浅いコンタクトホ
    ール形成予定領域及び深いコンタクトホール形成予定領
    域の前記第1絶縁膜及び層間絶縁膜に浅いコンタクトホ
    ール及びホールを形成する工程と、全面に第2絶縁膜を
    形成し、前記ホール内にサイドウォールを形成すると共
    に、前記浅いコンタクトホールを埋め込む工程と、前記
    層間絶縁膜及び前記第2絶縁膜をエッチングして前記ホ
    ールの下部の前記層間絶縁膜に深いコンタクトホールを
    形成すると共に前記浅いコンタクトホール内の第2絶縁
    膜を除去する工程と、を有することを特徴とする請求項
    3に記載の半導体装置のコンタクト又は配線の形成方
    法。
  6. 【請求項6】 前記層間絶縁膜は、SiO2、BPSG
    及びPSGからなる群から選択された1種又はそれらの
    積層構造材であることを特徴とする請求項1乃至5のい
    ずれか1項に記載の半導体装置のコンタクト又は配線の
    形成方法。
JP2000003061A 1999-01-08 2000-01-11 半導体装置のコンタクト又は配線の形成方法 Pending JP2000260873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000003061A JP2000260873A (ja) 1999-01-08 2000-01-11 半導体装置のコンタクト又は配線の形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP353899 1999-01-08
JP11-3538 1999-01-08
JP2000003061A JP2000260873A (ja) 1999-01-08 2000-01-11 半導体装置のコンタクト又は配線の形成方法

Publications (1)

Publication Number Publication Date
JP2000260873A true JP2000260873A (ja) 2000-09-22

Family

ID=26337144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000003061A Pending JP2000260873A (ja) 1999-01-08 2000-01-11 半導体装置のコンタクト又は配線の形成方法

Country Status (1)

Country Link
JP (1) JP2000260873A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166326A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置の製造方法
JP2012514319A (ja) * 2008-12-31 2012-06-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 特別に先細りされた遷移ビアを備えた半導体デバイスのメタライゼーションシステム
WO2015001662A1 (ja) * 2013-07-05 2015-01-08 株式会社日立製作所 半導体装置およびその製造方法
JP2019046834A (ja) * 2017-08-29 2019-03-22 富士電機株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166326A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置の製造方法
JP2012514319A (ja) * 2008-12-31 2012-06-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 特別に先細りされた遷移ビアを備えた半導体デバイスのメタライゼーションシステム
WO2015001662A1 (ja) * 2013-07-05 2015-01-08 株式会社日立製作所 半導体装置およびその製造方法
JPWO2015001662A1 (ja) * 2013-07-05 2017-02-23 株式会社日立製作所 半導体装置およびその製造方法
JP2019046834A (ja) * 2017-08-29 2019-03-22 富士電機株式会社 半導体装置の製造方法
JP7069605B2 (ja) 2017-08-29 2022-05-18 富士電機株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3202460B2 (ja) 半導体装置およびその製造方法
JP2002246467A (ja) 半導体装置及びその形成方法
JP2720796B2 (ja) 半導体装置の製造方法
JP2002009149A (ja) 半導体装置およびその製造方法
JP3214475B2 (ja) デュアルダマシン配線の形成方法
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
US6458284B1 (en) Method of etching and etch mask
KR100366171B1 (ko) 반도체 장치 내에 컨택트 또는 배선을 형성하는 방법
JP2000260873A (ja) 半導体装置のコンタクト又は配線の形成方法
JP2001196454A (ja) 半導体装置の製造方法
JPH09129730A (ja) 半導体装置の製造方法
JP2002026117A (ja) 半導体装置の製造方法
JPH0653334A (ja) 半導体装置の製造方法
JP2671529B2 (ja) 半導体集積回路
JP3376965B2 (ja) 半導体装置及びその製造方法
JPH07235594A (ja) 半導体装置の製造方法
JP4483116B2 (ja) 半導体装置の製造方法
JP4211235B2 (ja) コンタクトホール形成方法
US6599825B2 (en) Method for forming wiring in semiconductor device
JP3413697B2 (ja) 配線形成方法
JP4492009B2 (ja) 半導体装置およびその製造方法
JP2001223270A (ja) ビットラインの製造方法
JP2003297951A (ja) 半導体集積回路装置の製造方法
JP2000133711A (ja) 半導体装置およびその製造方法
CN112635440A (zh) 一种沟槽式电容器件及制备方法