JP2000077396A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000077396A5 JP2000077396A5 JP1998262461A JP26246198A JP2000077396A5 JP 2000077396 A5 JP2000077396 A5 JP 2000077396A5 JP 1998262461 A JP1998262461 A JP 1998262461A JP 26246198 A JP26246198 A JP 26246198A JP 2000077396 A5 JP2000077396 A5 JP 2000077396A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fluorocarbon
- semiconductor device
- manufacturing
- based gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 13
- NBVXSUQYWXRMNV-UHFFFAOYSA-N Fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N tin hydride Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 210000002381 Plasma Anatomy 0.000 claims description 2
- 210000000009 suboesophageal ganglion Anatomy 0.000 claims description 2
- 229910007991 Si-N Inorganic materials 0.000 claims 1
- 229910006294 Si—N Inorganic materials 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005755 formation reaction Methods 0.000 claims 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N methyl trifluoride Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Description
【発明の名称】半導体装置の製造方法
【０００１】
【発明の属する技術分野】
本発明は、半導体基体上に絶縁層を有する半導体装置、特に下部導電層が電極又は配線として半導体基体上に形成され、この下部導電層上を覆う絶縁層に接続孔が形成され、前記下部導電層に接続される上部導電層が電極又は配線として前記接続孔に形成されている多層配線構造の半導体装置の製造方法に関するものである。
【発明の属する技術分野】
本発明は、半導体基体上に絶縁層を有する半導体装置、特に下部導電層が電極又は配線として半導体基体上に形成され、この下部導電層上を覆う絶縁層に接続孔が形成され、前記下部導電層に接続される上部導電層が電極又は配線として前記接続孔に形成されている多層配線構造の半導体装置の製造方法に関するものである。
【００１０】
本発明の目的は、コンタクト抵抗を低くかつ均一にして確実に接続孔を開けることのできる半導体装置の製造方法を提供することにある。
本発明の目的は、コンタクト抵抗を低くかつ均一にして確実に接続孔を開けることのできる半導体装置の製造方法を提供することにある。
【００１５】
即ち、本発明は、金属配線層上に形成された絶縁層に上記金属配線層に達する接続孔をプラズマエッチングにより形成する工程を有する半導体装置の製造方法であって、上記プラズマエッチング用の混合ガスが、第１のフッ化炭素系ガスとしてのＣ ４ Ｆ ８ と、上記第１のフッ化炭素系ガスよりも少量の第２のフッ化炭素系ガスとしてのＣＨＦ ３ 、ＣＨ ２ Ｆ ２ 又はＣＦ ４ とを含有する半導体装置の製造方法に係わるものである。
即ち、本発明は、金属配線層上に形成された絶縁層に上記金属配線層に達する接続孔をプラズマエッチングにより形成する工程を有する半導体装置の製造方法であって、上記プラズマエッチング用の混合ガスが、第１のフッ化炭素系ガスとしてのＣ ４ Ｆ ８ と、上記第１のフッ化炭素系ガスよりも少量の第２のフッ化炭素系ガスとしてのＣＨＦ ３ 、ＣＨ ２ Ｆ ２ 又はＣＦ ４ とを含有する半導体装置の製造方法に係わるものである。
【００２０】
【発明の実施の形態】
本発明の半導体装置の製造方法においては、Ｃ／Ｆ比の大きい第１のフッ化炭素系ガスに対してＣ／Ｆ比の小さい第２のフッ化炭素系ガスを等量以下（１：１以下）混合した前記混合ガスを用いるのがよい。
【発明の実施の形態】
本発明の半導体装置の製造方法においては、Ｃ／Ｆ比の大きい第１のフッ化炭素系ガスに対してＣ／Ｆ比の小さい第２のフッ化炭素系ガスを等量以下（１：１以下）混合した前記混合ガスを用いるのがよい。
【００２６】
そして次に、図１（ｃ）、図２（ｃ）に示すように、所定パターンのフォトレジスト（図示せず）をマスクにして、本発明によるフッ化炭素系のエッチングガスを用いてプラズマ（ドライ）エッチングを行い、絶縁層３を通して下部配線２に達する（具体的には、ＴｉＮ層７の層厚の中間位置までの）接続孔（ビアホール）２１を形成する。更に、仮想線で示すように、スパッタ法及びフォトリソグラフィー技術によって上部配線１２を形成し、接続孔２１を通して下部配線２と接続する。
そして次に、図１（ｃ）、図２（ｃ）に示すように、所定パターンのフォトレジスト（図示せず）をマスクにして、本発明によるフッ化炭素系のエッチングガスを用いてプラズマ（ドライ）エッチングを行い、絶縁層３を通して下部配線２に達する（具体的には、ＴｉＮ層７の層厚の中間位置までの）接続孔（ビアホール）２１を形成する。更に、仮想線で示すように、スパッタ法及びフォトリソグラフィー技術によって上部配線１２を形成し、接続孔２１を通して下部配線２と接続する。
【００３０】
次に、ＳＯＧ層９のエッチングレートを図４に、下部配線２におけるＡｌ合金層５の上層のＴｉＮ層７に対する選択比を図５にそれぞれ、従来例と比較して示す。
次に、ＳＯＧ層９のエッチングレートを図４に、下部配線２におけるＡｌ合金層５の上層のＴｉＮ層７に対する選択比を図５にそれぞれ、従来例と比較して示す。
Claims (9)
- 金属配線上に形成された絶縁層に上記金属配線層に達する接続孔をプラズマエッチングにより形成する工程を有する半導体装置の製造方法であって、
上記プラズマエッチング用の混合ガスが、第１のフッ化炭素系ガスとしてのＣ ４ Ｆ ８ と、上記第１のフッ化炭素系ガスよりも少量の第２のフッ化炭素系ガスとしてのＣＨＦ ３ 、ＣＨ ２ Ｆ ２ 又はＣＦ ４ とを含有する半導体装置の製造方法。 - 上記混合ガスがＡｒとＯ ２ とを更に含有する請求項１に記載の半導体装置の製造方法。
- 上記第２のフッ化炭素系ガスがＣＨＦ ３ である請求項１又は２に記載の半導体装置の製造方法。
- 上記第１のフッ化炭素系ガスの量と上記第２のフッ化炭素系ガスの量との比がおおよそ３：１である請求項１、２又は３に記載の半導体装置の製造方法。
- 上記金属配線層が、Ａｌを含有する第１の導電層と、上記第１の導電層上に形成されたＴｉＮ層とを有する請求項１、２、３又は４に記載の半導体装置の製造方法。
- 上記金属配線層が、上記第１の導電層と上記ＴｉＮ層との間に形成されたＴｉ層を更に有する請求項５に記載の半導体装置の製造方法。
- 上記絶縁層が、Ｓｉ−Ｎ結合を有する第１の絶縁膜を有する請求項１、２、３、４、５又は６に記載の半導体装置の製造方法。
- 上記絶縁層が、ＳＯＧ層を有する請求項１、２、３、４、５又は６に記載の半導体装置の製造方法。
- 上記絶縁層が、プラズマ成膜によるＳｉＯ ２ 膜を更に有する請求項６又は７に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26246198A JP3677644B2 (ja) | 1998-09-01 | 1998-09-01 | 半導体装置の製造方法 |
| US09/387,477 US20010042919A1 (en) | 1998-09-01 | 1999-09-01 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26246198A JP3677644B2 (ja) | 1998-09-01 | 1998-09-01 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000077396A JP2000077396A (ja) | 2000-03-14 |
| JP2000077396A5 true JP2000077396A5 (ja) | 2004-07-22 |
| JP3677644B2 JP3677644B2 (ja) | 2005-08-03 |
Family
ID=17376116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26246198A Expired - Lifetime JP3677644B2 (ja) | 1998-09-01 | 1998-09-01 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010042919A1 (ja) |
| JP (1) | JP3677644B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050158666A1 (en) * | 1999-10-15 | 2005-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma |
| KR100451033B1 (ko) * | 2002-06-27 | 2004-10-02 | 동부전자 주식회사 | 반도체 소자의 제조방법 |
| JP4447419B2 (ja) * | 2004-09-29 | 2010-04-07 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4543976B2 (ja) * | 2005-03-16 | 2010-09-15 | ヤマハ株式会社 | 接続孔形成法 |
| KR100819708B1 (ko) * | 2006-12-27 | 2008-04-04 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| CN101645408B (zh) * | 2008-08-04 | 2012-05-16 | 中芯国际集成电路制造(北京)有限公司 | 焊盘及其形成方法 |
| JP6584229B2 (ja) * | 2015-08-27 | 2019-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法およびドライエッチングの終点検出方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3038950B2 (ja) * | 1991-02-12 | 2000-05-08 | ソニー株式会社 | ドライエッチング方法 |
| US6040247A (en) * | 1995-01-10 | 2000-03-21 | Lg Semicon Co., Ltd. | Method for etching contact |
| US6001699A (en) * | 1996-01-23 | 1999-12-14 | Intel Corporation | Highly selective etch process for submicron contacts |
| US5898221A (en) * | 1996-09-27 | 1999-04-27 | Sanyo Electric Company, Ltd. | Semiconductor device having upper and lower wiring layers |
| KR100311487B1 (ko) * | 1997-12-16 | 2001-11-15 | 김영환 | 산화막식각방법 |
| JP3722610B2 (ja) * | 1998-01-14 | 2005-11-30 | 株式会社リコー | 半導体装置の製造方法 |
-
1998
- 1998-09-01 JP JP26246198A patent/JP3677644B2/ja not_active Expired - Lifetime
-
1999
- 1999-09-01 US US09/387,477 patent/US20010042919A1/en not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140225A (en) | Method of manufacturing semiconductor device having multilayer wiring | |
| KR20000037768A (ko) | 다마신 금속배선 및 그 형성방법 | |
| JP4583706B2 (ja) | 半導体素子の多層金属配線形成方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JPH0418701B2 (ja) | ||
| JP2000077396A5 (ja) | ||
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JPH01130529A (ja) | チタン／窒化チタン層上のタングステンのもどしエツチング方法 | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| JP3677644B2 (ja) | 半導体装置の製造方法 | |
| JP2000294545A (ja) | 半導体装置及びその製造方法 | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| US5981385A (en) | Dimple elimination in a tungsten etch back process by reverse image patterning | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP4290979B2 (ja) | 半導体素子の多層金属配線形成方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPS61289648A (ja) | 半導体装置の製造方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP2000077416A (ja) | 埋め込み配線の形成方法 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| JPH0298960A (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 |