JP2006261269A - 接続孔形成法 - Google Patents
接続孔形成法 Download PDFInfo
- Publication number
- JP2006261269A JP2006261269A JP2005074488A JP2005074488A JP2006261269A JP 2006261269 A JP2006261269 A JP 2006261269A JP 2005074488 A JP2005074488 A JP 2005074488A JP 2005074488 A JP2005074488 A JP 2005074488A JP 2006261269 A JP2006261269 A JP 2006261269A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- connection hole
- etching
- wiring layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 61
- 239000010410 layer Substances 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 43
- 238000001312 dry etching Methods 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 239000011248 coating agent Substances 0.000 claims abstract description 24
- 238000000576 coating method Methods 0.000 claims abstract description 24
- 230000008021 deposition Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims description 33
- 239000007789 gas Substances 0.000 claims description 23
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 3
- 230000002265 prevention Effects 0.000 abstract 1
- 239000004576 sand Substances 0.000 abstract 1
- 229920000642 polymer Polymers 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052718 tin Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000001629 suppression Effects 0.000 description 6
- 229910010282 TiON Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910010060 TiBN Inorganic materials 0.000 description 1
- -1 TiN Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】塗布絶縁膜を含む層間絶縁膜において、良好な層間接続が得られる接続孔を形成する。
【解決手段】半導体基板１０の一主面を覆う絶縁膜１２の上にＴｉＮ等の反射防止膜１４ｃを有する配線層１４を形成した後、配線層１４を覆って絶縁膜１６ａ〜１６ｃを含む層間絶縁膜を形成する。絶縁膜１６ａ，１６ｃは、プラズマＣＶＤ法等により形成したシリコン酸化膜からなり、絶縁膜１６ｂは、無機又は有機ＳＯＧ等の塗布絶縁膜からなる。レジスト層１８をマスクとするドライエッチング処理により配線層１４の一部に対応する接続孔２０を層間絶縁膜に形成する際に、サイドエッチが進行しやすい絶縁膜１６ｂまではＮ２を含まないデポジション性の強い条件でエッチングを行い、その後はＮ２を含むデポジション性の弱いい条件で絶縁膜１６ａのエッチングを行なう。
【選択図】図３
【解決手段】半導体基板１０の一主面を覆う絶縁膜１２の上にＴｉＮ等の反射防止膜１４ｃを有する配線層１４を形成した後、配線層１４を覆って絶縁膜１６ａ〜１６ｃを含む層間絶縁膜を形成する。絶縁膜１６ａ，１６ｃは、プラズマＣＶＤ法等により形成したシリコン酸化膜からなり、絶縁膜１６ｂは、無機又は有機ＳＯＧ等の塗布絶縁膜からなる。レジスト層１８をマスクとするドライエッチング処理により配線層１４の一部に対応する接続孔２０を層間絶縁膜に形成する際に、サイドエッチが進行しやすい絶縁膜１６ｂまではＮ２を含まないデポジション性の強い条件でエッチングを行い、その後はＮ２を含むデポジション性の弱いい条件で絶縁膜１６ａのエッチングを行なう。
【選択図】図３
Description
この発明は、ＬＳＩ等の半導体装置を製造する際に用いるに好適な接続孔形成法に関し、特に選択的ドライエッチング処理により層間絶縁膜に接続孔を形成する方法の改良に関するものである。
従来、選択的ドライエッチング処理により層間絶縁膜に接続孔を形成する方法としては、エッチングガスとしてフルオロカーボン系ガスを用いるものが知られている（例えば、特許文献１参照）。
特開２００１−７７０８６号公報
本願の発明者の研究によれば、上記のような従来の接続孔形成法を用いて塗布絶縁膜を有する層間絶縁膜に接続孔を形成する際にはいくつかの問題点があることが判明した。図５，６及び図７，８は、発明者の研究に係る接続孔形成法の一例及び他の例をそれぞれ示すものである。
図５の工程では、シリコン基板１の一主面を覆うシリコン酸化膜等の絶縁膜２の上に下方配線層３を形成する。配線層３としては、下から順にＴｉＮ等のバリアメタル層３ａ、Ａｌ合金等の配線金属層３ｂ及びＴｉＮ又はＴｉＯＮ等の反射防止膜３ｃを重ねた積層を形成する。
次に、絶縁膜２の上には、配線層３を覆って層間絶縁膜４を形成する。層間絶縁膜４としては、下から順にシリコン酸化膜４ａ、塗布絶縁膜４ｂ及びシリコン酸化膜４ｃを重ねた積層膜を形成する。シリコン酸化膜４ａ，４ｃは、いずれもプラズマＣＶＤ（ケミカル・ベーパー・デポジション）法により形成する。塗布絶縁膜４ｂとしては、ＨＳＱ（ハイドロキシ・シルセスキオキサン）樹脂を回転塗布して平坦状に塗布膜を形成した後、塗布膜に熱処理を施すことによりシリコン酸化膜を形成する。
層間絶縁膜４の上には、配線層３の一部に対応した孔５ａを有するレジスト層５をホトリソグラフィ処理により形成する。そして、レジスト層５をマスクとするドライエッチング処理により配線層３の一部に対応する接続孔６を層間絶縁膜４に形成する。このときのドライエッチング処理では、エッチングガスとしてＣＦ４／ＣＨＦ３の混合ガスを用い、この混合ガスにはＮ２（窒素）を添加しない。
図６の工程では、周知のアッシング処理等によりレジスト層５を除去する。そして、層間絶縁膜４の上には、接続孔６の内面を覆うようにＴｉＮ等の密着層８をスパッタ法により形成する。基板上面にＷ（タングステン）層を堆積した後、このＷ層をエッチバックすることにより接続孔６内に残存するＷからなるＷプラグ９を形成する。この後は、基板上面に配線用金属を被着し、パターニングするなどして密着層８及びＷプラグ９と一体をなす上方配線層を形成する。
図７，８に示す接続孔形成法は、接続孔６を形成するためのドライエッチング処理においてエッチングガス（ＣＦ４／ＣＨＦ３の混合ガス）にＮ２を添加する点を除き図５，６に関して前述した接続孔形成法と同様のものである。図７，８において、図５，６と同様の部分には同様の符号を付して詳細な説明を省略する。
図５，６に関して上記した接続孔形成法によると、図５のドライエッチング工程において、デポジション性が強い条件でエッチングが行なわれるため、反射防止膜３ｃに由来するＴｉ，ＴｉＮｘ，ＴｉＯｘ等の物質を含むエッチング生成物（ポリマー）７が接続孔６の側壁に強固に付着する。このため、図６の工程で密着層８を形成すると、密着層８は、接続孔６の側壁に対して密着不十分になると共に、配線層３に対して接触面積が減少する。また、Ｗプラグ９を形成すると、埋込形状が良好でなくなる。従って、接続状態の不安定性や接続抵抗の増大を招く不都合がある。
一方、図７，８に関して上記した接続孔形成法によると、図７のドライエッチング工程において、デポジション性が弱い条件でエッチングが行なわれるため、上記のようなポリマー付着を抑制できるものの、塗布絶縁膜４ｂがサイドエッチにより後退し、接続孔６がいわゆるボーイング形状を持つようになる。このため、図８の工程で密着層８を形成すると、接続孔６の側壁では、密着層８が被覆不足又は厚さ不足となる。また、Ｗプラグ９を形成すると、中央部に空洞（ボイド）９ａが生ずることが多く、埋込形状が悪化する。従って、信頼性の低下や接続抵抗の増大を招く不都合がある。
この発明の目的は、良好な層間接続が得られる接続孔を形成することができる新規な接続孔形成法を提供することにある。
この発明に係る接続孔形成法は、
基板の一主面を覆う絶縁膜の上に配線層を形成する工程と、
前記絶縁膜の上に前記配線層を覆って下から順に堆積絶縁膜及び塗布絶縁膜を重ねた積層膜を含む層間絶縁膜を形成する工程と、
選択的ドライエッチング処理により前記配線層の一部に対応する接続孔を前記層間絶縁膜に形成する工程であって、前記選択的ドライエッチング処理を少なくとも第１及び第２ステップを含む複数ステップで行ない、前記第１ステップではデポジション性の強い条件で前記塗布絶縁膜までのエッチングを行ない、前記第２ステップではデポジション性の弱い条件で前記堆積絶縁膜のエッチングを行なうものと
を含むものである。
基板の一主面を覆う絶縁膜の上に配線層を形成する工程と、
前記絶縁膜の上に前記配線層を覆って下から順に堆積絶縁膜及び塗布絶縁膜を重ねた積層膜を含む層間絶縁膜を形成する工程と、
選択的ドライエッチング処理により前記配線層の一部に対応する接続孔を前記層間絶縁膜に形成する工程であって、前記選択的ドライエッチング処理を少なくとも第１及び第２ステップを含む複数ステップで行ない、前記第１ステップではデポジション性の強い条件で前記塗布絶縁膜までのエッチングを行ない、前記第２ステップではデポジション性の弱い条件で前記堆積絶縁膜のエッチングを行なうものと
を含むものである。
この発明の接続孔形成法によれば、層間絶縁膜に接続孔を形成するための選択的ドライエッチング処理は、少なくとも第１及び第２ステップを含む複数ステップで行なわれる。第１ステップでは、デポジション性の強い条件で塗布絶縁膜までのエッチングを行なうので、接続孔の側壁がサイドエッチにより後退する（ボーイング形状を持つ）のを抑制することができる。また、第１ステップでは、堆積絶縁膜が残されるため、配線層の導電材料がエッチングされず、ポリマー発生が抑制される。その上、第２ステップでは、デポジション性の弱い条件で堆積絶縁膜のエッチングを行なうので、ポリマー付着が抑制される。従って、形状良好でポリマー付着のない接続孔が得られる。
この発明の接続孔形成法において、前記選択的ドライエッチング処理では前記第１ステップのエッチングの後前記層間絶縁膜を大気にさらすことなく前記第２ステップのエッチングを行なうようにしてもよい。このようにすると、汚染を防ぎつつ迅速な処理が可能になる。また、この発明の接続孔形成法において、前記第１ステップのエッチングではエッチングガスとして窒素非含有のフルオロカーボン系ガスを用いると共に前記第２ステップのエッチングでは窒素含有のフルオロカーボン系ガスを用いるようにしてもよい。このようにすると、Ｎ２ガスの供給をオフ状態からオン状態に切換えるだけで簡単にエッチング条件の変更が可能になる。エッチングガスとしてフルオロカーボン系ガスを用いる場合、前記配線層を形成する工程では前記配線層としてチタン含有化合物からなる導電層を最上層に有する配線層を形成するのが好ましい。また、前記層間絶縁膜を形成する工程では前記塗布絶縁膜として無機スピンオンガラス膜又は有機スピンオンガラス膜を形成するのが好ましい。
この発明によれば、形状良好でポリマー付着のない接続孔を簡単に形成可能であるから、層間接続部において安定性及び信頼性の向上と接続抵抗の低減とを低コストで達成できる効果が得られる。
図１〜４は、この発明の一実施形態に係る接続孔形成法を示すもので、各々の図に対応する工程（１）〜（４）を順次に説明する。
（１）例えばシリコンからなる半導体基板１０の一方の主面を覆うシリコン酸化膜等の絶縁膜１２の上に下方配線層１４を形成する。配線層１４としては、下から順にバリアメタル層１４ａ、配線用金属層１４ｂ及び反射防止膜１４ｃを重ねた積層を形成する。バリアメタル層１４ａとしては、例えばＴｉ等の抵抗低減膜にＴｉＮ等のバリア膜を重ねたものを形成する。反射防止膜（キャップメタル膜）１４ｃとしては、ＴｉＮ又はＴｉＯＮ等の膜を形成し、必要に応じて反射防止膜１４ｃの下にＴｉ膜を敷いてもよい。反射防止膜１４ｃとしては、ＩＶａ属又はＶ属遷移金属の化合物、特に窒化物、窒化酸化物、窒化ホウ化物を使用可能であり、ＴｉＮ，ＴｉＯＮ，ＴｉＢＮ等のチタン含有化合物が好適である。これらのチタン含有化合物は、安価で高純度の材料を得やすい。近年、ＨｆやＴａ等の原子量の大きな材料も利用されるようになっており、これらの材料は、バリア性が高い。
次に、絶縁膜１２の上には、配線層１４を覆って層間絶縁膜１６を形成する。層間絶縁膜１６としては、下から順に堆積絶縁膜１６ａ、塗布絶縁膜（低誘電率膜）１６ｂ及び堆積絶縁膜１６ｃを重ねた積層膜を形成する。堆積絶縁膜１６ａを形成するのは、塗布絶縁膜１６ｂを配線層１４に直接接触させないためであり、また２ステップエッチングの際にエッチング条件の切換えを可能にするためである。堆積絶縁膜１６ａは、塗布絶縁膜１６ｂに対してデポジション性の弱い条件でエッチングしてもサイドエッチが入り難い特徴を有する。堆積絶縁膜１６ｃは、必要に応じて形成する。
堆積絶縁膜１６ａ，１６ｃとしては、いずれもＴＥＯＳ（テトラエチルオルソシリケート）を原料とするプラズマＣＶＤ法によりシリコン酸化膜を形成する。塗布絶縁膜１６ｂとしては、低誘電率の無機ＳＯＧ（スピンオンガラス）膜又は有機ＳＯＧ膜を形成する。塗布絶縁膜１６ｂとしては、例えばＨＳＱ樹脂を回転塗布して平坦状に塗布膜を形成した後、塗布膜に熱処理を施すことによりシリコン酸化膜を形成する。ＨＳＱ樹脂としては、ＭＨＳＱ（メチルシルセスキオキサン）等の有機ＨＳＱ樹脂を用いてもよい。
層間絶縁膜１６を形成した後、層間絶縁膜１６の上には、配線層１４の一部に対応した孔１８ａを有するレジスト層１８をホトリソグラフィ処理により形成する。
（２）レジスト層１８をマスクとするドライエッチング処理により塗布絶縁膜１６ｂ及び堆積絶縁膜１６ｃの積層に接続孔２０を形成し、接続孔２０の底部には堆積絶縁膜１６ａの一部１６ｓを残す。このときのドライエッチングは、エッチングガスとしてフルオロカーボン系ガスを用いてデポジション性の強い条件で行なう。一例として、ドライエッチング条件は、
ガス流量：ＣＦ４／ＣＨＦ３＝２０〜５０／８０〜１００［ｓｃｃｍ］
（好ましくは３０／９０［ｓｃｃｍ］）
ＲＦパワー：７５０［Ｗ］
圧力：２００［ｍＴｏｒｒ］
とすることができる。
ガス流量：ＣＦ４／ＣＨＦ３＝２０〜５０／８０〜１００［ｓｃｃｍ］
（好ましくは３０／９０［ｓｃｃｍ］）
ＲＦパワー：７５０［Ｗ］
圧力：２００［ｍＴｏｒｒ］
とすることができる。
図２のドライエッチング処理では、デポジション性の強い条件でエッチングを行なうため、塗布絶縁間膜１６ｂが接続孔２０の側壁にてサイドエッチにより後退する（ボーイング形状を持つ）のが抑制される。また、図５に関して前述したポリマーは、反射防止膜１４ｃ等の導電材料をエッチングすることにより発生するものであり、図２のドライエッチング処理では、堆積絶縁膜１６ａを残すようにエッチングを行なうので、ポリマー発生が抑制される。
（３）レジスト層１８をマスクとするドライエッチング処理により堆積絶縁膜１６ａの一部１６ｓを除去して接続孔２０を配線層１４の反射防止膜（最上層）１４ｃに到達させる。このときのドライエッチングは、エッチングガスとしてフルオロカーボン系ガスを用いてデポジション性の弱い条件で行なう。一例として、ドライエッチング条件は、
ガス流量：ＣＦ４／ＣＨＦ３／Ｎ２＝２０〜５０／８０〜１００／３〜１０
［ｓｃｃｍ］（好ましくは３０／９０／４〜５［ｓｃｃｍ］）
ＲＦパワー：７５０［Ｗ］
圧力：２００［ｍＴｏｒｒ］
とすることができる。
ガス流量：ＣＦ４／ＣＨＦ３／Ｎ２＝２０〜５０／８０〜１００／３〜１０
［ｓｃｃｍ］（好ましくは３０／９０／４〜５［ｓｃｃｍ］）
ＲＦパワー：７５０［Ｗ］
圧力：２００［ｍＴｏｒｒ］
とすることができる。
図３のドライエッチング処理では、デポジション性の弱い条件でエッチングを行なってもエッチング時間が短いので、接続孔２０の側壁にて塗布絶縁膜１６ｂにサイドエッチが殆ど入らない。また、堆積絶縁膜１６ａは、デポジション性の弱い条件でも性質上サイドエッチが殆ど入らない。
図３のドライエッチング処理は、図２のドライエッチング処理と比べてＮ２を添加する点だけが異なる。そこで、図３のドライエッチング処理は、図２のドライエッチング処理に連続して途中からＮ２ガスの供給をスタートさせる方法で実行してもよいし、あるいはマルチチャンバ型式のドライエッチャを用いるときは基板１０を大気開放せずにＮ２非添加のエッチング室からＮ２添加のエッチング室に移す方法で実行してもよい。いずれの方法でも、基板１０や層間絶縁膜１６を大気にさらすことなく（汚染を防ぎつつ）迅速な処理を行なうことができる。
図３のドライエッチング処理の後は、必要に応じてオーバーエッチングを行なう。オーバーエッチング条件は、図３に関して前述したドライエッチング条件と同じにすることができる。この後、レジスト層１８をアッシング処理等により除去してから、薬液処理等によりエッチング残渣物（生成物）を除去する。図２，３のドライエッチング処理では、前述したようにポリマーの発生や付着が抑制されるので、残渣物除去処理では、塗布絶縁膜１６ｂにダメージを与えるような強力な薬液を用いる必要がない。
図２，３に関して上記した２ステップのドライエッチング処理によれば、図３に示すようにボーイング形状を持たずポリマー付着のない接続孔２０が得られる。次の表１は、Ｎ２流量に応じてポリマー付着抑制効果及びサイドエッチ抑制効果が変化する様子を示すものである。
表１の「比較例」において、Ｎ２流量を０［ｓｃｃｍ］とした場合は、図５に関して前述したドライエッチング処理に相当し、Ｎ２流量を１〜１０［ｓｃｃｍ］とした場合は、図７に関して前述したドライエッチング処理に相当する。Ｎ２流量＝０［ｓｃｃｍ］では、ポリマー付着を抑制できず（強固にポリマーが付着し）、Ｎ２流量＝１［ｓｃｃｍ］では、若干のポリマー付着がみられ、Ｎ２流量≧３［ｓｃｃｍ］では、ポリマー付着抑制効果が良好である。Ｎ２流量＝０［ｓｃｃｍ］では、サイドエッチ抑制効果が良好であるが、Ｎ２が１［ｓｃｃｍ］でも添加されると（Ｎ２流量≧１［ｓｃｃｍ］となると）、サイドエッチ抑制効果が得られなくなる。サイドエッチによる塗布絶縁膜の後退量はＮ２流量に殆ど依存しなかった。
表１によれば、図５又は図７に関して前述したような１ステップのドライエッチング処理では、ポリマー付着抑制効果とサイドエッチ抑制効果とを共に得ることが困難であることがわかる。これに対し、図２の工程でＮ２流量を０［ｓｃｃｍ］とし且つ図３の工程でＮ２流量を５［ｓｃｃｍ］とした「本発明」の場合には、ポリマー抑制効果及びサイドエッチ抑制効果がいずれも良好であることがわかる。
（４）層間絶縁膜１６の上には、接続孔２０の内面を覆うように密着層２２をスパッタ法により形成する。密着層２２としては、１０〜５０ｎｍ（好ましくは２０ｎｍ）のＴｉ膜に５０〜２５０ｎｍ（好ましくは１００ｎｍ）のＴｉＮを重ねた積層膜を形成する。この場合、ＴｉＮ膜の代りにＴｉＯＮ膜を形成したり、ＴｉＮ膜に重ねてＴｉＯＮ膜を形成したりしてもよい。基板上面にＷ（タングステン）層を堆積した後、このＷ層をエッチバックすることにより接続孔２０内に残存するＷからなるＷプラグ２４を形成する。この後は、基板上面に配線用金属層２６を被着し、この金属層２６及び密着層２２の積層をパターニングするなどして密着層２２及びＷプラグ２４と一体をなす上方配線層を形成する。
上記した実施形態によれば、形状良好でポリマー付着のない接続孔２０が得られるため、図４に示すように接続孔２０の側壁に対する密着層２２の密着性や配線層１４に対する密着層２２の接触状態が良好になると共にＷプラグ２４の埋込形状が良好となる。従って、層間接続部において安定性及び信頼性が向上すると共に接続抵抗の低減が可能となる。
１０：半導体基板、１２：絶縁膜、１４：配線層、１６：層間絶縁膜、１８：レジスト層。
Claims (5)
- 基板の一主面を覆う絶縁膜の上に配線層を形成する工程と、
前記絶縁膜の上に前記配線層を覆って下から順に堆積絶縁膜及び塗布絶縁膜を重ねた積層膜を含む層間絶縁膜を形成する工程と、
選択的ドライエッチング処理により前記配線層の一部に対応する接続孔を前記層間絶縁膜に形成する工程であって、前記選択的ドライエッチング処理を少なくとも第１及び第２ステップを含む複数ステップで行ない、前記第１ステップではデポジション性の強い条件で前記塗布絶縁膜までのエッチングを行ない、前記第２ステップではデポジション性の弱い条件で前記堆積絶縁膜のエッチングを行なうものと
を含む接続孔形成法。 - 前記選択的ドライエッチング処理では前記第１ステップのエッチングの後前記層間絶縁膜を大気にさらすことなく前記第２ステップのエッチングを行なう請求項１記載の接続孔形成法。
- 前記第１ステップのエッチングではエッチングガスとして窒素非含有のフルオロカーボン系ガスを用いると共に前記第２ステップのエッチングでは窒素含有のフルオロカーボン系ガスを用いる請求項１又は２記載の接続孔形成法。
- 前記配線層を形成する工程では前記配線層としてチタン含有化合物からなる導電層を最上層に有する配線層を形成する請求項３記載の接続孔形成法。
- 前記層間絶縁膜を形成する工程では前記塗布絶縁膜として無機スピンオンガラス膜又は有機スピンオンガラス膜を形成する請求項４記載の接続孔形成法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005074488A JP4543976B2 (ja) | 2005-03-16 | 2005-03-16 | 接続孔形成法 |
| US11/373,999 US7557045B2 (en) | 2005-03-16 | 2006-03-14 | Manufacture of semiconductor device with good contact holes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005074488A JP4543976B2 (ja) | 2005-03-16 | 2005-03-16 | 接続孔形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006261269A true JP2006261269A (ja) | 2006-09-28 |
| JP4543976B2 JP4543976B2 (ja) | 2010-09-15 |
Family
ID=37010938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005074488A Expired - Fee Related JP4543976B2 (ja) | 2005-03-16 | 2005-03-16 | 接続孔形成法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7557045B2 (ja) |
| JP (1) | JP4543976B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070264829A1 (en) * | 2006-05-12 | 2007-11-15 | Hynix Semiconductor Inc. | Slurry and method for chemical mechanical polishing |
| JP2009049078A (ja) * | 2007-08-15 | 2009-03-05 | Elpida Memory Inc | 半導体装置の製造方法 |
| CN114843221A (zh) * | 2021-02-02 | 2022-08-02 | 芯恩（青岛）集成电路有限公司 | 一种cmos器件的接触孔刻蚀方法及cmos器件制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041274A (ja) * | 1996-04-29 | 1998-02-13 | Applied Materials Inc | 誘電層のエッチング方法 |
| JP2000077396A (ja) * | 1998-09-01 | 2000-03-14 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| JP2000340549A (ja) * | 1999-06-01 | 2000-12-08 | Canon Inc | エッチング方法及びそれを用いた半導体装置の製造方法 |
| JP2001351974A (ja) * | 2000-06-08 | 2001-12-21 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2002009058A (ja) * | 2000-06-26 | 2002-01-11 | Tokyo Electron Ltd | エッチング方法 |
| JP2003282709A (ja) * | 2002-01-09 | 2003-10-03 | Hynix Semiconductor Inc | 半導体素子の多層金属配線形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077086A (ja) | 1999-08-31 | 2001-03-23 | Oki Electric Ind Co Ltd | 半導体装置のドライエッチング方法 |
| KR100350811B1 (ko) * | 2000-08-19 | 2002-09-05 | 삼성전자 주식회사 | 반도체 장치의 금속 비아 콘택 및 그 형성방법 |
| US7067435B2 (en) * | 2004-09-29 | 2006-06-27 | Texas Instruments Incorporated | Method for etch-stop layer etching during damascene dielectric etching with low polymerization |
-
2005
- 2005-03-16 JP JP2005074488A patent/JP4543976B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-14 US US11/373,999 patent/US7557045B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041274A (ja) * | 1996-04-29 | 1998-02-13 | Applied Materials Inc | 誘電層のエッチング方法 |
| JP2000077396A (ja) * | 1998-09-01 | 2000-03-14 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| JP2000340549A (ja) * | 1999-06-01 | 2000-12-08 | Canon Inc | エッチング方法及びそれを用いた半導体装置の製造方法 |
| JP2001351974A (ja) * | 2000-06-08 | 2001-12-21 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2002009058A (ja) * | 2000-06-26 | 2002-01-11 | Tokyo Electron Ltd | エッチング方法 |
| JP2003282709A (ja) * | 2002-01-09 | 2003-10-03 | Hynix Semiconductor Inc | 半導体素子の多層金属配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4543976B2 (ja) | 2010-09-15 |
| US20060211238A1 (en) | 2006-09-21 |
| US7557045B2 (en) | 2009-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11011421B2 (en) | Semiconductor device having voids and method of forming same | |
| US9087876B2 (en) | Titanium oxynitride hard mask for lithographic patterning | |
| JP4347637B2 (ja) | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 | |
| US7419916B2 (en) | Manufacturing method of semiconductor device | |
| US7781154B2 (en) | Method of forming damascene structure | |
| US6228760B1 (en) | Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish | |
| US7176571B2 (en) | Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure | |
| US9607883B2 (en) | Trench formation using rounded hard mask | |
| US20150162416A1 (en) | Spacers with Rectangular Profile and Methods of Forming the Same | |
| JP2009524257A (ja) | 太いワイヤ構造およびそれを形成するためのデュアル・ダマシン方法（太いワイヤ構造を形成するためのデュアル・ダマシン・プロセス） | |
| JP5263482B2 (ja) | 多層配線構造および多層配線の製造方法 | |
| JPH10154712A (ja) | 半導体装置の製造方法 | |
| US6410426B1 (en) | Damascene cap layer process for integrated circuit interconnects | |
| JP7142607B2 (ja) | Ｌｏｗ－ｋ層を保護する方法 | |
| US7670947B2 (en) | Metal interconnect structure and process for forming same | |
| WO2007078011A1 (ja) | 多層配線の製造方法と多層配線構造 | |
| JP2001189302A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| US6900123B2 (en) | BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control | |
| JP4543976B2 (ja) | 接続孔形成法 | |
| WO2007043634A1 (ja) | 多層配線の製造方法 | |
| US7575997B2 (en) | Method for forming contact hole of semiconductor device | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| JP3282607B2 (ja) | 半導体装置の製造方法 | |
| US20060292843A1 (en) | Method for fabricating semiconductor device | |
| JP2010226022A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |