KR940008323B1 - 반도체장치의 층간접속방법 - Google Patents

반도체장치의 층간접속방법 Download PDF

Info

Publication number
KR940008323B1
KR940008323B1 KR1019910018232A KR910018232A KR940008323B1 KR 940008323 B1 KR940008323 B1 KR 940008323B1 KR 1019910018232 A KR1019910018232 A KR 1019910018232A KR 910018232 A KR910018232 A KR 910018232A KR 940008323 B1 KR940008323 B1 KR 940008323B1
Authority
KR
South Korea
Prior art keywords
conductive layer
mixed gas
etching
semiconductor device
contact window
Prior art date
Application number
KR1019910018232A
Other languages
English (en)
Other versions
KR930009022A (ko
Inventor
김진홍
송창용
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910018232A priority Critical patent/KR940008323B1/ko
Priority to GB9124550A priority patent/GB2260643B/en
Priority to JP3309268A priority patent/JPH07101708B2/ja
Priority to DE4139462A priority patent/DE4139462C2/de
Priority to US07/803,448 priority patent/US5234864A/en
Publication of KR930009022A publication Critical patent/KR930009022A/ko
Application granted granted Critical
Publication of KR940008323B1 publication Critical patent/KR940008323B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체장치의 층간접속방법
제1a도 내지 제1c도는 종래 방법에 의한 반도체장치의 층간접속방법을 설명하기 위한 단면도들.
제2a도 내지 제2c도는 본 발명의 방법에 의한 반도체장치의 층간접속방법을 설명하기 위한 단면도들.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 불소계 혼합기체를 사용한 제1식각공정과, 염소계 혼합기체를 사용한 제2식각공정을 행하여 접촉창을 형성하는 반도체장치의 층간접속방법에 관한 것이다.
전자기기의 고속화, 고기능화 및 소형화를 위해서 반도체장치의 집적도는 점점 증가되고 있다. 이는 반도체장치를 구성하는 각 소자들의 소형화 및 밀집화에 의해 가능하다. 특히, 각 소자들을 전기적으로 연결하는 도전층들은 반도체장치를 이루는 필수 구성요소인 만큼 그 소형화 및 밀집화가 더욱 중요하다.
반도체장치의 집적도를 향상시키기 위한 한 방법으로, 동일한 물질층 상에 형성하던 도전층들은 여러 물질층 상에 나누어 형성하는 다층배선의 도입이 필수적이다.
제1a도 내지 제1c도는 종래 방법에 의한 반도체장치의 층간접속방법을 설명하기 위한 단면도들로서, 하부도전층과 상부도전층을 접촉장을 통하여 서로 연결시키는 방법을 설명하기 위해 도시되었다.
반도체기판(10)상에 1%Si+Al, 0.5%Cu+Al 또는 1%Si+Al등과 같은 알루미늄합금이나 순수알루미늄을 증착하여 제1도전층(100a)을 형성하고, 상기 제1도전층 상에 티타늄나이트라이드(TiN)를 증착하여 제2도전층(100b)을 형성한 후, 이들을 식각대상물로 한 식각공정을 행하여 제1 및 제2도전층으로 구성된 하부도전층(100)을 형성한다.
이때, 티타늄나이트라이드는 상기 제1도전층의 프로파일(profile)을 깨끗하게 하기 위해 사용된다.
이를 자세히 설명하자면, 제1도전층으로 사용된 알루미늄합금 또는 순수알루미늄은 반사율이 높은 물질이다. 알루미늄합금 또는 순수알루미늄으로 구성된 제1도전층(100a) 전면에 감광막을 도포한 후, 노광(감광막에 빛을 쬐임)을 하면, 노광이 필요한 감광막으로 투사되는 빛의 일부가 이 감광막을 통과하여 반사율이 높은 제1도전층의 표면에 닿은 후, 이 제1도전층의 불균일한 표면 상태(통상, 제1도전층 표면에는 힐록(hillok)이나 공간(void)등과 같은 미세결함이 존재하고 있기 때문에 그 표면이 울퉁불퉁하다)에 의해 난반사되어, 노광이 필요하지 않는 감광막에도 빛이 투사되는 현상이 발생한다. 이러한 현상이 일어난 후, 감광막을 현상(development)하면, 현상된 감광막패턴은 깨끗한 프로파일을 갖지 못하게 되고, 이러한 감광막패턴으로 도전층을 식각하게 되면, 제1도전층 또한 그 프로파일이 깨끗하지 않게 형성된다.
깨끗한 프로파일의 패턴을 얻기 위하여, 즉 빛의 난반사에 의한 패턴의 손상을 방지하기 위해, 티타늄나이트라이드와 같은 반사율이 낮은 물질을 상기 제1도전층 표면에 씌우(capping)는 방법이 제안되었다.
이는, 첫째, 높은 반사율을 갖는 제1도전층의 표면을 반사율이 낮은 물질로 씌어버림으로써 제1도전층의 표면에서 발생하는 난반사 현상을 방지할 수 있다. 그러므로, 빛의 난반사에 의해 발생하는 패턴의 손상을 방지할 수 있다.
둘째, 상기 제1도전층 표면에 힐록이나 공간과 같은 미세결함이 발생하는 것을 방지한다.
통상, 제1도전층만으로 하부도전층을 형성할 때는, 열처리 공정시, 상기 제1도전층이 용융되어 재결합하는 과정에서, 특히 표면에 있는 도전물질의 이동이 자유롭기 때문에, 상기 힐록이나 공간과 같은 미세결함이 발생하기 쉽다. 상기 티타늄나이트라이드는 도전물질의 이동을 억제해 주는 역할을 하기 때문에 상기한 미세결함을 방지할 수 있다.
이어서, 하부도전층(100)이 형성되어 있는 결과물 전면에, 고온산화막(High Temperature Oxide), TEOS(Tetra-Ethyl-Ortho-Silicate)계 산화막, 또는 SOG(Spin-On-Glass)와 같은 절연물질을 그 표면이 평탄해지도록 도포함으로써 층간절연층(20)을 형성한다(제1a도).
접촉창을 형성하기 위한 감광막패턴(72)을 상기 층간절연층 상에 형성한다. 층간절연층을 식각대상물로 하는 등방성식각을 행하여 상기 층간절연층의 표면을 소정깊이로 제거한 후, 불소(Fluorine)계의 혼합기체(CF4, CHF3…)를 사용한 플라즈마(Plasma) 또는 반응성 이온식각(RIE; Reactive Ion Etching) 방식을 이용한 식각공정을 행하여 접촉창(9)을 형성한다.
이때, 상기 불소계 혼합기체를 구성하는 불소(F)이온과 상기 제1도전층을 구성하는 알루미늄(Al)이온이 반응하여 생성된 비휘발성 화합물(AlXFY)(50)이 상기 접촉창(9)내에 퇴적되는데, 이는, 티타늄나이트라이드를 구성하는 티타늄(Ti) 이온과 나이트라이드(N) 이온과의 결합에너지가 알루미늄이온 간의 결합에너지에 비하여 2개 정도 높기 때문이다(제1b도).
상기 비휘발성 화합물은 산소 플라즈마(O2plasma)나 아르곤 스퍼터링(Ar sputtering)방식으로도 용이하게 제거되지 않으므로, 상기 접촉창을 통해 연결되는 상부도전층(200)과 하부도전층(100) 사이의 접촉저항을 불균일하게 하여 소자의 신뢰도를 떨어뜨린다(제1c도).
본 발명의 목적은 비휘발성 화합물 생성을 방지하는 반도체장치의 층간접속방법을 제공하는데 있다.
본 발명의 다른 목적은 상부도전층과 하부도전층 사이의 접촉저항을 균일하게 하는 반도체장치의 층간접속방법을 제공하는데 있다.
본 발명의 상기 목적들은, 제1도전층 상에 제2도전층이 씌어진 형태로 형성된 하부도전층, 상기 하부도전층 상의 층간절연층에 형성된 접촉창 및 상기 접촉창을 통해 하부도전층과 연결되는 상부도전층으로 구성된 층간접속구조를 형성하는데 있어서, 제1에칭가스를 사용한 식각공정을 행하여, 접촉창이 형성될 영역의 상기 제2도전층이 표면으로 노출되도록 층간절연층을 부분적으로 제거하는 제1공정 및 제2에칭가스를 사용한 식각공정을 행하여, 접촉창이 형성될 상기 영역의 제1도전층을 표면으로 노출시키는 제2공정을 포함하는 것을 특징으로 하는 반도체장치의 층간접속방법에 의해 달성된다.
또한, 본 발명의 상기 목적들은, 하부도전층, 접촉창 및 상부도전층으로 구성된 반도체장치의 층간접속구조를 형성하는데 있어서, 반도체기판에 알루미늄합금이나 순수알루미늄으로 된 제1도전층을 형성하는 제1공정, 상기 제1도전층 전면에 반사율이 낮은 물질로 된 제2도전층을 형성하는 제2공정, 상기 제1 및 제2도전층을 패터닝하여 상기 하부도전층을 형성하는 제3공정, 결과물 전면에 층간절연층을 형성하는 제4공정, 불소계 혼합기체를 사용한 식각공정을 행하여, 접촉창이 형성될 영역의 상기 제2도전층이 표면으로 노출되도록 상기 층간절연층을 부분적으로 제거하는 제5공정, 염소계 혼합기체를 사용한 식각공정을 행하여, 접촉창이 형성될 상기 영역의 제1도전층을 표면으로 노출시키는 제6공정 및 결과물 전면에 제3도전층을 증착/패터닝함으로써 상기 상부도전층을 형성하는 제7공정을 포함하는 것을 특징으로 하는 반도체장치의 층간접속방법에 의해 달성된다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 더 자세하게 설명하고자 한다.
계속해서 소개되는 도면들에 있어서, 상기 제1a도 내지 제1c도에서 설명된 참조부호와 동일한 부호는 동일한 부분을 의미한다.
제2a도 내지 제2c도는 본 발명의 방법에 의한 반도체장치의 층간접속방법을 설명하기 위한 단면도들이다.
먼저, 제2a도를 참조하면, 접촉창(9)을 형성하는 공정을 도시한 것으로서, 상기 제1a도 및 제1b도에서 설명한 것과 같은 방법으로 층간절연층(20)까지 형성한 후, 접촉창이 형성될 영역의 층간절연층을 노출시키는 창이 형성된 감광막패턴(72)을 형성하고, 이어서, 상기 층간절연층을 식각대상물로 하는 등방성식각을 행하여 접촉창이 형성될 영역의 상기 층간절연층을 소정량 제거한다. 이는 상부도전층을 신뢰성 있게 형성하기 위한 한 방법으로, 상기 접촉창의 외형율(높이/폭, aspect ratio)를 낮추기 위해서이다.
이어서, 불소계 혼합기체, 예컨대 CF4/CHF3/O2또는 CHF3/CF4/He를 사용한 플라즈마 식각 또는 반응성 이온식각 방식으로, 접촉창이 형성될 영역의 상기 층간절연층을 제거함으로써 상기 접촉창(9)을 형성한다.
이때, 불소계 혼합기체를 사용한 상기 식각공정은, 제2도전층(100b)의 일부가 제거될때까지 과다하게 진행되기도 하는데, 주의할 점은, 불소계 혼합기체와 제1도전층이 결합하여 비휘발성 혼합물이 생성되지 않도록, 접촉창을 형성하는 상기 식각공정에 의해 상기 제1도전층이 표면으로 노출되지 않아야 한다는 것이다. 통상 상기 제2도전층은 초기 두께의 50% 정도까지 식각되어도 신뢰성에는 지장이 없다.
제2b도를 참조하면, 제1도전층(100a)을 표면처리하는 공정을 도시한 것으로서, 염소(Chlorine)계 혼합기체, 예컨대 BCl3/Cl2/He을 사용하여, 표면으로 노출되어 있어 상기 제2도전층을 완전히 식각함과 동시에 상기 제1도전층(100a)을 약간 깍아내어, 하부도전층의 표면상태를 고르게 한다.
이때, 염소계 혼합기체는 상기 제2도전층을 제거하고, 제1도전층의 표면을 표면처리하기 위한 식각 가스로서, 종래 방법에서, 불소계 혼합기체가 알루미늄과 반응하여 접촉창 내에 비휘발성 화합물을 생성하는데 비해, 상기 염소계 혼합기체는 제1도전층으로 사용된 알루미늄과 반응하여 비휘발성 화합물을 생성하지는 않는다. 따라서, 불소계 혼합기체를 사용한 한 단계의 식각공정만으로 접촉창을 형성하던 종래 방법에 비해, 식각가스를 달리한 두 단계의 식각공정을 행해야 하는 번거로움은 있으나, 접촉창 내에 불휘발성 화합물이 생성되지 않으므로 하부도전층과 상부도전층 사이의 접촉저항을 균일하게 할 수 있다.
상기 염소계 혼합기체는 상기 층간절연층, 제1도전층 및 제2도전층을 구성하는 물질들 중 어느 한 물질의 식각율을 1로 했을 때, 상기 어느 한 물질을 제외한 다른 물질들은 0.7∼1.3정도의 식각율로 제거되도록 그 사용조건, 예컨대 BCl3/Cl2비율, 가스압력 및 RF 파워(power)등을 조절하는 것이 바람직하고, 상기 제1도전층은 약 200Å∼500Å정도로 식각해내는 것이 바람직하다. 또한, 상기 불소계 혼합기체 사용과 상기 염소계 혼합기체 사용의 두 단계는 각각 다른 챔버(chamber)에서 진행된다.
제2c도를 참조하면, 상부도전층(200)을 형성하는 공정을 도시한 것으로서, 접촉창이 형성되어 있는 결과물 전면에, 제3도전층으로, 예컨대 알루미늄합금이나 순수알루미늄등을 증착/패터닝함으로 상기 상부도전층(200)을 완성한다.
상술한 본 발명에 의한 반도체장치의 층간접속방법에 의하면, 접촉창 형성을 위한 식각공정을 두 단계로 진행함으로써, 접촉창 내에 비휘발성 혼합물이 생성되는 것을 방지하여, 상부도전층과 하부도전층 사이의 접속저항을 균일하게 하였을 뿐만 아니라 하부도전층의 표면상태를 고르게 함으로써 소자의 신뢰성을 향상시켰다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.

Claims (20)

  1. 제1도전층 상에 반사율이 낮은 물질로 구성된 제2도전층이 씌어진 형태로 형성된 하부도전층, 상기 하부도전층 상의 층간절연층에 형성된 접촉창 및 상기 접촉창을 통해 하부도전층과 연결되는 상부도전층으로 구성된 층간접속구조를 형성하는데 있어서, 제1에칭가스를 사용한 식각공정을 행하여, 접촉창이 형성될 영역의 상기 제2도전층이 표면으로 노출되도록 층간절연층을 부분적으로 제거하는 제1공정 및 제2에칭가스를 사용한 식각공정을 행하여, 접촉창이 형성될 상기 영역의 제1도전층을 표면으로 노출시키는 제2공정을 포함하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  2. 제1항에 있어서, 상기 제1도전층은, 알루미늄합금이나 순수알루미늄 중 어느 한 물질을 사용하여 형성하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  3. 제1항에 있어서, 제2도전층을 구성하는 상기 물질로, 티타늄나이트라이드를 사용하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  4. 제1항에 있어서, 상기 제1에칭가스로 불소계 혼합기체를 사용하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  5. 제4항에 있어서, 상기 불소계 혼합기체로 CHF3/CF4/He 혼합기체 또는 CH4/CHF3/O2혼합기체 중 어느 하나를 사용하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  6. 제1항에 있어서, 상기 제2에칭가스로, 상기 제1도전층을 구성하는 물질과 결합하였을 때, 비휘발성 혼합물을 생성하지 않는 가스를 사용하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  7. 제6항에 있어서, 상기 제2에칭가스로 염소계 혼합기체를 사용하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  8. 제7항에 있어서, 상기 염소계 혼합기체로 BCl3/Cl2/He 혼합기체를 사용하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  9. 제1항에 있어서, 상기 제1공정에 있어서, 상기 제2도전층은 초기 두께의 50% 이상이 남도록 식각되는 것을 특징으로 하는 반도체장치의 층간접속방법.
  10. 제1항에 있어서, 제1도전층을 표면으로 노출시키는 상기 제2공정은, 상기 제1도전층이 소정의 두께로 제거될 때까지 계속 진행되는 것을 특징으로 하는 반도체장치의 층간접속방법.
  11. 제10항에 있어서, 상기 소정의 두께는 약 200Å∼500Å정도인 것을 특징으로 하는 반도체장치의 층간접속방법.
  12. 제1항에 있어서, 상기 제1공정 및 제2공정은 멀티챔버(multi-chamber)로 진행되는 것을 특징으로 하는 반도체장치의 층간접속방법.
  13. 제1항에 있어서, 상기 제2공정은, 임의의 이방성식각에 대해, 층간절연층, 제1도전층 및 제2도전층을 구성하는 물질들 중 어느 한 물질의 식각율을 1로 했을 때, 상기 어느 한 물질을 제외한 다른 물질들은 0.7∼1.3정도의 식각율로 제거되도록 식각 조건을 조절하여 진행하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  14. 하부도전층, 접촉창 및 상부도전층으로 구성된 반도체장치의 층간접속구조를 형성하는데 있어서, 반도체기판에 알루미늄합금이나 순수알루미늄으로 된 제1도전층을 형성하는 제1공정, 상기 제1도전층 전면에 반사율이 낮은 물질로 된 제2도전층을 형성하는 제2공정, 상기 제1 및 제2도전층을 패터닝하여 상기 하부도전층을 형성하는 제3공정, 결과물 전면에 층간절연층을 형성하는 제4공정, 불소계 혼합기체를 사용한 식각공정을 행하여, 접촉창이 형성될 영역의 상기 제2도전층이 표면으로 노출되도록 상기 층간절연층을 부분적으로 제거하는 제5공정, 염소계 혼합기체를 사용한 식각공정을 행하여, 접촉창이 형성될 상기 영역의 제1도전층을 표면으로 노출시키는 제6공정 및 결과물 전면에 제3도전층을 증착/패터닝함으로써 상기 상부도전층을 형성하는 제7공정을 포함하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  15. 제14항에 있어서, 상기 제2도전층을 구성하는 물질로 티타늄나이트라이드를 사용하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  16. 제14항에 있어서, 상기 불소계 혼합기체는 CHF3/CF4/He 혼합기체 또는 CF4/CHF3/O2혼합기체 중 어느 하나를 사용하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  17. 제14항에 있어서, 상기 염소계 혼합기체로 BCl3/Cl2/He 혼합기체를 사용하는 것을 특징으로 하는 반도체장치의 층간접속방법.
  18. 제14항에 있어서, 상기 제5공정에 있어서, 상기 제2도전층은 초기 두께의 50% 이상이 남도록 식각되는 것을 특징으로 하는 반도체장치의 층간접속방법.
  19. 제14항에 있어서, 상기 제6공정은, 상기 제1도전층이 소정의 두께로 제거될 때까지 계속 진행되는 것을 특징으로 하는 반도체장치의 층간접속방법.
  20. 제19항에 있어서, 상기 제6공정은, 임의의 이방성식각에 대해, 층간절연층, 제1도전층 및 제2도전층을 구성하는 물질들 중 어느 한 물질의 식각율을 1로 했을 때, 상기 어느 한 물질을 제외한 다른 물질들은 0.7∼1.3정도의 식각율로 제거되도록 식각 조건을 조절하여 진행하는 것을 특징으로 하는 반도체장치의 층간접속방법.
KR1019910018232A 1991-10-16 1991-10-16 반도체장치의 층간접속방법 KR940008323B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019910018232A KR940008323B1 (ko) 1991-10-16 1991-10-16 반도체장치의 층간접속방법
GB9124550A GB2260643B (en) 1991-10-16 1991-11-20 Method for interconnecting layers in a semiconductor device
JP3309268A JPH07101708B2 (ja) 1991-10-16 1991-11-25 半導体装置の層間接続方法
DE4139462A DE4139462C2 (de) 1991-10-16 1991-11-29 Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
US07/803,448 US5234864A (en) 1991-10-16 1991-12-06 Method for interconnecting layers in a semiconductor device using two etching gases

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018232A KR940008323B1 (ko) 1991-10-16 1991-10-16 반도체장치의 층간접속방법

Publications (2)

Publication Number Publication Date
KR930009022A KR930009022A (ko) 1993-05-22
KR940008323B1 true KR940008323B1 (ko) 1994-09-12

Family

ID=19321348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018232A KR940008323B1 (ko) 1991-10-16 1991-10-16 반도체장치의 층간접속방법

Country Status (5)

Country Link
US (1) US5234864A (ko)
JP (1) JPH07101708B2 (ko)
KR (1) KR940008323B1 (ko)
DE (1) DE4139462C2 (ko)
GB (1) GB2260643B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3146561B2 (ja) * 1991-06-24 2001-03-19 株式会社デンソー 半導体装置の製造方法
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
US5486492A (en) * 1992-10-30 1996-01-23 Kawasaki Steel Corporation Method of forming multilayered wiring structure in semiconductor device
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
JPH07201986A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置の製造方法
US5514247A (en) * 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
JPH08274073A (ja) * 1995-03-31 1996-10-18 Sony Corp アルミニウム系金属膜のエッチング方法
KR100424835B1 (ko) * 1995-05-31 2004-06-26 텍사스 인스트루먼츠 인코포레이티드 장벽을갖지않는반도체구조및이러한구조에서의금속간접속형성방법
US5892282A (en) * 1995-05-31 1999-04-06 Texas Instruments Incorporated Barrier-less plug structure
US5882086A (en) * 1997-03-24 1999-03-16 Bremner; Clifford P. Floating head cutter mechanism for removing traffic markings
US5935876A (en) * 1997-06-10 1999-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure using a composite dielectric layer
US6271117B1 (en) * 1997-06-23 2001-08-07 Vanguard International Semiconductor Corporation Process for a nail shaped landing pad plug
US6127276A (en) * 1998-06-02 2000-10-03 United Microelectronics Corp Method of formation for a via opening
US6277757B1 (en) * 1999-06-01 2001-08-21 Winbond Electronics Corp. Methods to modify wet by dry etched via profile
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
AU2013202805B2 (en) 2013-03-14 2015-07-16 Gen-Probe Incorporated System and method for extending the capabilities of a diagnostic analyzer
JP2014232788A (ja) * 2013-05-29 2014-12-11 豊田合成株式会社 電極、ｍｉｓ型半導体装置および電極の製造方法
EP3589408A1 (en) 2017-03-03 2020-01-08 Gen-Probe Incorporated Evaporation-limiting inserts for reagent containers and related methods of use

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325984B2 (en) * 1980-07-28 1998-03-03 Fairchild Camera & Inst Plasma passivation technique for the prevention of post-etch corrosion of plasma-etched aluminum films
JPS5916978A (ja) * 1982-07-20 1984-01-28 Tokyo Denshi Kagaku Kabushiki 金属被膜の選択的エツチング方法
US4412885A (en) * 1982-11-03 1983-11-01 Applied Materials, Inc. Materials and methods for plasma etching of aluminum and aluminum alloys
JPH061769B2 (ja) * 1983-08-10 1994-01-05 株式会社日立製作所 アルミナ膜のパターニング方法
US4717449A (en) * 1984-04-25 1988-01-05 Honeywell Inc. Dielectric barrier material
JPS61147532A (ja) * 1984-12-21 1986-07-05 Toshiba Corp 反応性イオンエツチング方法
FR2598256B1 (fr) * 1986-04-30 1988-07-08 Thomson Csf Procede de gravure seche selective de couches de materiaux semi-conducteurs iii-v, et transistor obtenu par ce procede.
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
JPS63104425A (ja) * 1986-10-09 1988-05-09 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション バイアの形成方法
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
US4981550A (en) * 1987-09-25 1991-01-01 At&T Bell Laboratories Semiconductor device having tungsten plugs
JPH02140923A (ja) * 1988-11-22 1990-05-30 Oki Electric Ind Co Ltd アルミニウム合金膜のエッチング方法
JPH02237135A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
JP2695960B2 (ja) * 1989-03-10 1998-01-14 株式会社日立製作所 試料処理方法
JPH02270347A (ja) * 1989-04-11 1990-11-05 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03120827A (ja) * 1989-10-04 1991-05-23 Sony Corp エツチング方法
JPH04266022A (ja) * 1991-02-21 1992-09-22 Sony Corp 半導体装置の製法

Also Published As

Publication number Publication date
DE4139462A1 (de) 1993-04-22
KR930009022A (ko) 1993-05-22
GB2260643A (en) 1993-04-21
GB2260643B (en) 1995-05-24
US5234864A (en) 1993-08-10
DE4139462C2 (de) 1995-09-07
JPH05136274A (ja) 1993-06-01
JPH07101708B2 (ja) 1995-11-01
GB9124550D0 (en) 1992-01-08

Similar Documents

Publication Publication Date Title
KR940008323B1 (ko) 반도체장치의 층간접속방법
KR100787847B1 (ko) 유기 실리케이트 글라스의 이중 다마신 구조를 에칭하는 방법
US6140225A (en) Method of manufacturing semiconductor device having multilayer wiring
JP2811131B2 (ja) 半導体装置の配線接続構造およびその製造方法
KR100333724B1 (ko) 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법
KR19980053144A (ko) 콘택홀 내의 전도성 플러그 형성방법
KR970001203B1 (ko) 폴리실리콘 막 에칭 방법
KR100606532B1 (ko) 반도체 소자의 제조 방법
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
KR100219562B1 (ko) 반도체장치의 다층 배선 형성방법
JP3403058B2 (ja) 配線形成方法
US6348736B1 (en) In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
US5846880A (en) Process for removing titanium nitride layer in an integrated circuit
JP3959790B2 (ja) 半導体装置の製造方法
JP2000077396A (ja) 半導体装置及びその製造方法
KR940001155B1 (ko) 다면구조 금속배선 형성방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100223265B1 (ko) 반도체 소자의 콘택홀 형성방법
US6562721B2 (en) Dry etching method and method of manufacturing semiconductor device
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
KR100935188B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100571674B1 (ko) 반도체 소자의 층간 절연막을 형성하는 방법
KR100435785B1 (ko) 반도체 소자의 금속배선 형성방법
KR100468694B1 (ko) 반도체장치의콘택형성방법
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee