JP2014232788A - 電極、ｍｉｓ型半導体装置および電極の製造方法 - Google Patents

電極、ｍｉｓ型半導体装置および電極の製造方法 Download PDF

Info

Publication number
JP2014232788A
JP2014232788A JP2013112567A JP2013112567A JP2014232788A JP 2014232788 A JP2014232788 A JP 2014232788A JP 2013112567 A JP2013112567 A JP 2013112567A JP 2013112567 A JP2013112567 A JP 2013112567A JP 2014232788 A JP2014232788 A JP 2014232788A
Authority
JP
Japan
Prior art keywords
layer
electrode
titanium nitride
aluminum
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013112567A
Other languages
English (en)
Other versions
JP2014232788A5 (ja
Inventor
潤弥 西井
Junya Nishii
潤弥 西井
岡　徹
Toru Oka
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2013112567A priority Critical patent/JP2014232788A/ja
Priority to US14/281,724 priority patent/US20140353675A1/en
Publication of JP2014232788A publication Critical patent/JP2014232788A/ja
Publication of JP2014232788A5 publication Critical patent/JP2014232788A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

【課題】電極の製造コストを抑えつつ、加熱処理後の電極表面におけるボイドおよびヒロックの発生を抑制する。【解決手段】絶縁体に接して用いられる電極は、アルミニウム（Ａｌ）を主成分とする層と、アルミニウム（Ａｌ）を主成分とする層と絶縁体との間において、アルミニウム（Ａｌ）を主成分とする層に接して配置されている窒化チタン（ＴｉＮ）層と、を備え、窒化チタン（ＴｉＮ）層の厚みに対するアルミニウム（Ａｌ）を主成分とする層の厚みの割合は、３．００以上かつ１２．００以下である。【選択図】図１

Description

本発明は、素子および回路基板等に用いられる電極に関する。
従来から、トランジスタ等の素子や、素子を集積した回路基板等に用いられる電極として、アルミニウム（Ａｌ）の層と窒化チタン（ＴｉＮ）の層とを備える多層構造を有する電極が用いられている。窒化チタン層は、アルミニウム層におけるエレクトロマイグレーションの抑制等を目的として形成される。このような電極において、アルミニウム層と窒化チタン層とを接して配置すると、加熱処理に伴い電極表面においてボイド（凹状の変形）やヒロック（凸状の変形）が発生し得る。このため、窒化チタンの結晶性を意図的に劣化させた結晶性劣化層を、アルミニウム層と窒化チタン層との間に設ける技術が提案されている（特許文献１）。
特開２００６−３１３７７８号公報
アルミニウム層と窒化チタン層との間に結晶性劣化層を設ける技術では、結晶性劣化層を形成する工程が必要となるため、電極の製造工程が複雑になって製造コストの上昇を招くという問題があった。なお、この問題は、アルミニウム層と窒化チタン層との２層構造を有する電極のみならず、例えば、２つの窒化チタン層でアルミニウム層を挟んだ３層構造を有する電極においても起こり得る。このため、アルミニウム層と窒化チタン層とを有する電極として、製造コストを抑えつつ、加熱に伴う電極表面におけるボイドおよびヒロックの発生を抑制可能な技術が望まれていた。その他、従来の電極において、小型化や、製造時における省電力化や、省資源化などが望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
（１）本発明の一形態によれば、絶縁体に接して用いられる電極が提供される。この電極は、アルミニウム（Ａｌ）を主成分とする層と、前記アルミニウム（Ａｌ）を主成分とする層と前記絶縁体との間において、前記アルミニウム（Ａｌ）を主成分とする層に接して配置されている窒化チタン（ＴｉＮ）層と、を備え、前記窒化チタン（ＴｉＮ）層の厚みに対する前記アルミニウム（Ａｌ）を主成分とする層の厚みの割合は、３．００以上かつ１２．００以下である。この形態の電極によれば、加熱に伴う電極表面におけるボイド（凹状の変形）およびヒロック（凸状の変形）の発生を抑制できる。加えて、窒化チタン（ＴｉＮ）層とアルミニウム（Ａｌ）を主成分とする層との間に、結晶性劣化層を設ける必要がないので、電極の製造コストを抑えることができる。窒化チタン（ＴｉＮ）層の厚みに対するアルミニウム（Ａｌ）を主成分とする層の厚みの割合を１２．００以下とすることにより、アルミニウム（Ａｌ）を主成分とする層の厚みに対する窒化チタン（ＴｉＮ）層の相対的な厚みを比較的大きくできる。ここで、窒化チタンはアルミニウムよりも融点が高いので、窒化チタン（ＴｉＮ）層の相対的な厚みを比較的大きくすることにより、窒化チタン（ＴｉＮ）層を利用して加熱に伴うアルミニウム（Ａｌ）を主成分とする層の収縮を抑制できる。このため、電極表面におけるヒロックの発生を抑制できる。また、窒化チタン（ＴｉＮ）層の厚みに対するアルミニウム（Ａｌ）を主成分とする層の厚みの割合を３．００以上とすることにより、アルミニウム（Ａｌ）を主成分とする層の厚みに対する窒化チタン（ＴｉＮ）層の相対的な厚みが非常に大きくなることを抑制できる。このため、加熱に伴うアルミニウム（Ａｌ）を主成分とする層の収縮を過剰に抑制することに起因するボイドの発生を抑制できる。なお、この形態の電極によれば、前述の加熱処理の温度を、摂氏３００度以上としてもボイドおよびヒロックの発生を抑制できる。
（２）上記形態の電極において、前記割合は、４．００以上かつ８．５７以下であってもよい。この形態の電極によれば、電極を加熱する際の温度を、摂氏３５０度以上かつ摂氏４５０度以下とした場合に、ボイドおよびヒロックの発生を抑制できる。
（３）上記形態の電極において、さらに、前記窒化チタン（ＴｉＮ）層と前記絶縁体との間において、前記窒化チタン（ＴｉＮ）層に接して配置されているチタン（Ｔｉ）層を備えてもよい。この形態の電極によれば、電極が絶縁体と接する際に、絶縁体層と窒化チタン（ＴｉＮ）層との間にチタン（Ｔｉ）層が配置されるので、チタン（Ｔｉ）層を利用して絶縁層と窒化チタン（ＴｉＮ）層との接着性を向上できる。
（４）上記形態の電極において、前記アルミニウム（Ａｌ）を主成分とする層の厚みは、３００ナノメートル以上かつ６００ナノメートル以下であってもよい。この形態の電極によれば、アルミニウム（Ａｌ）を主成分とする層の厚みが３００ナノメートル以上かつ６００ナノメートル以下である電極の表面において、加熱に伴うボイドおよびヒロックの発生を抑制できる。
（５）本発明の他の形態によれば、上記形態の電極と、前記絶縁体と、前記絶縁体と接し、窒化ガリウム（ＧａＮ）を含む基板と、を備えるＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置が提供される。この形態のＭＩＳ型半導体装置によれば、電極を加熱することによりＭＩＳ型半導体装置の動作安定性を向上できると共に、電極表面におけるボイドおよびヒロックの発生を抑制できる。加えて、電極の製造コストを抑えることができるため、ＭＩＳ型半導体装置の製造コストを抑えることができる。
なお、本発明は、種々の態様で実現することが可能であり、例えば、電極を備えたＭＩＳ型半導体装置や、ＭＩＳ型半導体装置の製造装置や、ＭＩＳ型半導体装置の製造方法や、配線電極や、配線電極の製造方法等の形態で実現することができる。
本発明によれば、加熱に伴う電極表面におけるボイド（凹状の変形）およびヒロック（凸状の変形）の発生を抑制できる。加えて、窒化チタン（ＴｉＮ）層とアルミニウム（Ａｌ）を主成分とする層との間に、結晶性劣化層を設ける必要がないので、電極の製造コストを抑えることができる。窒化チタン（ＴｉＮ）層の厚みに対するアルミニウム（Ａｌ）を主成分とする層の厚みの割合を１２．００以下とすることにより、アルミニウム（Ａｌ）を主成分とする層の厚みに対する窒化チタン（ＴｉＮ）層の相対的な厚みを比較的大きくできる。ここで、窒化チタンはアルミニウムよりも融点が高いので、窒化チタン（ＴｉＮ）層の相対的な厚みを比較的大きくすることにより、窒化チタン（ＴｉＮ）層を利用して加熱に伴うアルミニウム（Ａｌ）を主成分とする層の収縮を抑制できる。このため、電極表面におけるヒロックの発生を抑制できる。また、窒化チタン（ＴｉＮ）層の厚みに対するアルミニウム（Ａｌ）を主成分とする層の厚みの割合を３．００以上とすることにより、アルミニウム（Ａｌ）を主成分とする層の厚みに対する窒化チタン（ＴｉＮ）層の相対的な厚みが非常に大きくなることを抑制できる。このため、加熱に伴うアルミニウム（Ａｌ）を主成分とする層の収縮を過剰に抑制することに起因するボイドの発生を抑制できる。なお、本発明によれば、加熱処理の温度を、摂氏３００度以上としてもボイドおよびヒロックの発生を抑制できる。
本発明の一実施形態としての電極１００の構成を模式的に示す断面図である。 本実施形態の電極１００を適用した半導体装置２００の構成を模式的に示す断面図である。 実施形態における電極１００の製造方法の手順を示すフローチャートである。 第１実施例の各試料ｓ１〜ｓ８の外表面の観察結果を示す説明図である。 第２実施例の各試料ｓ９〜ｓ１３の外表面の観察結果を示す説明図である。 変形例における第１の電極の構成を模式的に示す断面図である。 変形例における第２の電極の構成を模式的に示す断面図である。 変形例における第３の電極の構成を模式的に示す断面図である。 変形例における半導体装置の第１の構成を模式的に示す断面図である。 変形例における半導体装置の第２の構成を模式的に示す断面図である。 変形例における半導体装置の第３の構成を模式的に示す断面図である。 変形例における回路基板の構成を模式的に示す断面図である。
Ａ．実施形態：
Ａ１．電極および半導体装置の構成：
図１は、本発明の一実施形態としての電極１００の構成を模式的に示す断面図である。図２は、本実施形態の電極１００を適用した半導体装置２００の構成を模式的に示す断面図である。図２に示す半導体装置２００は、いわゆるＭＩＳ（Metal-Insulator-Semiconductor）構造を有するＭＩＳ型半導体装置であり、図１および図２に示す電極１００は、半導体装置２００のゲート電極として用いられる。
図１に示すように、電極１００は、第１の窒化チタン（ＴｉＮ）層１１２と、アルミニウム（Ａｌ）層１１３と、第２の窒化チタン（ＴｉＮ）層１１４とが、この順序で積層された構造を有する。なお、第１の窒化チタン層１１２は、後述する絶縁体層１１０と接する。したがって、電極１００の構造を言い換えると、電極１００は、アルミニウム層１１３と、アルミニウム層１１３と絶縁体層１１０との間において、アルミニウム層１１３に接して配置されている第１の窒化チタン層１１２と、アルミニウム層１１３を挟んで第１の窒化チタン層１１２とは反対側において、アルミニウム層１１３と接する第２の窒化チタン層１１４と、を備えている。
アルミニウム層１１３は、本実施形態では、アルミニウム（Ａｌ）により形成される。なお、アルミニウムに代えて、Ａｌ−Ｓｉ（アルミニウム−シリコン合金）、Ａｌ−Ｃｕ（アルミニウム−銅合金）など、アルミニウム含む合金により形成してもよい。すなわち、一般には、アルミニウム層１１３を、アルミニウムを主成分とする層として形成することができる。
本実施形態では、第１の窒化チタン層１１２の厚み（各層の積層方向に沿った長さ）に対するアルミニウム層１１３の厚みの割合（以下、「厚み割合」と呼ぶ）は、３．００以上かつ１２．００以下である。なお、好ましくは、厚み割合は、４．００以上かつ８．５７以下ある。厚み割合をこのような範囲内の任意の値とすることにより、電極１００の製造時における加熱に起因する、電極表面におけるボイド（アルミニウムが広がることにより生じる凹状の変形）およびヒロック（アルミニウムが凝集することにより生じる凸状の変形）の発生を抑制できる。なお、電極１００の製造手順については、後述する。
図２に示すように、半導体装置２００は、上述した電極１００に加えて、絶縁体層１１０と、基板としてのｐ型半導体層１２０と、第１の上面電極１４１と、第２の上面電極１４２とを備えている。
絶縁体層１１０は、本実施形態では、酸化シリコン（ＳｉＯ2）により形成されている。かかる絶縁体層１１０は、例えば、ＡＬＤ（Atomic Layer Deposition）法によりｐ型半導体層１２０上に酸化シリコン膜を形成し、その後エッチングすることにより形成できる。
ｐ型半導体層１２０は、本実施形態では、シリコン（Ｓｉ）により形成されている。ｐ型半導体層１２０の上面には、前述の絶縁体層１１０が配置されていると共に、絶縁体層１１０を挟んで第１の上面電極１４１と第２の上面電極１４２とが配置されている。ｐ型半導体層１２０の上面付近には、第１のｎ＋半導体領域１３１と、第２のｎ＋半導体領域１３２とが形成されている。第１のｎ＋半導体領域１３１は、絶縁体層１１０と第１の上面電極１４１とに接している。第２のｎ＋半導体領域１３２は、絶縁体層１１０と第２の上面電極１４２とに接している。これらのｎ＋半導体領域１３１，１３２は、いずれもｐ型半導体層１２０に高濃度の不純物をイオン注入すると共に、加熱による活性化処理（アニール）を行うことにより形成できる。
第１の上面電極１４１は、半導体装置２００のソース電極に相当する。第２の上面電極１４２は、半導体装置２００のドレイン電極に相当する。
Ａ２．電極の製造（形成）方法：
図３は、実施形態における電極１００の製造方法の手順を示すフローチャートである。図３に示すように、まず、絶縁体層１１０上に、第１の窒化チタン層１１２と、アルミニウム層１１３と、第２の窒化チタン層１１４とを、この順序で連続成膜する（ステップＳ１１０）。次に、第２の窒化チタン層１１４上にレジストパターンを形成し（ステップＳ１１５）、ドライエッチングにより電極積層体を形成する（ステップＳ１２０）。なお、ステップＳ１１０〜Ｓ１２０に代えて、まずレジストパターンを形成し、次に電極材を蒸着させ、その後リフトオフプロセスを行うことにより、電極積層体を形成してもよい。
電極積層体が加熱され（ステップＳ１２５）、電極１００が完成する。なお、このステップＳ１２５では、電極積層体に加えて、電極積層体と接する絶縁体層１１０と、絶縁体層１１０と接するｐ型半導体層１２０とが、合わせて加熱される。本実施形態では、ステップＳ１２５における加熱は、摂氏３００度以上の温度条件で実行される。より好ましくは、摂氏３５０度以上の温度条件で実行される。かかる加熱は、例えば、ランプや、レーザーや、炉心管型熱処理装置など、任意の加熱装置を用いて実行してもよい。そして、前述の「温度条件」とは、加熱がランプを用いて実行される場合には、加熱対象物が配置されるチャンバ内の温度を意味する。
上述のステップＳ１２５の処理（加熱処理）は、電極１００を用いて構成される半導体装置２００の動作安定性を向上させることを目的の一つとしている。
Ｂ．実施例：
Ｂ１．第１実施例：
上述した実施形態に基づき、７種類の電極（後述の試料ｓ２、ｓ３、ｓ４、ｓ５、ｓ６、ｓ７およびｓ８）を製造した。また、比較例として、１種類の電極（後述の試料ｓ１）を製造した。製造後の各試料ｓ１〜ｓ８の外表面（第２の窒化チタン層１１４においてアルミニウム層１１３と接する面とは反対の面）を、光学顕微鏡で観察し、ボイドおよびヒロックの発生の有無を確認した。
各試料ｓ１〜ｓ８は、いずれも図３に示す手順に従って製造された。図３におけるステップＳ１２５では、いずれの試料も、窒素雰囲気下で摂氏４００度に保ち、３０分ほど加熱された。
図４は、第１実施例の各試料ｓ１〜ｓ８の外表面の観察結果を示す説明図である。図４では、観察結果（ボイドまたはヒロックの有無）に加えて、各試料ｓ１〜ｓ８について、第２の窒化チタン層１１４の厚み（ナノメートル）と、アルミニウム層１１３の厚み（ナノメートル）と、第１の窒化チタン層１１２の厚み（ナノメートル）と、厚み割合と、第１の窒化チタン層１１２の厚みと第２の窒化チタン層１１４の厚みとの合計の厚みに対するアルミニウム層１１３の厚みの割合（以下、「合計厚み割合」と呼ぶ）と、を示している。観察結果における「×」は、ボイドまたはヒロックが発生したことを示している。これに対して、観察結果における「○」は、ボイドおよびヒロックのいずれも発生しなかったことを示している。
図４に示すように、各試料ｓ１〜ｓ８は、互いに、第１の窒化チタン層１１２の厚みと、アルミニウム層１１３の厚みと、第２の窒化チタン層１１４の厚みとの組み合わせが、互いに異なる。７つの試料ｓ２〜ｓ８の厚み割合は、いずれも３．００以上かつ１２．００以下であった。これに対して、比較例の試料ｓ１の厚み割合は、１２．００よりも大きかった。なお、前述の厚みの組み合わせを除く、他の特徴（構造や製造方法）は、各試料ｓ１〜ｓ８において共通していた。
図４に示すように、厚み割合が３．００以下である試料ｓ７およびｓ８では、ボイドまたはヒロック（正確には、ボイド）が発生した。これは、以下の理由によるものと推測される。前述のステップＳ１２５における加熱により、アルミニウム層１１３は、全体的に収縮する、いわゆる焼き締まりが起ころうとする。これに対して、第１の窒化チタン層１１２の融点は、アルミニウム層１１３の融点に比べて高いため、アルミニウム層１１３と比べて収縮しない（いわゆる焼き締まりが発生し難い）。このため、アルミニウム層１１３の厚みに対する第１の窒化チタン層１１２の厚みの相対的な大きさが大きい場合、換言すると、厚み割合が比較的低い場合には、アルミニウム層１１３の収縮が第１の窒化チタン層１１２によって阻害され、アルミニウム層１１３の表面のところどころに凹状の変形（ボイド）が生じる。したがって、アルミニウム層１１３と接する第２の窒化チタン層１１４の表面にも、同様な変形（ボイド）が発生したものと推測される。
また、図４に示すように、厚み割合が１２．００以上である試料ｓ１およびｓ２では、ボイドまたはヒロック（正確には、ヒロック）が発生した。これは以下の理由によるものと推測される。試料ｓ１およびｓ２のように、アルミニウム層１１３の厚みに対する第１の窒化チタン層１１２の厚みの相対的な大きさが小さい場合、換言すると、厚み割合が比較的高い場合には、アルミニウム層１１３の収縮が第１の窒化チタン層１１２によって阻害される可能性が低くなる。このため、アルミニウム層１１３の収縮に伴い、アルミニウム層１１３の表面のところどころに凸状に変形した箇所（ヒロック）が生じ、アルミニウム層１１３と接する第２の窒化チタン層１１４の表面にも、同様な変形（ヒロック）が発生したものと推測される。
ここで、試料ｓ４と試料ｓ８とを比較すると、互いに合計厚み割合は「２．００」で同じであり、また、アルミニウム層１１３の厚みも「３００ナノメートル」で同じである。しかしながら、試料ｓ４ではボイドおよびヒロックの発生は無く、試料ｓ８ではボイドの発生が認められた。この結果から、第１の窒化チタン層１１２の厚みと第２の窒化チタン層１１４の厚みとのうち、ボイドおよびヒロックの発生に関係する厚みは、第１の窒化チタン層１１２の厚みであることが理解できる。これは、第１の窒化チタン層１１２は、アルミニウム層１１３と接する面とは反対側の面において、絶縁体層１１０と接しているため、アルミニウム層１１３の収縮に抗い易い。これに対して、第２の窒化チタン層１１４は、アルミニウム層１１３と接する面とは反対側の面は開放されている。このため、アルミニウム層１１３の収縮に抗い難い。したがって、第１の窒化チタン層１１２の厚みが、ボイドおよびヒロックの発生に大きく影響しているものと推測される。
なお、後述する第２実施例において理解できるように、上述した試料ｓ２および試料ｓ７であっても、ステップＳ１２５における加熱条件次第では、ボイドおよびヒロックの発生が抑制され得る。
Ｂ２．第２実施例：
上述した実施形態に基づき、５種類の電極（後述の試料ｓ９、ｓ１０、ｓ１１、ｓ１２およびｓ１３）を製造した。これらの５種類の電極（試料ｓ９〜ｓ１３）は、互いに厚み割合が異なる。具体的には、試料ｓ９の厚み割合は、３．００であった。また、試料１０の厚み割合は４．００であり、試料１１の厚み割合は６．００であり、試料１２の厚み割合は８．５７であり、試料１３の厚み割合は１２．００であった。
なお、各種類の試料ｓ９〜ｓ１３の第１の窒化チタン層１１２の厚み、アルミニウム層１１３の厚みおよび第２の窒化チタン層１１４の厚みは、以下に示す第１実施例の各試料（試料ｓ７、ｓ６、ｓ４、ｓ３およびｓ２）の第１の窒化チタン層１１２の厚み、アルミニウム層１１３の厚みおよび第２の窒化チタン層１１４の厚みの厚みと同じであった。
試料ｓ９・・・第１実施例の試料ｓ７
試料ｓ１０・・・第１実施例の試料ｓ６
試料ｓ１１・・・第１実施例の試料ｓ４
試料ｓ１２・・・第１実施例の試料ｓ３
試料ｓ１３・・・第１実施例の試料ｓ２
各種類の試料ｓ９〜ｓ１３について、それぞれ５つずつ試料を製造した。各種類において、５つの試料は、互いにステップＳ１２５における温度条件において異なり、他の製造手順および構成は、互いに同じであった。具体的には、各種類の試料ｓ９〜ｓ１３について、それぞれ、摂氏３００度で加熱した試料と、摂氏３５０度で加熱した試料と、摂氏４００度で加熱した試料と、摂氏４５０度で加熱した試料と、摂氏５００度で加熱した試料とを製造した。そして、製造された合計２５個の試料の外表面を光学顕微鏡で観察し、ボイドおよびヒロックの発生の有無を確認した。
図５は、第２実施例の各試料ｓ９〜ｓ１３の外表面の観察結果を示す説明図である。図５では、観察結果（ボイドおよびヒロックの有無）に加えて、各試料ｓ９〜ｓ１３について、厚み割合を示している。
図５に示すように、ステップＳ１２５における加熱温度が摂氏３００度の場合には、いずれの試料ｓ９〜ｓ１３においても、ボイドまたはヒロックの発生は無かった。これは、加熱温度が比較的低温であったため、アルミニウム層１１３の収縮が抑制されたためであると推測される。
ステップＳ１２５における加熱温度が摂氏３５０度以上かつ摂氏４５０度以下の場合には、試料ｓ９においてボイドが発生し、試料ｓ１３においてヒロックが発生した。このように、厚み割合が低い試料ｓ９においてボイドが発生し、また、厚み割合が比較的高い試料ｓ１３においてヒロックが発生した理由は、第１実施例において説明したボイドおよびヒロックの発生理由と同様であると推測される。
ステップＳ１２５における加熱温度が摂氏５００度の場合には、試料ｓ１１を除く他の試料ｓ９、ｓ１０、ｓ１２およびｓ１３において、ボイドまたはヒロックが発生した。このように、厚み割合が低い試料ｓ９およびｓ１０と、厚み割合が比較的高い試料ｓ１２およびｓ１３とでボイドまたはヒロックが発生した理由は、第１実施例において説明したボイドおよびヒロックの発生理由と同様であると推測される。
ここで、ステップＳ１２５における加熱温度が高いほど、半導体装置２００の動作安定性を向上する効果が大きいため、図５に示す観察結果から、厚み割合は、４．００以上かつ８．５７以下であることが好ましい。このような構成とすることにより、ステップＳ１２５における加熱温度を摂氏３５０度以上かつ摂氏４５０度以下に設定できると共に、電極の外表面におけるボイドまたはヒロックの発生を抑制できる。
以上説明した第１実施例および第２実施例より、厚み割合を３．００以上かつ１２．００以下とすることにより、電極１００の表面（開放された側の面）におけるボイドまたはヒロックの発生を抑制できる。また、厚み割合を４．００以上かつ８．５７以下とすることにより、ステップＳ１２５における加熱温度を摂氏３５０度以上かつ摂氏４５０度以下としても、ボイドまたはヒロックの発生を抑制できる。
Ｃ．変形例：
Ｃ１．変形例１：
上述した実施形態および各実施例では、電極１００の構成は、絶縁体層１１０に近い側から順に、第１の窒化チタン層１１２、アルミニウム層１１３および第２の窒化チタン層１１４が積層された構造を有していたが、本発明は、これに限定されるものではない。
図６は、変形例における第１の電極の構成を模式的に示す断面図である。図７は、変形例における第２の電極の構成を模式的に示す断面図である。図８は、変形例における第３の電極の構成を模式的に示す断面図である。
図６に示す電極１００ａは、第２の窒化チタン層１１４が省略されている点において、実施形態および各実施例の電極１００と異なり、他の構成は電極１００と同じである。すなわち、電極１００ａにおける厚み割合は、３．００以上かつ１２．００である。このような構成の電極１００ａは、実施形態および各実施例の電極１００と同様の効果を奏する。すなわち、アルミニウム層１１３の外表面におけるボイドおよびヒロックの発生を抑制できる。
図７に示す電極１００ｂは、チタン（Ｔｉ）層１１１を備えている点において、実施形態および各実施例の電極１００と異なり、他の構成は電極１００と同じである。すなわち、電極１００ｂにおける厚み割合（第１の窒化チタン層１１２の厚みに対するアルミニウム層１１３の厚みの割合）は、３．００以上かつ１２．００である。
チタン層１１１は、第１の窒化チタン層１１２と絶縁体層１１０との間において、第１の窒化チタン層１１２に接して配置されており、第１の窒化チタン層１１２と絶縁体層１１０との密着性を向上させる。なお、チタン層１１１の厚みは、数ナノメートル〜十数ナノメートル程度であり、第１の窒化チタン層１１２の厚みに比べて非常に小さい。したがって、チタン層１１１が追加されることによる、アルミニウム層１１３の収縮を防ぐ効果への影響は小さい。
図８に示す電極１００ｃは、第２の窒化チタン層１１４が省略されている点、および第１の窒化チタン層１１２と絶縁体層１１０との間において、第１の窒化チタン層１１２に接して配置されているチタン（Ｔｉ）層１１１を備えている点において、実施形態および各実施例の電極１００と異なり、他の構成は電極１００と同じである。すなわち、電極１００ｃにおける厚み割合は、３．００以上かつ１２．００である。このような構成の電極１００ｃは、実施形態および各実施例の電極１００と同様の効果を奏する。すなわち、アルミニウム層１１３の外表面におけるボイドおよびヒロックの発生を抑制できる。なお、チタン層１１１を設ける理由は、上述した電極１００ｂについて述べた理由と同じであるので、説明を省略する。
Ｃ２．変形例２：
上述した実施形態および各実施例では、電極１００が用いられる半導体装置２００は、プレーナー型の半導体装置であったが、本発明の電極は、プレーナー型に限らず、トレンチ型の半導体装置に適用してもよい。
図９は、変形例における半導体装置の第１の構成を模式的に示す断面図である。図９に示すように、半導体装置２００ａは、トレンチ型の半導体装置（ＭＩＳ型半導体装置）である。半導体装置２００ａは、トレンチ２５０と、電極１００ｄと、ソース電極１４３と、ｐ−ｂｏｄｙ電極１４４と、ドレイン電極（裏面電極）１５０と、絶縁体層１１０ａと、ｎ＋型半導体層（ｎ＋ＧａＮ）１２１と、ｐ型半導体層（ｐＧａＮ）１２２と、ｎ型半導体層（ｎＧａＮ）１２３と、基板１２４とを備えている。
トレンチ２５０は、電極１００ｄの外表面（開放側の表面）からｎ＋型半導体層１２１およびｐ型半導体層１２２を経て、ｎ型半導体層１２３に達する。
電極１００ｄは、底を有する筒状の外観形状を有する。電極１００ｄは、半導体装置２００ａにおけるゲート電極に相当し、第１の窒化チタン層１１２ａと、アルミニウム層１１３ａと、第２の窒化チタン層１１４ａとを備えている。第１の窒化チタン層１１２ａは、前述の第１の窒化チタン層１１２に相当する。同様に、アルミニウム層１１３ａは前述のアルミニウム層１１３に、第２の窒化チタン層１１４ａは前述の第２の窒化チタン層１１４に、それぞれ相当する。したがって、電極１００ｄの厚み割合は、３．００以上かつ１２．００以下である。
第１の窒化チタン層１１２ａは、絶縁体層１１０ａ上に形成されている。アルミニウム層１１３ａは、第１の窒化チタン層１１２ａ上に形成されている。第２の窒化チタン層１１４ａは、アルミニウム層１１３ａ上に形成されている。
ソース電極１４３は、筒状の外観形状を有し、電極１００ｄを囲むように配置されている。ソース電極１４３は、厚さ方向（Ｚ軸方向）において、ｎ＋半導体層１２１に接して配置されている。ｐ−ｂｏｄｙ電極１４４は、筒状の外観形状を有し、ソース電極１４３を囲むように配置されている。ｐ−ｂｏｄｙ電極１４４は、厚さ方向（Ｚ軸方向）において、ｐ型半導体層１２２に接して配置されている。ドレイン電極１５０は、基板１２４の裏面（ｎ型半導体層１２３と接する面と反対の面）に接して配置されている。絶縁体層１１０ａは、前述の絶縁体層１１０に相当し、ｎ＋型半導体層１２１上に形成された酸化シリコン（ＳｉＯ2）の層である。
ｎ型半導体層１２３は、基板１２４上に形成されている。ｐ型半導体層１２２は、ｎ型半導体層１２３上に形成されている。ｎ＋型半導体層１２１は、ｐ型半導体層１２２上に形成されている。
以上の構成を有する半導体装置２００ａは、実施形態、各実施例および各変形例の電極１００，１００ａ〜１００ｃと同様な構成を有する電極１００ｄを備えているため、半導体装置２００と同様の効果を奏する。すなわち、ステップＳ１２５の加熱によるボイドおよびヒロックの発生を抑制すると共に、電極１００ｄの製造コストを抑えることができる。
図１０は、変形例における半導体装置の第２の構成を模式的に示す断面図である。図１０に示す半導体装置２００ｂは、図９に示す半導体装置２００ａと同様に、トレンチ型の半導体装置（ＭＩＳ型半導体装置）である。半導体装置２００ｂは、トレンチ２５０ａと、電極１００ｅと、ドレイン電極１４５と、ソース電極１４６と、絶縁体層１１０ｂと、バリア層（ＡｌＧａＮ）１２６と、ｎ型半導体層（ｎＧａＮ）１２７と、バッファ層１２８と、基板１５１とを備えている。トレンチ２５０ａは、電極１００ｅの外表面からバリア層１２６を経てｎ型半導体層１２７に達する。
電極１００ｅは、半導体装置２００ｂにおけるゲート電極に相当し、第１の窒化チタン層１１２ｂと、アルミニウム層１１３ｂと、第２の窒化チタン層１１４ｂとを備えている。第１の窒化チタン層１１２ｂは、前述の第１の窒化チタン層１１２に相当する。同様に、アルミニウム層１１３ｂは前述のアルミニウム層１１３に、第２の窒化チタン層１１４ｂは前述の第２の窒化チタン層１１４に、それぞれ相当する。したがって、電極１００ｅの厚み割合は、３．００以上かつ１２．００以下である。
第１の窒化チタン層１１２ｂは、絶縁体層１１０ｂ上に形成されている。アルミニウム層１１３ｂは、第１の窒化チタン層１１２ｂ上に形成されている。第２の窒化チタン層１１４ｂは、アルミニウム層１１３ｂ上に形成されている。
ドレイン電極１４５とソース電極１４６とは、いずれもバリア層１２６に接して配置されている。絶縁体層１１０ｂは、前述の絶縁体層１１０に相当し、バリア層１２６上に形成された酸化シリコン（ＳｉＯ2）の層である。
バッファ層１２８は、基板１５１上に形成されている。ｎ型半導体層１２７は、バッファ層１２８上に形成されている。バリア層１２６は、ｎ型半導体層１２７上に形成されている。ｎ型半導体層１２７において、バリア層１２６との境界付近には、二次元電子ガス１２９が形成されている。
以上の構成を有する半導体装置２００ｂは、実施形態、各実施例および各変形例の電極１００，１００ａ〜１００ｃと同様な構成を有する電極１００ｅを備えているため、半導体装置２００と同様の効果を奏する。すなわち、ステップＳ１２５の加熱によるボイドおよびヒロックの発生を抑制すると共に、電極１００ｅの製造コストを抑えることができる。
Ｃ３．変形例３：
上述した実施形態、各実施例および各変形例では、電極１００，１００ａ〜１００ｄは、半導体装置２００，２００ａのゲート電極に適用されていたが、本発明はこれに限定されるものではない。例えば、半導体装置の表面を覆う配線電極や、回路基板に用いられる配線電極など、任意の装置の電極に適用することができる。
図１１は、変形例における半導体装置の第３の構成を模式的に示す断面図である。変形例３では、本発明の電極は、前述の半導体装置２００のゲート電極に適用されると共に、半導体装置２００の表面に設けられた配線電極としても適用される。
図１１に示すように、変形例３の半導体装置３００は、トランジスタなどの素子を作り込む、いわゆるＦＥＯＬ（Front End of Line）の成果物に相当する。半導体装置３００は、半導体装置２００と、アイソレーション部３４０と、スペーサ３２０と、平坦化絶縁膜３３０と、２つの配線電極３１０ａ，３１０ｂを備えている。なお、図示は省略しているが、半導体装置２００に対してアイソレーション部３４０を挟んで反対側には、他の半導体装置（トランジスタ）が配置されている。
半導体装置２００は、実施形態および各実施例の半導体装置２００と同じであるので、説明を省略する。アイソレーション部３４０は、隣接する半導体装置（トランジスタ）同士を、互いに電気的に絶縁分離する。アイソレーション部３４０は、例えば、酸化シリコン（ＳｉＯ2）により形成することができる。平坦化絶縁膜３３０は、いわゆるＢＰＳＧ（Boron Phosphorus Silicon Glass）に相当し、層間を絶縁分離する。平坦化絶縁膜３３０は、電極１００を覆うと共に、２つの配線電極３１０ａ，３１０ｂをそれぞれ囲むように配置されている。スペーサ３２０は、電極１００と平坦化絶縁膜３３０との間に配置され、電極１００と平坦化絶縁膜３３０との間の空隙を埋めている。
配線電極３１０ａは、素子を相互に接続するための配線や接地（グランド）用の配線構造を形成する、いわゆるＢＥＯＬ（Back End of Line）において、第２の上面電極１４２に接続する際に用いられる。配線電極３１０ａは、第１の窒化チタン層３１２と、アルミニウム層３１３と、第２の窒化チタン層３１４とを備えている。第１の窒化チタン層３１２は、前述の第１の窒化チタン層１１２に相当する。同様に、アルミニウム層３１３は前述のアルミニウム層１１３に、第２の窒化チタン層３１４は前述の第２の窒化チタン層１１４に、それぞれ相当する。したがって、電極３１０ａの厚み割合は、３．００以上かつ１２．００以下である。
第１の窒化チタン層３１２は、第２の上面電極１４２および平坦化絶縁膜３３０の上に形成されている。アルミニウム層３１３は、第１の窒化チタン層３１２の上に形成されている。第２の窒化チタン層３１４は、アルミニウム層３１３の上に形成されている。なお、配線電極３１０ｂの構成は、前述の配線電極３１０ａの構成と同様であるので、説明を省略する。
以上の構成を有する半導体装置３００では、電極１００および配線電極３１０ａ，３１０ｂの表面におけるボイドおよびヒロックの発生を抑制できると共に、電極１００および配線電極３１０ａ，３１０ｂの製造コストを抑えることができる。
図１２は、変形例における回路基板の構成を模式的に示す断面図である。図１２に示すように、変形例３の回路基板４００は、いわゆるＢＥＯＬの成果物に相当する。回路基板４００は、ＦＥＯＬの成果物として得られた基板４５０の上に、積層された複数の絶縁層４１０と、互いに隣接する絶縁層間に設けられた配線電極４１５と、各層の積層方向に沿って配線電極４１５同士を接続するビア５００と、第１パッシベーション膜４２１と、第２パッシベーション膜４２２とを備えている。
基板４５０としては、例えば、図１１に示す半導体装置３００を採用してもよい。各絶縁層４１０は、例えば、酸化シリコン（ＳｉＯ2）により形成してもよい。配線電極４１５は、第１の窒化チタン層４１２と、アルミニウム層４１３と、第２の窒化チタン層４１４とを備えている。第１の窒化チタン層４１２は、前述の第１の窒化チタン層１１２に相当する。同様に、アルミニウム層４１３は前述のアルミニウム層１１３に、第２の窒化チタン層４１４は前述の第２の窒化チタン層１１４に、それぞれ相当する。したがって、配線電極４１５の厚み割合は、３．００以上かつ１２．００以下である。
ビア５００は、導電性を有し、配線電極４１５同士を電気的に接続する。ビア５００は、絶縁層４１０において厚み方向に形成された貫通孔内に配置されている。ビア５００は、中心部５０１と、中心部５０１の外周に配置された外周部５０２とを備えている。中心部５０１は、例えば、タングステン（Ｗ）により形成してもよい。外周部５０２は、例えば、窒化チタン（ＴｉＮ）により形成してもよい。
第１パッシベーション膜４２１および第２パッシベーション膜４２２は、いずれも、回路基板４００の表面を保護する。第１パッシベーション膜４２１は、例えば、酸化シリコン（ＳｉＯ2）により形成してもよい。第２パッシベーション膜４２２は、例えば、窒化シリコン（ＳｉＮ）により形成してもよい。
以上の構成を有する回路基板４００では、配線電極４１５の表面におけるボイドおよびヒロックの発生を抑制できると共に、配線電極４１５の製造コストを抑えることができる。
Ｃ４．変形例４：
上述した実施形態、各実施例および各変形例において、絶縁体層１１０，１１０ａおよび４１０は、酸化シリコン（ＳｉＯ2）により形成されていたが、酸化シリコンに代えて、酸窒化ジルコニウム（ＺｒＯＮ）により形成してもよい。また、実施形態、各実施例および各変形例において、ｐ型半導体層１２０は、窒化ガリウム（ＧａＮ）により形成されていたが、窒化ガリウムに代えて、シリコン（Ｓｉ）により形成してもよい。
Ｃ５．変形例５：
上述した変形例３において、半導体装置３００は、本発明の電極を有する半導体装置２００を備えていたが、半導体装置２００に代えて、本発明の電極とは異なる電極を有する半導体装置を備えてもよい。この構成では、例えば、半導体装置２００に代えて、ＭＯＳ型半導体装置（ＭＯＳＦＥＴ：metal-oxide-semiconductor field-effect transistor）を採用してもよい。かかる構成においても、配線電極３１０ａ，３１０ｂに本発明の電極を適用することにより、配線電極３１０ａ，３１０ｂの表面におけるボイドおよびヒロックの発生を抑制できる。
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
１００，１００ａ〜１００ｅ…電極
１１０，１１０ａ，１１０ｂ…絶縁体層
１１１…チタン層
１１２，１１２ａ，１１２ｂ…第１の窒化チタン層
１１３，１１３ａ，１１３ｂ…アルミニウム層
１１４，１１４ａ，１１４ｂ…第２の窒化チタン層
１２０…ｐ型半導体層
１２０ａ…半導体多層膜
１２１…ｎ＋型半導体層（ｎ＋ＧａＮ）
１２２…ｐ型半導体層（ｐＧａＮ）
１２３…ｎ型半導体層（ｎＧａＮ）
１２４…基板
１２６…バリア層（ＡｌＧａＮ）
１２７…ｎ型半導体層（ｎＧａＮ）
１２８…バッファ層
１２９…二次元電子ガス
１３１，１３２…半導体領域
１４１…第１の上面電極
１４２…第２の上面電極
１４３…ソース電極
１４４…ｐ−ｂｏｄｙ電極
１４５…ドレイン電極
１４６…ソース電極
１５０…裏面電極
１５１…基板
２００，２００ａ…半導体装置
２５０，２５０ａ…トレンチ
３００…半導体装置
３１０ａ，３１０ｂ…配線電極
３１２…第１の窒化チタン層
３１３…アルミニウム層
３１４…第２の窒化チタン層
３２０…スペーサ
３３０…平坦化絶縁膜
３４０…アイソレーション部
４００…回路基板
４１０…絶縁層
４１２…第１の窒化チタン層
４１３…アルミニウム層
４１４…第２の窒化チタン層
４１５…配線電極
４２１…第１パッシベーション膜
４２２…第２パッシベーション膜
４５０…基板
５００…ビア
５０１…中心部
５０２…外周部

Claims (7)

  1. 絶縁体に接して用いられる電極であって、
    アルミニウム（Ａｌ）を主成分とする層と、
    前記アルミニウム（Ａｌ）を主成分とする層と前記絶縁体との間において、前記アルミニウム（Ａｌ）を主成分とする層に接して配置されている窒化チタン（ＴｉＮ）層と、
    を備え、
    前記窒化チタン（ＴｉＮ）層の厚みに対する前記アルミニウム（Ａｌ）を主成分とする層の厚みの割合は、３．００以上かつ１２．００以下である、電極。
  2. 請求項１に記載の電極において、
    前記割合は、４．００以上かつ８．５７以下である、電極。
  3. 請求項１または請求項２に記載の電極において、さらに、
    前記窒化チタン（ＴｉＮ）層と前記絶縁体との間において、前記窒化チタン（ＴｉＮ）層に接して配置されているチタン（Ｔｉ）層を備える、電極。
  4. 請求項１から請求項３までのいずれか一項に記載の電極において、
    前記アルミニウム（Ａｌ）を主成分とする層の厚みは、３００ナノメートル以上かつ６００ナノメートル以下である、電極。
  5. 請求項１から請求項４までのいずれか一項に記載の電極と、
    前記絶縁体と、
    前記絶縁体と接し、窒化ガリウム（ＧａＮ）を含む基板と、
    を備えるＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置。
  6. 絶縁体に接して用いられる電極の製造方法であって、
    （ａ）前記絶縁体上に、チタン（Ｔｉ）層を介して、または、チタン（Ｔｉ）層を介さずに直接に、窒化チタン（ＴｉＮ）層を形成する工程と、
    （ｂ）前記窒化チタン（ＴｉＮ）層上に、前記窒化チタン（ＴｉＮ）層の厚みに対する割合が３．００以上かつ１２．００以下となる厚みを有し、アルミニウム（Ａｌ）を主成分とする層を、形成する工程と、
    （ｃ）前記アルミニウム（Ａｌ）を主成分とする層が形成された後に、摂氏３００度以上の温度で加熱する工程と、
    を備える、電極の製造方法。
  7. 請求項６に記載の電極の製造方法において、
    前記工程（ｂ）において、前記割合は４．００以上かつ８．５７以下であり、
    前記工程（ｃ）において、摂氏３５０度以上かつ摂氏４５０度以下の温度で加熱する、電極の製造方法。
JP2013112567A 2013-05-29 2013-05-29 電極、ｍｉｓ型半導体装置および電極の製造方法 Pending JP2014232788A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013112567A JP2014232788A (ja) 2013-05-29 2013-05-29 電極、ｍｉｓ型半導体装置および電極の製造方法
US14/281,724 US20140353675A1 (en) 2013-05-29 2014-05-19 Electrode, mis semiconductor device and manufacturing method of electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013112567A JP2014232788A (ja) 2013-05-29 2013-05-29 電極、ｍｉｓ型半導体装置および電極の製造方法

Publications (2)

Publication Number Publication Date
JP2014232788A true JP2014232788A (ja) 2014-12-11
JP2014232788A5 JP2014232788A5 (ja) 2015-08-27

Family

ID=51984134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013112567A Pending JP2014232788A (ja) 2013-05-29 2013-05-29 電極、ｍｉｓ型半導体装置および電極の製造方法

Country Status (2)

Country Link
US (1) US20140353675A1 (ja)
JP (1) JP2014232788A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548349B2 (en) 2014-06-25 2017-01-17 International Business Machines Corporation Semiconductor device with metal extrusion formation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459937A (en) * 1987-08-31 1989-03-07 Sony Corp Semiconductor device
JPH11345974A (ja) * 1998-06-01 1999-12-14 Seiko Epson Corp 薄膜半導体装置及びその製造方法並びにアクティブマトリックス基板及びその製造方法
JP2006108602A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置及びその製造方法
JP2009170832A (ja) * 2008-01-21 2009-07-30 Seiko Epson Corp レイアウトパターンの演算方法、フォトマスク、半導体装置の製造方法、半導体装置、並びに電子機器
JP2010262965A (ja) * 2009-04-30 2010-11-18 Seiko Epson Corp トランジスターの製造方法
JP2011103318A (ja) * 2009-11-10 2011-05-26 Univ Of Tokyo 半導体デバイス及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
KR940008323B1 (ko) * 1991-10-16 1994-09-12 삼성전자 주식회사 반도체장치의 층간접속방법
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
US20040144980A1 (en) * 2003-01-27 2004-07-29 Ahn Kie Y. Atomic layer deposition of metal oxynitride layers as gate dielectrics and semiconductor device structures utilizing metal oxynitride layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459937A (en) * 1987-08-31 1989-03-07 Sony Corp Semiconductor device
JPH11345974A (ja) * 1998-06-01 1999-12-14 Seiko Epson Corp 薄膜半導体装置及びその製造方法並びにアクティブマトリックス基板及びその製造方法
JP2006108602A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置及びその製造方法
JP2009170832A (ja) * 2008-01-21 2009-07-30 Seiko Epson Corp レイアウトパターンの演算方法、フォトマスク、半導体装置の製造方法、半導体装置、並びに電子機器
JP2010262965A (ja) * 2009-04-30 2010-11-18 Seiko Epson Corp トランジスターの製造方法
JP2011103318A (ja) * 2009-11-10 2011-05-26 Univ Of Tokyo 半導体デバイス及びその製造方法

Also Published As

Publication number Publication date
US20140353675A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
JP6086360B2 (ja) 炭化珪素半導体装置の製造方法
KR102370295B1 (ko) 금속-절연체-금속(mim) 커패시터에서의 절연파괴 고장을 감소시키는 방법
US8815728B2 (en) Semiconductor device having metal alloy gate and method for manufacturing the same
TW201547018A (zh) 半導體裝置與其之製造方法
WO2017199706A1 (ja) 電力用半導体装置およびその製造方法
US9570346B2 (en) Method of manufacturing semiconductor device
JP5889171B2 (ja) 炭化珪素半導体装置及びその製造方法
WO2014148255A1 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
US9318381B2 (en) Method of fabricating conductive line of a semiconductor device
US9954099B1 (en) Transistor structure
CN105895683A (zh) 半导体器件及制造方法
TWI681561B (zh) 氮化鎵電晶體元件之結構及其製造方法
JP6617546B2 (ja) 半導体装置および半導体装置の製造方法
JP2014232788A (ja) 電極、ｍｉｓ型半導体装置および電極の製造方法
JP7170894B2 (ja) 半導体装置
JP6708087B2 (ja) 半導体装置の製造方法
JP6260711B2 (ja) 半導体装置の製造方法
JP6176131B2 (ja) 半導体装置の製造方法
JP6237553B2 (ja) 半導体装置およびその製造方法
US20170263716A1 (en) Semiconductor device
JP5370026B2 (ja) 半導体装置および半導体装置の製造方法
JP2011258662A (ja) 半導体装置の製造方法、及び半導体装置
WO2023008308A1 (ja) 半導体装置
JP2011129750A (ja) 高耐圧半導体素子の製造方法及びその構造
JP2018163928A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307