JPH07101708B2 - 半導体装置の層間接続方法 - Google Patents

半導体装置の層間接続方法

Info

Publication number
JPH07101708B2
JPH07101708B2 JP3309268A JP30926891A JPH07101708B2 JP H07101708 B2 JPH07101708 B2 JP H07101708B2 JP 3309268 A JP3309268 A JP 3309268A JP 30926891 A JP30926891 A JP 30926891A JP H07101708 B2 JPH07101708 B2 JP H07101708B2
Authority
JP
Japan
Prior art keywords
conductive layer
semiconductor device
interlayer connection
mixed gas
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3309268A
Other languages
English (en)
Other versions
JPH05136274A (ja
Inventor
鎭洪 金
昌龍 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH05136274A publication Critical patent/JPH05136274A/ja
Publication of JPH07101708B2 publication Critical patent/JPH07101708B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に蝕刻方法を異にして接続窓を形成すること
により層間接続抵抗を均一にする半導体装置の層間接続
方法に関する。
【０００２】
【従来の技術】電子機器の高速化、高機能化および小型
化のために半導体装置の高集積化は加速されている。半
導体装置の高集積化は半導体装置を構成する各素子の小
型化および密集化により達成されうるが、このために各
素子をつなぐ導電層間の間隔およびそれ自体の大きさを
減少させることのみならず、一つの層に形成される導電
層を多数の層に分けて形成する技術（多層配線）が必要
である。
【０００３】図１Ａ、Ｂ、Ｃは従来の方法による半導体
装置層間接続方法を説明するための断面図である。この
図１に基づいて、最小線幅より形成された導電層間の信
頼性のある層間接続を達成するための方法の一例を説明
する。半導体基板１０上に１％Si+Al 、０．５％Cu+Al
および１％Si+ ０．５％Cu+Al 等のようなアルミニウム
合金や純粋アルミニウムを蒸着して第１導電層１００ａ
を形成し、前記第１導電層１００ａ上にチタンナイトラ
イドTiN を蒸着して第２導電層１００ｂを形成した後、
写真蝕刻工程により前記第１導電層１００ａおよび第２
導電層１００ｂをパターニングすることにより下部導電
層１００を形成する。
【０００４】この際、第２導電層１００ｂとして用いら
れた前記チタンナイトライドは高集積化による導電層の
線幅／間隔の減少および段差の増加による写真蝕刻工程
の不容易を克服し、第１導電層１００ａの信頼性の改善
のために使われる。さらに詳しく説明すれば、第１導電
層１００ａで使われたアルミニウム合金または純粋アル
ミニウムは反射率が高くて微細パターン形成をしにくく
させるが、これは第１導電層１００ａの全面に感光膜を
塗布した後露光および現像する写真蝕刻工程において、
前記露光時投射される光の一部が反射率の高い第１導電
層１００ａに達した後、不規則な表面状態（通常、第１
導電層１００ａの表面には丘(hillok)や空間(void)のよ
うな微細欠陥が存するので不規則な表面状態を有する）
を有する前記第１導電層１００ａにより乱反射され露光
を望まない感光膜にも光が投射される現象が発生するか
らである。光の乱反射による微細パターン形成の難易性
を解決するための一つの方法としては、チタンナイトラ
イドのような反射率の低い物質を前記第１導電層１００
ａの上部表面にかぶせれば(capping) 、前記乱反射によ
って感光膜パターンが損傷されることが防止されるのみ
ならず、前記第１導電層１００ａの表面に存する hillo
k や空間のような微細欠陥が生ずることが防止される。
通常、第１導電層１００ａのみで下部導電層１００を形
成するときは熱処理工程時前記第１導電層１００ａが熔
融され再結合する過程で特に表面に存する導電物質の移
動自在なので、前記 hillok や空間のような微細欠陥が
生ずるが、第２導電層１００ｂで使われた前記チタンナ
イトライドは前記導電物質の移動を抑える役割を果すの
で前記微細欠陥が防止できるからである。
【０００５】次いで、下部導電層１００が形成されてい
る結果物の全面に高温酸化膜(HighTemperature Oxid
e)、TEOS(Tetra-Ethyl-OrthoSilicate) 系酸化膜、また
はSOG(Spin-On-Glass)のような絶縁物質をその表面が平
坦になるよう塗布することにより層間絶縁層２０を形成
し（図１Ａ）、接続窓９が形成された領域の層間絶縁層
を露出させる窓が形成された感光膜パターン７２を前記
層間絶縁層上に形成する。その後、前記層間絶縁層を蝕
刻対象物とする等方性蝕刻を行なって前記層間絶縁層を
所定量除去した後、ふっ素(Fluorine)系の混合気体CF4、
CHF3 等を用いたプラズマイオン蝕刻または反応性イオ
ン蝕刻(RIE;Reactive Ion Etching)方式で接続窓が形成
される領域の前記層間絶縁膜およびチタンナイトライド
を除去することにより接続窓９を形成する。この際、蝕
刻ガスで用いられる前記ふっ素系混合気体を構成するふ
っ素(F) イオンと第１導電層１００ａを構成するアルミ
ニウムAlイオンの反応物である不揮発性化合物(AlxFy)
５０を前記接続窓９内に堆積させる。この理由はチタン
ナイトライドを構成するチタンTiイオンとナイトライド
N イオンとの結合エネルギーがアルミウムイオン間の結
合エネルギーに比べて２倍くらい高いからである（図１
Ｂ）。接続窓内に堆積された前記不揮発性化合物は酸素
プラズマ(O2 Plasma) やアルゴンスパッタリング(Ar sp
uttering) 方式をもって容易に除去されないので、前記
接続窓を通じて連結される上部導電層２００と下部導電
層１００との間の接触抵抗を不均一にして素子の信頼性
を落とす（図１Ｃ）。
【０００６】
【発明が解決しようとする課題】本発明の目的は、不揮
発性化合物の生成を防止するために蝕刻方法を異にして
接続窓を形成することにより、層間接続抵抗を均一にし
て素子の信頼度を向上させた半導体装置の層間接続方法
を提供することである。
【０００７】
【課題を解決するための手段】本発明の目的を達成する
ための半導体装置の層間接続方法は、第１導電層上に第
２導電層がかぶせられた形態に形成された下部導電層、
前記下部導電層上の層間絶縁層に形成された接続窓およ
び前記接続窓を通じて下部導電層と連結される上部導電
層より構成された半導体装置の層間接続構造を製造する
方法であって、前記接続窓を形成するための工程は第１
エッチングガスを用いて接続窓が形成される領域の前記
層間絶縁層を除去する第１工程と、前記第２エッチング
ガスを用いて接続窓が形成される領域の前記第２導電層
を除去する第２工程とを備え、 前記第２工程は、前記第
１導電層が所定の厚さに除去されるときまで続けて進む
ことを特徴とする。
【０００８】また、本発明の目的を達成するための半導
体装置の層間接続方法は、下部導電層、接続窓および上
部導電層より構成される半導体装置の層間接続構造を形
成する方法において、半導体基板にアルニミウム合金ま
たは純粋アルミニウムよりなった第１導電層を形成する
第１工程と、前記第１導電層の全面に反射率の低い物質
よりなった第２導電層を形成する第２工程と、前記第１
導電層および第２導電層をパターニングすることにより
前記下部導電層を形成する第３工程と、前記第３工程で
得られた結果物の全面に絶縁物質を塗布することにより
層間絶縁層を形成する第４工程と、ふっ素系混合気体を
用いて前記下部導電層上の層間絶縁層を部分的に除去す
ることにより前記接続窓を形成する第５工程と、塩素系
混合気体を用いて前記接続窓を通じて表面に露出された
第２導電層を除去する第６工程と、前記第６工程で得ら
れた結果物の全面に第３導電層を蒸着／パターニングす
ることにより前記上部導電層を形成する第７工程とを備
え、 前記第６工程は、前記第１導電層が所定の厚さに除
去されるときまで続けて進むことを特徴とする。
【０００９】
【作用】本発明によれば、接続窓を形成するための蝕刻
工程を二段階で進めることにより、接続窓内に不揮発性
混合物が生成されることを防止する。また、第２導電層
を除去する工程は、第２導電層の下方に形成された第１
導電層が所定の厚さに除去されるときまで続けて進むた
め、第１導電層の表面が若干削り出されるので下部導電
層の表面状態が均一になる。このため、接続窓を通して
連結される上部導電層と下部導電層との間の接続抵抗を
均一にして素子の信頼性を向上させるという効果があ
る。また、第２導電層の除去と第１導電層の表面処理と
を一種類のガスにより行うので、層間接続方法を複雑化
することなく素子の信頼度を向上させることができる。
【００１０】
【実施例】以下、添付した図面に基づいて本発明をさら
に詳しく説明する。図２Ａ〜Ｃは本発明の方法による半
導体装置の層間接続方法を説明するための断面図であ
る。以下、図１Ａ〜Ｃに説明された部材符号と同一な符
号は実質的に同一な部分を示す。
【００１１】まず、図２Ａを参照すれば、接続窓９を形
成する工程を示したもので、前記図１Ａおよび図１Ｂで
説明したことと同様な方法である。すなわち、接続窓９
の形成される領域に層間絶縁層を露出させる窓が形成さ
れた感光膜パターン７２を形成した後、前記層間絶縁層
を蝕刻対象物とする等方性蝕刻を行なうことにより接続
窓９が形成される領域の前記層間絶縁層を所定量除去す
る。これは上部導電層を信頼性のあるよう形成するため
の一つの方法で、前記接続窓９の外形率(aspect ratio)
を減らすためである。次いで、ふっ素系混合気体、例え
ばCF4/CHF3/O2またはCHF3/CF4/He を用いたプラズマ蝕
刻または反応性イオン蝕刻方式で接続窓が形成される領
域の前記層間絶縁層を除去することにより前記接続窓９
を形成する。この際、ふっ素系混合気体を用いた前記蝕
刻工程は第２導電層１００ｂの一部が除去されるときま
で過多に進められることもあるが、注意すべき点はふっ
素系混合気体と第１導電層１００ａが反応して不揮発性
混合物が生成されないよう前記蝕刻工程により第１導電
層１００ａが露出されてはいけないということで、蝕刻
終了点をよく確かめてから蝕刻工程を行なうべきであ
る。通常前記第２導電層１００ｂは初期厚さの５０％程
度まで蝕刻されても素子の信頼性には差し支えはない。
【００１２】図２Ｂを参照すれば、第１導電層１００ａ
を表面処理する工程を示したもので、塩素(Chlorine)系
混合気体、例えばBCl3/Cl2/He を用いて表面に露出され
ている前記第２導電層１００ｂを完全に除去するととも
に前記第１導電層１００ａを若干削り出すことによりそ
の表面状態を均一にする。この際、前記塩素系混合気体
は前記層間絶縁層、第１導電層１００ａおよび第２導電
層１００ｂを構成する物質のうちいずれか一つの蝕刻率
を１としたとき、前記いずれか一つの物質を除いた他の
物質は０．７〜１．３程度の蝕刻率で除去されるようそ
の使用条件、例えばBC3/Cl2 比率、ガス圧力およびＲＦ
パワー等を調節することが好適であり、前記第１導電層
１００ａは約２００〜５００Å程度で蝕刻させることが
望ましい。また前記ふっ素系混合気体使用と前記塩素系
混合気体の使用の二段階はそれぞれ異なるチャンバ(cha
mber) で進められる。
【００１３】図２Ｃを参照すれば、上部導電層２００を
形成する工程を示したもので、第１導電層１００ａを表
面処理する工程で得られた結果物の全面に、第３導電層
として例えばアルミニウム合金や純粋アルミニウム等を
蒸着／パターニングすることにより前記上部導電層２０
０を完成する。本発明が前記実施例に限定されず多くの
変形が本発明の技術的思想内で当分野で通常の知識を有
する者にとって実施可能なことは明白である。
【００１４】
【発明の効果】以上述べたように、本発明による半導体
装置の層間接続方法によれば、接続窓の形成のための蝕
刻工程を二段階で進めることにより、接続窓内に不揮発
性混合物が生成されることを防止する。また、第２導電
層を除去する工程は、第２導電層の下方に形成された第
１導電層が所定の厚さに除去されるときまで続けて進む
ため、第１導電層の表面が若干削り出されるので下部導
電層の表面状態が均一になる。これにより、接続窓を通
して連結される上部導電層と下部導電層との間の接続抵
抗を均一にして素子の信頼性を向上させることができ
る。また、第２導電層の除去と第１導電層の表面処理と
を一種類のガスにより行うので、層間接続方法を複雑化
することなく素子の信頼度を向上させることができる。
【図面の簡単な説明】
【図１】Ａ〜Ｃは従来の方法による半導体装置の層間接
続方法を説明するための断面図である。
【図２】Ａ〜Ｃは本発明による半導体装置の層間接続方
法を説明するための断面図である。
【符号の説明】
９ 接続窓 １０ 半導体基板 ２０ 層間絶縁層 ７２ 感光膜パターン １００ 下部導電層 １００ａ 第１導電層 １００ｂ 第２導電層 ２００ 上部導電層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−270347（ＪＰ，Ａ) 特開 平３−120827（ＪＰ，Ａ) 特開 昭63−272038（ＪＰ，Ａ) 特開 昭61−147532（ＪＰ，Ａ) 特開 平３−16126（ＪＰ，Ａ) 特開 平２−140923（ＪＰ，Ａ) 特開 平４−266022（ＪＰ，Ａ)

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 第１導電層上に第２導電層がかぶせられ
    た形態に形成された下部導電層、前記下部導電層上の層
    間絶縁層に形成された接続窓および前記接続窓を通じて
    下部導電層と連結される上部導電層より構成された半導
    体装置の層間接続構造を製造する方法であって、 前記接続窓を形成するための工程は第１エッチングガス
    を用いて接続窓が形成される領域の前記層間絶縁層を除
    去する第１工程と、 前記第２エッチングガスを用いて接続窓が形成される領
    域の前記第２導電層を除去する第２工程とを備え、 前記第２工程は、前記第１導電層が所定の厚さに除去さ
    れるときまで続けて 進むことを特徴とする半導体装置の
    層間接続方法。
  2. 【請求項２】 前記所定の厚さは約２００〜５００Å程
    度であることを特徴とする請求項１に記載の半導体装置
    の層間接続方法。
  3. 【請求項３】 前記第１導電層を構成する物質としてア
    ルミニウム合金または純粋アルミニウムのいずれか一つ
    の物質を使うことを特徴とする請求項１に記載の半導体
    装置の層間接続方法。
  4. 【請求項４】 前記第２導電層を構成する物質として反
    射率の低い物質を使うことを特徴とする請求項１に記載
    の半導体装置の層間接続方法。
  5. 【請求項５】 前記第２導電層を構成する物質としてチ
    タンナイトライドを使うことを特徴とする請求項４に記
    載の半導体装置の層間接続方法。
  6. 【請求項６】 前記第２導電層を構成する物質は３００
    〜６００Å程度の厚さで形成されることを特徴とする請
    求項５に記載の半導体装置の層間接続方法。
  7. 【請求項７】 前記第１エッチングガスとしてふっ素系
    混合気体を使うことを特徴とする請求項１に記載の半導
    体装置の層間接続方法。
  8. 【請求項８】 前記ふっ素系混合気体としてCHF3/CF4/H
    e 混合気体またはCF4/CHF3/O2 混合気体のいずれか一つ
    を使うことを特徴とする請求項７に記載の半導体装置の
    層間接続方法。
  9. 【請求項９】 前記第２エッチングガスとして、前記第
    １導電層を構成する物質と結合したとき不揮発性混合物
    を生成しないガスを使うことを特徴とする請求項１に記
    載の半導体装置の層間接続方法。
  10. 【請求項１０】 前記第２エッチングガスとして塩素系
    混合気体を使うことを特徴とする請求項９に記載の半導
    体装置の層間接続方法。
  11. 【請求項１１】 前記塩素系混合気体としてBCl3/Cl2/H
    e 混合気体を使うことを特徴とする請求項１０に記載の
    半導体装置の層間接続方法。
  12. 【請求項１２】 前記層間絶縁層を除去する前記第１工
    程は前記第２導電層が所定の厚さで除去される時まで続
    けて進むことを特徴とする請求項１に記載の半導体装置
    の層間接続方法。
  13. 【請求項１３】 前記所定の厚さは初期第２導電層の厚
    さの５０％未満であることを特徴とする請求項１２に記
    載の半導体装置の層間接続方法。
  14. 【請求項１４】 前記第１工程および前記第２工程はそ
    れぞれのチャンバで進むことを特徴とする請求項１に記
    載の半導体装置の層間接続方法。
  15. 【請求項１５】 前記第２工程は、前記層間絶縁層、第
    １導電層および第２導電層を構成する物質のいずれか一
    つの物質の蝕刻率を１としたとき、前記いずれか一つの
    物質を除いた他の物質は０．７〜１．３程度の蝕刻率で
    除去されるようBCl3/Cl2の比率、ガス圧力およびＲＦパ
    ワー等を調節して進むことを特徴とする請求項１に記載
    の半導体装置の層間接続方法。
  16. 【請求項１６】 下部導電層、接続窓および上部導電層
    より構成される半導体装置の層間接続構造を形成する方
    法において、 半導体基板にアルニミウム合金または純粋アルミニウム
    よりなった第１導電層を形成する第１工程と、 前記第１導電層の全面に反射率の低い物質よりなった第
    ２導電層を形成する第２工程と、 前記第１導電層および第２導電層をパターニングするこ
    とにより前記下部導電層を形成する第３工程と、前記第３工程で得られた 結果物の全面に絶縁物質を塗布
    することにより層間絶縁層を形成する第４工程と、 ふっ素系混合気体を用いて前記下部導電層上の層間絶縁
    層を部分的に除去することにより前記接続窓を形成する
    第５工程と、 塩素系混合気体を用いて前記接続窓を通じて表面に露出
    された第２導電層を除去する第６工程と、前記第６工程で得られた 結果物の全面に第３導電層を蒸
    着／パターニングすることにより前記上部導電層を形成
    する第７工程とを備え、 前記第６工程は、前記第１導電層が所定の厚さに除去さ
    れるときまで続けて進む ことを特徴とする半導体装置の
    層間接続方法。
  17. 【請求項１７】 前記所定の厚さは約２００〜５００Å
    程度であることを特徴とする請求項１６に記載の半導体
    装置の層間接続方法。
  18. 【請求項１８】 前記第２導電層を構成する物質として
    チタンナイトライドを用いることを特徴とする請求項１
    ６に記載の半導体装置の層間接続方法。
  19. 【請求項１９】 前記ふっ素系混合気体はCHF3/CF4/He
    混合気体またはCF4/CHF3/O2 混合気体のいずれか一つを
    使うことを特徴とする請求項１６に記載の半導体装置の
    層間接続方法。
  20. 【請求項２０】 前記塩素系混合気体としてBCl3/Cl2/H
    e 混合気体を使うことを特徴とする請求項１６に記載の
    半導体装置の層間接続方法。
  21. 【請求項２１】 前記第５工程は、前記第２導電層が所
    定の厚さで除去される時まで続けて進むことを特徴とす
    る請求項１６に記載の半導体装置の層間接続方法。
  22. 【請求項２２】 前記所定の厚さは初期第２導電層の厚
    さの５０％未満であることを特徴とする請求項２１に記
    載の半導体装置の層間接続方法。
  23. 【請求項２３】 前記第６工程は、前記層間絶縁層、第
    １導電層および第２導電層を構成する物質中いずれか一
    つの物質の蝕刻率を１としたとき、前記いずれか一つの
    物質を除いた他の物質は０．７〜１．３程度の蝕刻率で
    除去されるようBCl3/Cl2の比率、ガス圧力およびＲＦパ
    ワー等を調節して進むことを特徴とする請求項１６に記
    載の半導体装置の層間接続方法。
JP3309268A 1991-10-16 1991-11-25 半導体装置の層間接続方法 Expired - Fee Related JPH07101708B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1991P18232 1991-10-16
KR1019910018232A KR940008323B1 (ko) 1991-10-16 1991-10-16 반도체장치의 층간접속방법

Publications (2)

Publication Number Publication Date
JPH05136274A JPH05136274A (ja) 1993-06-01
JPH07101708B2 true JPH07101708B2 (ja) 1995-11-01

Family

ID=19321348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3309268A Expired - Fee Related JPH07101708B2 (ja) 1991-10-16 1991-11-25 半導体装置の層間接続方法

Country Status (5)

Country Link
US (1) US5234864A (ja)
JP (1) JPH07101708B2 (ja)
KR (1) KR940008323B1 (ja)
DE (1) DE4139462C2 (ja)
GB (1) GB2260643B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3146561B2 (ja) * 1991-06-24 2001-03-19 株式会社デンソー 半導体装置の製造方法
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
US5486492A (en) * 1992-10-30 1996-01-23 Kawasaki Steel Corporation Method of forming multilayered wiring structure in semiconductor device
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
JPH07201986A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置の製造方法
US5514247A (en) * 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
JPH08274073A (ja) * 1995-03-31 1996-10-18 Sony Corp アルミニウム系金属膜のエッチング方法
US5892282A (en) * 1995-05-31 1999-04-06 Texas Instruments Incorporated Barrier-less plug structure
KR100424835B1 (ko) * 1995-05-31 2004-06-26 텍사스 인스트루먼츠 인코포레이티드 장벽을갖지않는반도체구조및이러한구조에서의금속간접속형성방법
US5882086A (en) * 1997-03-24 1999-03-16 Bremner; Clifford P. Floating head cutter mechanism for removing traffic markings
US5935876A (en) * 1997-06-10 1999-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure using a composite dielectric layer
US6271117B1 (en) * 1997-06-23 2001-08-07 Vanguard International Semiconductor Corporation Process for a nail shaped landing pad plug
US6127276A (en) * 1998-06-02 2000-10-03 United Microelectronics Corp Method of formation for a via opening
US6277757B1 (en) * 1999-06-01 2001-08-21 Winbond Electronics Corp. Methods to modify wet by dry etched via profile
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
AU2013202805B2 (en) 2013-03-14 2015-07-16 Gen-Probe Incorporated System and method for extending the capabilities of a diagnostic analyzer
JP2014232788A (ja) * 2013-05-29 2014-12-11 豊田合成株式会社 電極、ｍｉｓ型半導体装置および電極の製造方法
WO2018160979A1 (en) 2017-03-03 2018-09-07 Gen-Probe Incorporated Evaporation-limiting inserts for reagent containers and related methods of use

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325984B2 (en) * 1980-07-28 1998-03-03 Fairchild Camera & Inst Plasma passivation technique for the prevention of post-etch corrosion of plasma-etched aluminum films
JPS5916978A (ja) * 1982-07-20 1984-01-28 Tokyo Denshi Kagaku Kabushiki 金属被膜の選択的エツチング方法
US4412885A (en) * 1982-11-03 1983-11-01 Applied Materials, Inc. Materials and methods for plasma etching of aluminum and aluminum alloys
JPH061769B2 (ja) * 1983-08-10 1994-01-05 株式会社日立製作所 アルミナ膜のパターニング方法
US4717449A (en) * 1984-04-25 1988-01-05 Honeywell Inc. Dielectric barrier material
JPS61147532A (ja) * 1984-12-21 1986-07-05 Toshiba Corp 反応性イオンエツチング方法
FR2598256B1 (fr) * 1986-04-30 1988-07-08 Thomson Csf Procede de gravure seche selective de couches de materiaux semi-conducteurs iii-v, et transistor obtenu par ce procede.
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
JPS63104425A (ja) * 1986-10-09 1988-05-09 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション バイアの形成方法
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
US4981550A (en) * 1987-09-25 1991-01-01 At&T Bell Laboratories Semiconductor device having tungsten plugs
JPH02140923A (ja) * 1988-11-22 1990-05-30 Oki Electric Ind Co Ltd アルミニウム合金膜のエッチング方法
JPH02237135A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
JP2695960B2 (ja) * 1989-03-10 1998-01-14 株式会社日立製作所 試料処理方法
JPH02270347A (ja) * 1989-04-11 1990-11-05 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03120827A (ja) * 1989-10-04 1991-05-23 Sony Corp エツチング方法
JPH04266022A (ja) * 1991-02-21 1992-09-22 Sony Corp 半導体装置の製法

Also Published As

Publication number Publication date
DE4139462C2 (de) 1995-09-07
DE4139462A1 (de) 1993-04-22
KR940008323B1 (ko) 1994-09-12
US5234864A (en) 1993-08-10
JPH05136274A (ja) 1993-06-01
GB2260643B (en) 1995-05-24
GB2260643A (en) 1993-04-21
GB9124550D0 (en) 1992-01-08
KR930009022A (ko) 1993-05-22

Similar Documents

Publication Publication Date Title
JPH07101708B2 (ja) 半導体装置の層間接続方法
KR100372742B1 (ko) 무기 반사방지막을 사용한 배선 형성 방법
US6140225A (en) Method of manufacturing semiconductor device having multilayer wiring
JP3571784B2 (ja) 半導体装置の配線形成方法
KR19980053144A (ko) 콘택홀 내의 전도성 플러그 형성방법
JPH0563940B2 (ja)
EP0188735B1 (en) Tailoring of via-hole sidewall slope in an insulating layer
JPH07201986A (ja) 半導体装置の製造方法
JPH11162982A (ja) 半導体装置の製造方法
KR19980087292A (ko) 반도체 장치 제조 방법
JP2000077396A (ja) 半導体装置及びその製造方法
KR100289655B1 (ko) 반도체소자의금속배선형성방법
JPH09321053A (ja) 半導体装置及びその製造方法
KR101096236B1 (ko) 불화아르곤 포토리소그라피 공정을 이용한 금속 박막 패턴형성 방법 및 금속 배선 형성 방법
JPH11204636A (ja) 半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
KR100380150B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH05299397A (ja) 金属プラグの形成方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JPH0766178A (ja) 半導体装置の製造方法
JP2599491B2 (ja) 集積回路半導体デバイスのエッチング法
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2783898B2 (ja) 半導体装置の製造方法
JPH0677182A (ja) 凹凸のある絶縁膜の平坦化方法
JPH0373526A (ja) パターン形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees