DE4139462A1 - Verfahren zur verbindung von schichten in einer halbleitervorrichtung - Google Patents

Verfahren zur verbindung von schichten in einer halbleitervorrichtung

Info

Publication number
DE4139462A1
DE4139462A1 DE4139462A DE4139462A DE4139462A1 DE 4139462 A1 DE4139462 A1 DE 4139462A1 DE 4139462 A DE4139462 A DE 4139462A DE 4139462 A DE4139462 A DE 4139462A DE 4139462 A1 DE4139462 A1 DE 4139462A1
Authority
DE
Germany
Prior art keywords
conductive layer
semiconductor device
connecting layers
layers
intermediate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4139462A
Other languages
English (en)
Other versions
DE4139462C2 (de
Inventor
Jin-Hong Kim
Chang-Lyong Song
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4139462A1 publication Critical patent/DE4139462A1/de
Application granted granted Critical
Publication of DE4139462C2 publication Critical patent/DE4139462C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere auf ein Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung, in der ein Kontaktfenster durch ein andersartiges Ätzverfahren zur Herstellung von gleichförmigem Kontaktwiderstand zwischen den Schichten geöffnet wird.
Um Hochgeschwindigkeitsbetrieb, verbesserte Eigenschaften und Miniaturisierung in elektrischen Anwendungen zu erreichen, wurden verstärkte Anstrengungen unternommen, um die Packungs­ dichte in Halbleiterspeichervorrichtungen zu vergrößern. Wei­ tere Miniaturisierung und kompakte Anordnung von Bestandtei­ len schafft die Möglichkeit höherer Integration in Halbleiter­ vorrichtungen. Dementsprechend sind Verfahren erforderlich, die sowohl den Zwischenraum zwischen leitenden Schichten, die entsprechende Bestandteile verbinden, als auch deren Größe verringern und die ebenso die leitenden Schichten auf Mehrfachschichten (Multilevelverbindung), die in der Vergan­ genheit auf einer einzelnen Schicht gebildet wurden, bilden können.
Fig. 1A, 1B und 1C sind Schnittansichten zur Veranschauli­ chung eines herkömmlichen Verfahrens zur Verbindung von Schichten in einer Halbleitervorrichtung, mit dem man eine zu­ verlässige Verbindung zwischen leitenden Schichten mit minima­ len Leitungsbreiten erreichen kann.
Zuerst wird reines Aluminium oder eine Aluminiumlegierung in Verbindung mit einem Material, wie 1% Silicium, 0,5% Kupfer oder 1% Silicium + 0,5% Kupfer auf einem Halbleitersubstrat 10 unter Bildung einer ersten leitenden Schicht 100a abge­ schieden. Danach wird nach Bildung einer zweiten leitenden Schicht 100b durch Abscheidung von Titannitrid (TiN) auf der ersten leitenden Schicht eine untere leitende Schicht 100 durch Musterbildung der ersten und zweiten leitenden Schicht in einem photolithographischen Verfahren gebildet.
Da eine Aluminiumlegierung oder reines Aluminium, die als er­ ste leitende Schicht verwendet werden, hohes Reflexionsver­ mögen besitzen, das die Bildung eines genauen Musters schwie­ rig macht, wird zur Zeit Titannitrid als zweite leitende Schicht verwendet, um die Schwierigkeit im photolithographi­ schen Verfahren, bedingt durch verringerte Leitungsbreite und kleinere Zwischenräume und vergrößerte stufenartige Struktur der leitenden Schichten, die daraus resultieren, daß man höhere Packungsdichte vorsieht und um die Zuverlässigkeit der ersten leitenden Schicht zu verbessern. D.h., im photolithographischen Verfahren, das die ganze Oberfläche der ersten leitenden Schicht 100a zu ihrer Exposition und Entwicklung mit einem Photoresist überzieht, wird, da ein wenig Licht, das während der Exposition projiziert wird, die erste leitende Schicht mit hohem Reflexionsvermögen erreicht, das Licht reflektiert und durch die ungleichmäßige Oberfläche der leitenden Schicht gestreut, bedingt durch feine Fehlstellen, wie Buckel oder Aussparungen und wieder auf die Photoresistschicht projiziert, die unvertretbar exponiert wird.
Als eine Lösung der Schwierigkeit ein genaues Muster zu bil­ den, die durch die Streureflexion von Licht verursacht wird, überdeckt ein Material mit geringem Reflexionsvermögen, wie Titannitrid die erste leitende Schicht, die das Photoresistmu­ ster vor Beschädigung durch Streureflexion schützt und ebenso das Auftreten von feinen Fehlstellen, wie Buckel und Ausspa­ rungen auf der Oberfläche der ersten leitenden Schicht verhin­ dert. Wenn die untere leitende Schicht nur aus der ersten lei­ tenden Schicht besteht, wandert im allgemeinen das leitende Material (insbesondere seine Oberfläche) während des Schmel­ zens und der Rekombination der Aluminiumionen der ersten lei­ tenden Schicht ungehindert, wobei die Buckel und Aussparungen verursacht werden. Jedoch kontrolliert das als zweite leitende Schicht verwendete Titannitrid die Wanderung des leitenden Ma­ terials und ermöglicht damit die Verhütung von feinen Fehl­ stellen.
Nacheinander wird eine zwischenisolierende Schicht 20 zur Pla­ nierung der gesamten Oberfläche der resultierenden Struktur mit der unteren leitenden Schicht 100 darauf durch Beschich­ tung mit einem isolierenden Material einschließlich einer Oxidschicht einer Hochtemperaturoxid(HTO)-Schicht oder einer Tetraethylorthosilikat(TEOS)-Schicht und einer Spin-On-Glass (SOG)-Schicht gebildet (Fig. 1A). Ein Photoresistmuster 72 wird auf der zwischenisolierenden Schicht 20 gebildet, in der ein Fenster zur Exposition eines Teils der zwischenisolieren­ den Schicht geöffnet, wobei ein Kontaktfenster gebildet wird. Dann wird isotropes Ätzen der zwischenisolierenden Schicht 20 zur Beseitigung einer vorbestimmten Menge der zwischeniso­ lierenden Schicht ausgeführt. Ein Kontaktfenster 9 wird durch teilweise Beseitigung der zwischenisolierenden Schicht und des Titannitrids mittels eines Plasmaionenätz(PIE)- oder eines Re­ aktivionenätz(RIE)-Verfahrens unter Verwendung einer Fluormi­ schung (CF4, CHF3 usw.) gebildet.
Da die Bindungsenergie zwischen Titan(Ti)-Ionen und Nitrid(N)- Ionen, die das Titannitrid darstellen ungefähr doppelt so groß ist, verglichen mit der zwischen Aluminiumionen, sammelt sich in dem Kontaktfenster 9 eine nicht-flüchtige Verbindung (AlxFy) 50 an, die sich durch die Reaktion von Fluor (F)- Ionen, die in der als Ätzgas verwendeten Fluormischung enthal­ ten sind, mit Aluminium(Al)-Ionen, die in der ersten leiten­ den Schicht enthalten sind, ergibt (Fig. 1B). Jedoch wird die nicht-flüchtige Verbindung, die sich in dem Kontaktfenster an­ sammelt, nicht leicht durch ein O2-Plasma oder ein Argonsput­ ter(Ar Sputter)-Verfahren entfernt, so daß der Kontaktwider­ stand zwischen der oberen leitenden Schicht 200 und der unte­ ren leitenden Schicht 100, die durch das Kontaktfenster 9 ver­ bunden sind, ungleichmäßig wird (Fig. 1C). Dies setzt die Zu­ verlässigkeit der Vorrichtung herab.
Daher ist es Ziel der Erfindung, ein Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung zur Verfügung zu stellen, in der der Kontaktwiderstand zwischen Schichten ein­ heitlich wird durch Bildung eines Kontaktfensters durch un­ terschiedliche Ätzverfahren zur Verhütung der Bildung einer nicht-flüchtigen Verbindung, wobei die Zuverlässigkeit der Vorrichtung verbessert wird.
Um das Ziel der Erfindung zu erreichen, wird ein Verfahren zur Verbindung von Schichten in der Halbleitervorrichtung zur Verfügung gestellt, das eine untere leitende Schicht, die durch Aufsetzen einer zweiten leitenden Schicht auf einer er­ sten leitenden Schicht gebildet wird, ein Kontaktfenster, das in einer zwischenisolierenden Schicht auf der unteren leiten­ den Schicht gebildet wird und eine obere leitende Schicht, die mit der unteren leitenden Schicht durch das Kontaktfenster verbunden ist, umfaßt, indem der Schritt der Bildung des Kontaktfensters durch Ent­ fernen eines Teils der zwischenisolierenden Schicht unter Ver­ wendung eines ersten Ätzgases und Entfernen eines Teils der zweiten leitenden Schicht unter Verwendung eines zweiten Ätz­ gases durchgeführt wird.
Nach der Erfindung wird auch ein Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung nach der Erfindung mit einer unteren leitenden Schicht, einem Kontaktfenster und einer oberen leitenden Schicht zur Verfügung gestellt, das folgende Schritte umfaßt:
Bildung einer ersten leitenden Schicht zusammengesetzt aus einem Material, ausgewählt aus einer Aluminiumlegierung und reinem Aluminium,
Bildung einer zweiten leitenden Schicht mit geringem Refle­ xionsvermögen auf der gesamten Oberfläche der ersten leitenden Schicht,
Bildung der unteren leitenden Schicht durch Musterbildung der ersten und zweiten leitenden Schicht,
Bildung einer zwischenisolierenden Schicht durch Überzug mit einem isolierenden Material über die gesamte Oberfläche der Struktur,
Bildung des Kontaktfensters durch Entfernen eines Teils der zwischenisolierenden Schicht auf der unteren leitenden Schicht unter Verwendung einer Fluormischung,
Entfernen der zweiten leitenden Schicht, die durch das Kon­ taktfenster exponiert wird unter Verwendung einer Chlormi­ schung und
Bildung der oberen leitenden Schicht durch Verdampfen und Musterbildung einer dritten leitenden Schicht auf der gesamten Oberfläche der resultierenden Struktur.
Andere Ziele und Vorteile der Erfindung werden durch die fol­ gende Beschreibung mit Bezug auf begleitende Zeichnungen kla­ rer, in denen:
Fig. 1A bis 1C sind Schnittansichten, die ein herkömmli­ ches Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung zeigen, und
Fig. 2A bis 2C sind Schnittansichten, die ein Verfah­ ren zur Verbindung von Schichten in einer Halbleitervorrich­ tung nach der Erfindung zeigen.
In Fig. 2A bis 2C, die eine Ausführungsform der Erfindung, die unten beschrieben wird, erläutern, beziehen sich die gleichen Bezugsziffern, die in der vorhergehenden Beschreibung der Fig. 1A bis 1C verwendet wurden, auf gleiche Teile.
Fig. 2A erläutert ein Verfahren zur Bildung eines Kontaktfen­ sters 9. In einem Verfahren, das dem mit Bezug auf Fig. 1A und 1B ähnlich ist, wird nach Bildung eines Photoresistmusters 72 mit einem Fenster zur Exposition eines Teils der zwischeniso­ lierenden Schicht, wobei ein Kontaktfenster geöffnet wird, auf die zwischenisolierende Schicht isotropes Ätzen ausgeübt. So wird ein vorbestimmter Anteil der zwischenisolierenden Schicht von der Stelle, wo die Verbindung zwischen den Schichten ge­ bildet wird, entfernt, wobei das Bildverhältnis des Kontakt­ fensters verringert wird, wobei dies ein Verfahren zur Bildung einer zuverlässigen oberen leitfähigen Schicht ist. Nacheinan­ der wird die zwischenisolierende Schicht zur Öffnung des Kon­ taktfensters 9 mit dem Plasmaätzverfahren oder dem reaktiven Ionenätzverfahren unter Verwendung einer Fluormischung, wie CF4/CHF3/O2 oder CHF3/CF4/He entfernt. Manchmal schreitet das Ätzen unter Verwendung der Fluormischung übermäßig voran, bis ein Teil der zweiten leitenden Schicht 100b entfernt wird. An dieser Stelle wird bemerkt, daß das Ätzverfahren nach Bestim­ mung des Endpunktes der Ätzung durchgeführt werden sollte, so daß die erste leitende Schicht nicht exponiert wird, da die Fluormischung mit der ersten leitenden Schicht reagiert, wobei eine nicht-flüchtige Mischung gebildet wird. Im allgemeinen schadet das Ätzen der zweiten leitenden Schicht der Zu­ verlässigkeit der Vorrichtung nicht, solange das Ätzen bis auf ungefähr die Hälfte der ursprünglichen Dicke der Schicht durchgeführt wird.
Fig. 2B erläutert ein Verfahren zur Behandlung der Oberfläche der ersten leitenden Schicht 100a. Unter Verwendung einer Chlormischung, wie BCl3/Cl2/He wird die exponierte zweite lei­ tende Schicht vollständig entfernt, wobei gleichzeitig ein we­ nig der ersten leitenden Schicht 100a zur Glättung ihrer Oberfläche entfernt wird. Wenn "1" als die Ätzgeschwindigkeit irgendeines Materials unter den Materialien, die die zwi­ schenisolierende Schicht, die erste leitende Schicht und die zweite leitende Schicht bilden, angenommen wird, so werden hier die Bedingungen, unter denen die Chlormischung angewendet wird, d. h. das Verhältnis von BCl3 zu Cl2 der Gasdruck und die Stärke der Radiofrequenz (RF), vorzugsweise so eingestellt daß die Chlormischung andere Materialien als das oben ausge­ wählte Material mit Ätzgeschwindigkeiten von ungefähr 0,7 bis 1,3 ätzt. Auch ist die bevorzugte Dicke der geätzten ersten leitenden Schicht ungefähr 200 bis 500 A. Die zwei Schritte (unter Verwendung der Fluormischung und der Chlormischung) werden in entsprechenden Kammern durchgeführt.
Fig. 2C erläutert ein Verfahren zur Bildung einer oberen lei­ tenden Schicht 200, die durch Verdampfung und Musterbildung einer dritten leitenden Schicht z. B. eine Aluminiumlegierung oder reinen Aluminiums auf der gesamten Oberfläche der entste­ henden Struktur vollendet wird, wobei das Kontaktfenster ge­ bildet wird.
Im Verfahren zur Verbindung von Schichten in der Halbleiter­ vorrichtung nach der Erfindung, wird das Ätzverfahren zur Bil­ dung des Kontaktfensters in zwei Schritten ausgeführt. Das verhindert die Bildung einer nicht-flüchtigen Mischung und bildet einen gleichmäßigen Kontaktwiderstand. Ferner wird die Oberfläche der unteren leitenden Schicht geglättet, wobei die Zuverlässigkeit der Vorrichtung verbessert wird.
Es ist offensichtlich, daß viele Modifikationen und Abänderun­ gen durch einen Fachmann leicht ausgeführt werden können, ohne vom Sinn oder dem Umfang des neuen Konzepts der Erfindung ab­ zuweichen, wie in den angefügten Ansprüchen definiert.

Claims (25)

1. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung, umfassend eine untere leitende Schicht (100), die durch Aufsetzen einer zweiten leitenden Schicht (100b) auf einer ersten leitenden Schicht (100a) gebildet wird, ein Kontaktfenster, das in einer zwischenisolierenden Schicht (20) auf der unteren leitenden Schicht (100) gebildet wird und eine obere leitende Schicht (200), die mit der unte­ ren leitenden Schicht (100) durch das Kontaktfenster verbunden ist, dadurch gekennzeichnet, daß das Kontaktfenster durch fol­ gende Schritte gebildet wird:
Entfernen eines Teils der zwischenisolierenden Schicht (20) unter Verwendung eines ersten Ätzgases, und
Entfernen eines Teils der zweiten leitenden Schicht (100b) unter Verwendung eines zweiten Ätzgases.
2. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Material, das als erste leitende Schicht (100a) ver­ wendet wird, eines ausgewählt aus einer Aluminiumlegierung und reinem Aluminium ist.
3. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite leitende Schicht (100b) aus einem Material mit ge­ ringem Reflexionsvermögen gebildet wird.
4. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die zweite leitende Schicht (100b) aus Titannitrid gebildet wird.
5. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Dicke des Materials der zweiten leitenden Schicht (100b) ungefähr 300 bis 600 A ist.
6. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das erste Ätzgas eine Fluormischung ist.
7. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die als Fluormischung verwendete Mischung eine ausgewählt aus CHF3/CF4/He und CH4/CHF3/O2 ist.
8. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Ätzgas ein Gas ist, das keine nicht-flüchtige Mi­ schung bildet, wenn es mit dem Material der ersten leitenden Schicht umgesetzt wird.
9. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß das zweite Ätzgas eine Chlormischung ist.
10. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Chlormischung BCl3/Cl2/H2 ist.
11. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt der Entfernung der zwischenisolierenden Schicht (20) fortgesetzt wird, bis eine vorbestimmte Dicke der zweiten leitenden Schicht (100b) entfernt ist.
12. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die vorbestimmte Dicke unter 50% der ursprünglichen Dicke der zweiten leitenden Schicht (100b) liegt.
13. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt der Entfernung der zweiten leitenden Schicht (100b) fortgesetzt wird, bis eine vorbestimmte Dicke der ersten leitenden Schicht (100a) entfernt ist.
14. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die vorbestimmte Dicke ungefähr 200 bis 500 A ist.
15. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schritte der Entfernung der zwischenisolierenden Schicht (20) und der zweiten leitenden Schicht (100b) in entsprechen­ den Kammern durchgeführt werden.
16. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt der Entfernung der zwischenisolierenden Schicht (20) durch Einstellen des Verhältnisses von BCl3 zu Cl2, des Gasdrucks und der RF-Stärke durchgeführt wird, mit der Maß­ gabe, daß die Ätzgeschwindigkeit eines Materials aus einer Gruppe von Materialien, die die zwischenisolierende Schicht, die erste leitende Schicht (100a) und die zweite leitende Schicht (100b) bilden auf "1" gesetzt wird, um andere Materia­ lien als eines der genannten Materialien mit Ätzgeschwindig­ keiten von 0,7 bis 1,3 zu entfernen.
17. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung mit einer unteren leitenden Schicht (100), einem Kontaktfenster und einer oberen leitenden Schicht (200), dadurch gekennzeichnet, daß das Verfahren folgende Schritte umfaßt:
Bildung einer ersten leitenden Schicht (100a) auf dem Halb­ leitersubstrat, zusammengesetzt aus einem Material, ausgewählt aus einer Aluminiumlegierung und reinem Aluminium,
Bildung einer zweiten leitenden Schicht (100b) mit geringem Reflexionsvermögen auf der gesamten Oberfläche der ersten lei­ tenden Schicht (100a),
Bildung der unteren leitenden Schicht (100) durch Musterbildung der ersten (100a) und zweiten (100b) leitenden Schicht,
Bildung einer zwischenisolierenden Schicht (20) durch Be­ schichtung mit einem isolierenden Material auf der gesamten Oberfläche der resultierenden Struktur,
Bildung des Kontaktfensters durch Entfernen eines Teils der zwischenisolierenden Schicht (20) auf der unteren leitenden Schicht (100) unter Verwendung einer Fluormischung,
Entfernen der zweiten leitenden Schicht (100b), die durch das Kontaktfenster exponiert ist unter Verwendung einer Chlor­ mischung, und
Bildung der oberen leitenden Schicht (200) durch Ablagerung und Musterbildung einer dritten leitenden Schicht auf der ge­ samten Oberfläche der resultierenden Struktur.
18. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß das Material der zweiten leitenden Schicht (100b) Titanni­ trid ist.
19. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß die Fluormischung eine ausgewählt aus CHF3/CF4/He und CF4/CHF3/O2 ist.
20. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß die Chlormischung BCl3/Cl2/H2 ist.
21. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß der Schritt der Bildung des Kontaktfensters durch Entfer­ nen eines Teils der zwischenisolierenden Schicht (20) fort­ gesetzt wird, bis eine vorbestimmte Dicke der zweiten leitenden Schicht (100b) entfernt ist.
22. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 21, dadurch gekennzeichnet, daß die vorbestimmte Dicke unter 50% der ursprünglichen Dicke der zweiten leitenden Schicht (100b) liegt.
23. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß der Schritt der Entfernung der zweiten leitenden Schicht (100b), die durch das Kontaktfenster exponiert ist, fort­ gesetzt wird, bis eine vorbestimmte Dicke der ersten leitenden Schicht (100a) entfernt ist.
24. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 23, dadurch gekennzeichnet, daß die vorbestimmte Dicke ungefähr 200 bis 500 A ist.
25. Verfahren zur Verbindung von Schichten in einer Halb­ leitervorrichtung nach Anspruch 23, dadurch gekennzeichnet, daß der Schritt der Entfernung der zwischenisolierenden Schicht (20) durch Einstellen des Verhältnisses von BCl3 zu Cl2, des Gasdrucks und der RF-Stärke durchgeführt wird mit der Maßgabe, daß die Ätzgeschwindigkeit eines Materials aus einer Gruppe von Materialien, die die zwischenisolierende Schicht (20), die erste leitende Schicht (100a) und die zweite lei­ tende Schicht (100b) bilden, auf "1" gesetzt wird, um andere Materialien als eines der genannten Materialien mit Ätzge­ schwindigkeiten von 0,7 bis 1,3 zu entfernen.
DE4139462A 1991-10-16 1991-11-29 Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung Expired - Fee Related DE4139462C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018232A KR940008323B1 (ko) 1991-10-16 1991-10-16 반도체장치의 층간접속방법

Publications (2)

Publication Number Publication Date
DE4139462A1 true DE4139462A1 (de) 1993-04-22
DE4139462C2 DE4139462C2 (de) 1995-09-07

Family

ID=19321348

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4139462A Expired - Fee Related DE4139462C2 (de) 1991-10-16 1991-11-29 Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US5234864A (de)
JP (1) JPH07101708B2 (de)
KR (1) KR940008323B1 (de)
DE (1) DE4139462C2 (de)
GB (1) GB2260643B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3146561B2 (ja) * 1991-06-24 2001-03-19 株式会社デンソー 半導体装置の製造方法
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
US5486492A (en) * 1992-10-30 1996-01-23 Kawasaki Steel Corporation Method of forming multilayered wiring structure in semiconductor device
EP0608628A3 (de) * 1992-12-25 1995-01-18 Kawasaki Steel Co Verfahren zur Herstellung einer Halbleitervorrichtung mit Mehrlagen-Verbindungsstruktur.
JPH07201986A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置の製造方法
US5514247A (en) * 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
JPH08274073A (ja) * 1995-03-31 1996-10-18 Sony Corp アルミニウム系金属膜のエッチング方法
US5892282A (en) * 1995-05-31 1999-04-06 Texas Instruments Incorporated Barrier-less plug structure
KR100424835B1 (ko) * 1995-05-31 2004-06-26 텍사스 인스트루먼츠 인코포레이티드 장벽을갖지않는반도체구조및이러한구조에서의금속간접속형성방법
US5882086A (en) * 1997-03-24 1999-03-16 Bremner; Clifford P. Floating head cutter mechanism for removing traffic markings
US5935876A (en) * 1997-06-10 1999-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure using a composite dielectric layer
US6271117B1 (en) * 1997-06-23 2001-08-07 Vanguard International Semiconductor Corporation Process for a nail shaped landing pad plug
US6127276A (en) * 1998-06-02 2000-10-03 United Microelectronics Corp Method of formation for a via opening
US6277757B1 (en) * 1999-06-01 2001-08-21 Winbond Electronics Corp. Methods to modify wet by dry etched via profile
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
AU2013202805B2 (en) 2013-03-14 2015-07-16 Gen-Probe Incorporated System and method for extending the capabilities of a diagnostic analyzer
JP2014232788A (ja) * 2013-05-29 2014-12-11 豊田合成株式会社 電極、ｍｉｓ型半導体装置および電極の製造方法
WO2018160979A1 (en) 2017-03-03 2018-09-07 Gen-Probe Incorporated Evaporation-limiting inserts for reagent containers and related methods of use

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
US4717449A (en) * 1984-04-25 1988-01-05 Honeywell Inc. Dielectric barrier material
US4978419A (en) * 1986-10-09 1990-12-18 International Business Machines Corporation Process for defining vias through silicon nitride and polyamide

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325984B2 (en) * 1980-07-28 1998-03-03 Fairchild Camera & Inst Plasma passivation technique for the prevention of post-etch corrosion of plasma-etched aluminum films
JPS5916978A (ja) * 1982-07-20 1984-01-28 Tokyo Denshi Kagaku Kabushiki 金属被膜の選択的エツチング方法
US4412885A (en) * 1982-11-03 1983-11-01 Applied Materials, Inc. Materials and methods for plasma etching of aluminum and aluminum alloys
JPH061769B2 (ja) * 1983-08-10 1994-01-05 株式会社日立製作所 アルミナ膜のパターニング方法
JPS61147532A (ja) * 1984-12-21 1986-07-05 Toshiba Corp 反応性イオンエツチング方法
FR2598256B1 (fr) * 1986-04-30 1988-07-08 Thomson Csf Procede de gravure seche selective de couches de materiaux semi-conducteurs iii-v, et transistor obtenu par ce procede.
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
US4981550A (en) * 1987-09-25 1991-01-01 At&T Bell Laboratories Semiconductor device having tungsten plugs
JPH02140923A (ja) * 1988-11-22 1990-05-30 Oki Electric Ind Co Ltd アルミニウム合金膜のエッチング方法
JPH02237135A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
JP2695960B2 (ja) * 1989-03-10 1998-01-14 株式会社日立製作所 試料処理方法
JPH02270347A (ja) * 1989-04-11 1990-11-05 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03120827A (ja) * 1989-10-04 1991-05-23 Sony Corp エツチング方法
JPH04266022A (ja) * 1991-02-21 1992-09-22 Sony Corp 半導体装置の製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717449A (en) * 1984-04-25 1988-01-05 Honeywell Inc. Dielectric barrier material
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
US4978419A (en) * 1986-10-09 1990-12-18 International Business Machines Corporation Process for defining vias through silicon nitride and polyamide

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Buch: Einspruch N.G., Cohen S.S. Gildenblat G.Sh. (Hrsg.) "VLSI ELECTRONICS-Microstructure Science- Vol. 15, VLSI Metallization "ACADEMIC PRESS INC., Orlando usw., 1987, S. 187-191 *

Also Published As

Publication number Publication date
DE4139462C2 (de) 1995-09-07
KR940008323B1 (ko) 1994-09-12
JPH07101708B2 (ja) 1995-11-01
US5234864A (en) 1993-08-10
JPH05136274A (ja) 1993-06-01
GB2260643B (en) 1995-05-24
GB2260643A (en) 1993-04-21
GB9124550D0 (en) 1992-01-08
KR930009022A (ko) 1993-05-22

Similar Documents

Publication Publication Date Title
DE4139462A1 (de) Verfahren zur verbindung von schichten in einer halbleitervorrichtung
DE60038423T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19634125C2 (de) Verfahren zum Herstellen von Verbindungsschichten in einer Halbleiterkomponente
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE4219016A1 (de) Verfahren, durch das eine vertiefung im wesentlichen gefuellt wird
DE3241895A1 (de) Verfahren zur passivierung der oberflaeche eines halbleiterbauteils
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE19723062C2 (de) Verfahren zum Bilden einer selbst ausgerichteten Metallverdrahtung für ein Halbleiterbauelement
DE19849743A1 (de) Verfahren zur Herstellung eines eingebetteten dynamischen Direktzugriffsspeichers
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE19614164A1 (de) Verfahren zum Bilden einer Mehrschichtverbindung
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE10223482A1 (de) Verfahren zum Bilden einer Metallschicht eines Halbleiterelementes
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19840988A1 (de) Verfahren zum Herstellen einer Kontaktstruktur
DE4342817A1 (de) Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE10334406A1 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee