DE19608883C2 - Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung - Google Patents

Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung

Info

Publication number
DE19608883C2
DE19608883C2 DE19608883A DE19608883A DE19608883C2 DE 19608883 C2 DE19608883 C2 DE 19608883C2 DE 19608883 A DE19608883 A DE 19608883A DE 19608883 A DE19608883 A DE 19608883A DE 19608883 C2 DE19608883 C2 DE 19608883C2
Authority
DE
Germany
Prior art keywords
film
oxide film
metal wiring
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19608883A
Other languages
English (en)
Other versions
DE19608883A1 (de
Inventor
Kenji Saitoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19608883A1 publication Critical patent/DE19608883A1/de
Application granted granted Critical
Publication of DE19608883C2 publication Critical patent/DE19608883C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung sowie eine durch das Verfahren hergestellte Halbleitervorrichtung. Die Erfindung schafft eine Technik zum Stabilisieren und Verbessern des Kontaktwiderstandes eines Durchgangslochbereichs, welcher eine Unterschicht-Aluminiumverdrahtung mit einer Oberschicht- Aluminiumverdrahtung in der Halbleitervorrichtung verbindet, welche einen SOG-Film (Aufspinn-Glasfilm; "Spin On Glass") einschließt, um die Ebenheit zwischen deren Vielschicht- Aluminiumverdrahtung zu verbessern.
Neuerdings wächst der Gebrauch einer Halbleitervorrichtung mit einer Vielschicht-Aluminiumverdrahtungsstruktur darin mit der Weiterentwicklung der Integrierstufen der LSI an. Nachstehend wird unter Bezugnahme auf die Fig. 2A bis 2D ein herkömmliches Herstellungsverfahren einer solchen Halbleitervorrichtung mit einer Vielschicht- Aluminiumverdrahtungsstruktur beschrieben.
In dem herkömmlichen Herstellungsverfahren der Halbleitervorrichtung wird, wie in Fig. 2A gezeigt, zuerst im allgemeinen eine Musterungsbehandlung durchgeführt bezüglich eines gewünschten Bereiches einer ersten Aluminiumschichtverdrahtung 1. Dann wird ein erster Oxydfilm 2, der bei einer niedrigen Temperatur gebildet werden kann und einen guten Feuchtigkeitswiderstand aufweist, als einem Zwischenisolierfilm mittels eines Plasma-CVD-Verfahrens gebildet (hiernach wird dieser Oxydfilm als "erster Plasmaoxydfilm 2" bezeichnet).
Als nächstes wird ein SOG-Film (Spin On Glass) 3 auf den ersten Plasmaoxydfilm 2 unter Verwendung eines Auftragsmittels aufgebracht, um die Ebenheit der oberen Oberfläche der Halbleitervorrichtung im Laufe ihres Herstellungsverfahrens zu verbessern, wie in Fig. 2B gezeigt. Desweiteren wird ein zweiter Oxydfilm 4 auf dem SOG-Film 3 als einem Zwischenisolierfilm mittels eines Plasma-CVD-Verfahrens aufgetragen (hiernach wird dieser Oxydfilm als "zweiter Plasmaoxydfilm 4" bezeichnet), da der Feuchtigkeitswiderstand des SOG-Films 3 im allgemeinen schwach ist.
Dann wird ein Resistmuster 5 zur Bildung eines Durchgangsloches 7 an einem gewünschten Bereich der Halbleitervorrichtung im Laufe ihres Herstellungsverfahrens mittels eines Photo-Eingravierverfahrens gebildet, wie in Fig. 2C gezeigt. Desweiteren wird ein isotropes Ätzen gegenüber dem zweiten Plasmaoxydfilm 4 mittels solcher Chemikalien wie verdünnter Fluorwasserstoffsäure usw. so durchgeführt, daß ein sich verjüngender Bereich 6 zur Verringerung des Seitenverhältnisses des Durchgangslochs 7 gebildet wird. Als nächstes wird ein anisotropes Trockenätzen an der Halbleitervorrichtung im Laufe ihres Herstellungsverfahrens so durchgeführt, daß das Durchgangsloch 7 gebildet wird, wobei das Durchgangsloch 7 jeweils den zweiten Plasmaoxydfilm 4, den SOG- Film 3 und den ersten Plasmaoxydfilm 2 penetriert, um die erste Aluminiumschichtverdrahtung 1 nach außen zu exponieren. So wird, nachdem das Resistmuster 5 entfernt worden ist, eine zweite Aluminiumschichtverdrahtung 8 mittels eines Zerstäubungsverfahrens gebildet, wie in Fig. 2D gezeigt.
In dem oben beschriebenen herkömmlichen Herstellungsverfahren einer Halbleitervorrichtung ist es jedoch so, daß, wenn das isotrope Ätzen mittels Chemikalien wie verdünnter Fluorwasserstoffsäure usw. durchgeführt wird, die Chemikalien gelegentlich den zweiten Plasmaoxydfilm 4 penetrieren, um zum SOG-Film 3 zu gelangen, und zwar aufgrund einer Ungleichheit der Dicke des zweiten Plasmaoxydfilms 4 oder einer Ungleichheit der Ätzgeschwindigkeit der Chemikalien. In diesem Fall tritt das Problem auf, daß ein Seitwärtsätzen des SOG-Films 3 verursacht wird, so daß eine Fehlverbindung oder defekte Verbindung beispielsweise in der zweiten Aluminiumschichtverdrahtung 8 verursacht wird, wie in Fig. 3 gezeigt.
Darüber hinaus tritt ferner das andere Problem auf, daß aufgrund von Wasserdampf (H2O), welcher aus dem SOG-Film 3 austritt, die zweite Aluminiumschichtverdrahtung 8 in Aluminiumoxid 9 (Al2O3) bei einem den SOG-Film 3 kontaktie­ renden Bereich umgewandelt wird, so dass ein abnormaler Kontaktwiderstand zustande kommt.
Das Patent Abstracts of Japan, E-718 (22.02.1989) Vol. 13 Nr. 78 (entsprechend JP 63-258043 A) beschreibt ein Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem eine auf einem Schichtträger angeordnete erste Metallverdrahtung überlagert wird durch das Bilden eines Zwischenisolierfilms, der einen Siliziumnitrid-Film, einen SOG-Film sowie einen weiteren Siliziumnitrid-Film in der genannten Reihenfolge einschließt, wonach ein isotropes Ätzen gegenüber dem Siliziumnitrid-Film und anschließend ein anisotropes Ätzen gegenüber dem SOG-Film und dem Siliziumnitrid-Film durchge­ führt wird. Dann wird ein zusätzlicher Siliziumnitrid-Film auf der Oberfläche der Vorrichtung abgeschieden, und anschließend wird ein weiterer anisotroper Ätzvorgang derart durchgeführt, dass ein Rest des Siliziumnitrid-Films an der Seitenwand des zuvor gebildeten Durchgangsloches verbleibt. Schließlich wird eine zweite Metallverdrahtung in dem Durch­ gangsloch gebildet und so mit der ersten Metallverdrahtung verbunden.
Das Patent Abstracts of Japan E-500 (28.11.1987), Vol. 11, Nr. 363 (entsprechend JP 62-137853 A) beschreibt ein Verfahren zur Bildung einer Multischicht-Verbindungsstruktur, bei dem zunächst eine erste Metallverdrahtung auf einem sich auf einem Halbleiterschichtträger befindlichen Isolierfilm gebildet wird, wonach über der gesamten Oberfläche ein Siliziumnitrid-Film abgeschieden wird, und dann darauf ein isolierender Film gebildet wird, indem eine Lösung eines organischen Siloxans aufgebracht und gebrannt wird. Dann wird der Isolierfilm an einer der ersten Metallverdrahtung ent­ sprechenden Stelle durch anisotropes Ätzen entfernt, wobei der Siliziumnitrid-Film als ein Ätzstopp wirkt. Sodann wird ein weiterer Siliziumnitrid-Film auf der Oberfläche abge­ schieden und ein Durchgangsloch durch anisotropes Ätzen unter Zurücklassen eines Rests Siliziumnitrid an der Wandung des Durchgangsloches gebildet, und schließlich wird eine zweite Metallverdrahtung zur Verbindung mit der ersten Metall­ verdrahtung in dem Durchgangsloch gebildet.
Das Patent Abstracts of Japan, E-1544 (06.05.1994), Vol. 13, Nr. 238 (entsprechend JP 6-29406 A) zeigt die Bildung einer Siliziumdioxid-Oxidschicht an der Seitenwand des Durchgangsloches eines Metallkontaktes.
Ferner zeigt das Patent Abstracts of Japan, E-1316 (5.2.1993), Vol. 17, Nr. 61 (entsprechend JP 4-267 543 A) die Bildung eines Kontaktloches durch isotropes und anisotropes Ätzen einer in einer Vielschicht-Struktur vorliegenden Zwischenisolationsschicht, indem eine Photoresistmaske verwendet wird und, nachdem der Photoresist entfernt und ein Siliziumoxidfilm abgeschieden wurde, Seitenwände mittels Rückätzen gebildet werden. Nach Bildung der Seitenwände wird eine Aluminiumverdrahtung gebildet.
Ferner offenbart die EP 523 856 A2 ein Verfahren zur Herstellung einer Halbleitervorrichtung, die die folgenden Schritte umfasst: das Bilden eines Zwischen-Isolierfilms, welcher einen SOG-Film, der eine auf einem Schichtträger angeordnete erste Metallverdrahtung überlagert, einen den SOG-Film überlagernden Siliziumnitrid-Dünnfilm sowie einen den Siliziumnitridfilm überlagernden Oxidfilm einschließt; das Durchführen eines isotropen Ätzens gegenüber dem Oxidfilm an einer der ersten Metallverdrahtung entsprechenden Stelle; das Bilden eines Durchgangsloches durch den Zwischenisolier­ film, um die erste Metallverdrahtung nach außen zu exponie­ ren; und das Bilden einer zweiten Metallverdrahtung, die durch das Durchgangsloch mit der ersten Metallverdrahtung verbunden wird.
Die Aufgabe vorliegender Erfindung besteht in der Bereit­ stellung eines Verfahrens zur Herstellung einer Halbleiter­ vorrichtung, bei dem das Seitwärts-Ätzen eines SOG-Films besser verhindert werden kann. Ferner ist es Aufgabe der Erfindung, eine Halbleitervorrichtung sowie ein Verfahren zu deren Herstellung zur Verfügung zu stellen, wodurch ein Qualitätsabfall einer zweiten Aluminiumschicht-Verdrahtung bei einem den SOG-Film kontaktierenden Bereich besser ver­ hindert werden kann, und wodurch die Qualität der Halbleiter­ vorrichtung weiter verbessert wird.
Zur Lösung der genannten Aufgabe stellt die Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung zur Verfügung, welches folgende Schritte umfasst: das Bilden eines ersten Oxidfilms mit einer Dicke von 200 nm bis 300 nm auf einem Schichtträger mittels eines Plasma-CVD-Verfahrens, um eine auf einem Schichtträger aufgebrachte erste Metall­ verdrahtung zu überlagern; das Bilden eines SOG-Films mit einer Dicke von 200 nm bis 300 nm bei dessen planarem Bereich auf dem ersten Oxidfilm; das Bilden eines Siliziumnitrid- Dünnfilms mit einer Dicke von 10 nm bis 30 nm auf dem SOG- Film mittels eines Plasma-CVD-Verfahrens; das Bilden eines zweiten Oxidfilms mit einer Dicke von 400 nm bis 600 nm auf dem Siliziumnitridfilm mittels eines Plasma-CVD-Verfahrens; das Durchführen eines isotropen Ätzens gegenüber dem zweiten Oxidfilm bei einer der ersten Metallverdrahtung entsprechen­ den Stelle; das Bilden eines Durchgangsloches jeweils durch den zweiten Oxidfilm, den Siliziumnitridfilm, den SOG-Film und den ersten Oxidfilm, so dass die erste Metallverdrahtung nach außen exponiert wird; das Bilden eines dritten Oxidfilms mit einer Dicke von 200 nm bis 300 nm auf der Halbleiter­ vorrichtung im Laufe der Herstellung derselben mittels eines Plasma-CVD-Verfahrens; das Durchführen eines komplett anisotropen Ätzens gegenüber dem dritten Oxidfilm mittels eines Trockenätzverfahrens, um den dritten Oxidfilm nur an der Seitenwand des Durchgangsloches zurückzulassen; und das Bilden einer zweiten Metallverdrahtung, die mit der ersten Metallverdrahtung durch das Durchgangsloch verbunden ist.
In einem weiteren Gegenstand stellt die Erfindung ferner eine Halbleitervorrichtung zur Verfügung, die durch das oben geschilderte Verfahren hergestellt wurde und Folgendes um­ fasst: eine erste Metallverdrahtung, die auf einem Schicht­ träger aufgebracht ist; einen Zwischenisolierfilm, der auf dem Schichtträger so gebildet ist, dass die erste Metall­ verdrahtung teilweise überlagert ist, und der einen ersten Oxidfilm mit einer Dicke von 200 nm bis 300 nm, einen SOG- Film mit einer Dicke von 200 nm bis 300 nm bei dessen planarem Bereich, einen Siliziumnitrid-Dünnfilm und einen zweiten Oxidfilm mit einer Dicke von 400 nm bis 600 nm in der genannten Reihenfolge einschließt; eine Oxidschicht, die auf der Seitenwand eines Durchgangsloches gebildet ist, welcher durch den Zwischenisolierfilm bei einer der ersten Metall­ verdrahtung entsprechenden Stelle gebildet ist; und eine zweite Metallverdrahtung, die mit der ersten Metallver­ drahtung durch das Durchgangsloch verbunden ist.
Im oben bezeichneten Herstellungsverfahren wird der auf dem SGG-Film gebildete Siliziumnitrid-Dünnfilm nicht durch Ätzchemikalien wie verdünnte Fluorwasserstoffsäure oder dergleichen geätzt. So wird, wenn das isotrope Ätzen durch Chemikalien wie Fluorwasserstoffsäure und dergleichen gegenüber dem Oxidfilm auf dem Siliziumnitridfilm durchgeführt wird, um einen sich verjüngenden Bereich zu bilden, der SOG-Film unter dem Siliziumnitridfilm, selbst wenn der Oxidfilm abnormal dünner ist oder die Ätzgeschwin­ digkeit abnormal hoch ist, nicht geätzt. Deshalb wird, selbst wenn eine Veränderung in der Dicke des Oxidfilms oder in der Ätzgeschwindigkeit der Chemikalien auftritt, ein Seitwärtsätzen des SOG-Films nicht verursacht. So wird eine Halbleitervorrichtung von guter Qualität erhalten, in der eine Fehlverbindung oder eine defekte Verbindung nicht zustande kommt.
Ferner wird in dem oben beschriebenen Herstellungsverfahren zwischen dem Schritt des Bildens des Durchgangsloches und dem Schritt des Bildens der zweiten Metallverdrahtung ein Schritt des Bildens einer Oxidschicht durchgeführt, die eine Seitenwand des Durchgangsloches überlagert.
In diesem Fall wird, da ein direkter Kontakt zwischen der zweiten Metallverdrahtung and dem SOG-Film in dem Durch­ gangsloch durch die Oxidschicht verhindert wird, das Ausdringen von Wasserdampf (H2O) aus dem SOG-Film verhindert, so dass ein Qualitätsabfall der zweiten Metallverdrahtung aufgrund von Wasserdampf wirksam verhindert wird. So wird der Kontaktwiderstand der Halbleitervorrichtung besser, so dass die Qualität der Halbleitervorrichtung stark verbessert wird.
In dem oben beschriebenen Herstellungsverfahren umfasst der Schritt zur Bildung der Oxidschicht die Schritte des Bildens eines anderen Oxidfilms auf der Halbleitervorrichtung im Laufe ihres Herstellungsverfahrens, sowie des Durchführens eines komplett anisotropen Ätzens des anderen Oxidfilms mittels eines Trockenätzverfahrens, um so den anderen Oxidfilm nur an der Seitenwand des Durchgangsloches als Oxidschicht zurückzulassen. In diesem Fall kann die Oxidschicht auf der Seitenwand des Durchgangsloches leicht gebildet werden.
Genauer umfasst das oben beschriebene Herstellungsverfahren die Schritte des Bildens eines ersten Oxidfilms mit einer Dicke von 200 nm bis 300 nm auf einem Schichtträger, um eine erste Metallverdrahtung, die auf dem Schichtträger mittels eines Plasma-CVD-Verfahrens aufgebracht wurde, zu überlagern, des Bildens eines SOG-Films mit einer Dicke von 200 nm bis 300 nm auf dem ersten Oxidfilm an einem flachen Bereich davon, des Bildens eines Siliziumnitrid-Dünnfilms mit einer Dicke von 10 nm bis 30 nm auf dem SOG-Film mittels eines Plasma- CVD-Verfahrens, des Bildens eines zweiten Oxidfilms mit einer Dicke von 400 nm bis 600 nm auf dem Siliziumnitridfilm mittels eines Plasma-CVD-Verfahrens, des Durchführens eines isotropen Ätzens gegenüber dem zweiten Oxidfilm an einer der ersten Metallverdrahtung entsprechenden Position, des Bildens eines Durchgangsloches jeweils durch den zweiten Oxidfilm, den Siliziumnitridfilm, den SOG-Film und den ersten Oxidfilm, um die erste Metallverdrahtung nach außen zu exponieren, des Bildens eines dritten Oxidfilms mit einer Dicke von 200 nm bis 300 nm auf der Halbleitervorrichtung im Laufe der Herstellung derselben mittels eines Plasma-CVD-Verfahrens, des Durchführens eines komplett anisotropen Ätzens gegenüber dem dritten Oxidfilm mittels eines Trockenätzverfahrens, um den dritten Oxidfilm nur an einer Seitenwand des Durchgangsloches zurückzulassen, and des Bildens einer zweiten Metallverdrahtung, die mit der ersten Metallverdrahtung durch das Durchgangsloch verbunden ist.
In dem oben beschriebenen Herstellungsverfahren wird der Siliziumnitrid-Dünnfilm von 10 bis 30 nm Dicke, welcher auf dem SOG-Film gebildet ist, nicht durch Ätzchemikalien wie verdünnte Wasserstoffsäure und dergleichen geätzt. So wird, wenn ein isotropes Ätzen durch Chemikalien wie Fluorwasserstoffsäure und dergleichen gegenüber dem zweiten Oxidfilm auf dem Siliziumnitridfilm durchgeführt wird, um einen sich verjüngenden Bereich zu bilden, der SOG-Film unter dem Siliziumnitridfilm, selbst wenn der zweite Oxidfilm abnormal dünner ist oder die Ätzgeschwindigkeit abnormal höher ist, nicht geätzt. Deshalb wird, selbst wenn eine Änderung in der Dicke des zweiten Oxidfilms oder in der Ätzgeschwindigkeit der Chemikalien auftritt, ein Seitwärts­ ätzen des SOG-Films nicht verursacht. So wird eine Halb­ leitervorrichtung von guter Qualität erhalten, indem Fehl­ verbindung oder Defektverbindung nicht verursacht wird. Darüber hinaus wird, da ein Teil des dritten Oxidfilms auf der Seitenwand des Durchgangsloches zurückbleibt, ein direkter Kontakt zwischen der zweiten Metallverdrahtung und dem SOG-Film in dem Durchgangsloch durch den Rest des dritten Oxidfilms verhindert. Deshalb wird das Austreten von Wasserdampf (H2O) aus dem SOG-Film verhindert, so dass der Qualitätsabfall der zweiten Metallverdrahtung aufgrund des Wasserdampfes wirksam verhindert wird. So wird der Kontakt­ widerstand der Halbleitervorrichtung besser, so dass die Qualität der Halbleitervorrichtung stark verbessert wird.
In der ober bezeichneten Halbleitervorrichtung wird der direkte Kontakt zwischen der zweiten Metallverdrahtung und dem SOG-Film in dem Durchgangsloch durch die Oxidschicht verhindert. Deshalb wird der Austritt von Wasserdampf (H2O) aus dem SOG-Film verhindert, so dass ein Qualitätsabfall der zweiten Metallverdrahtung aufgrund von Wasserdampf wirksam verhindert wird. So wird der Kontaktwiderstand der Halb­ leitervorrichtung besser, so dass die Qualität der Halb­ leitervorrichtung stark verbessert wird.
Weil in der Halbleitervorrichtung der Zwischenisolierfilm ferner einen ersten Oxidfilm, der zwischen dem SOG-Film und dem Schichtträger angebracht ist, and einen zweiten Oxidfilm, der auf dem SOG-Film aufgebracht ist, umfasst, ist der Feuchtigkeitswiderstand des Zwischenisolierfilms durch die Oxidfilme stark verbessert.
Ferner wird dadurch, dass der erste Oxidfilm eine Dicke von 200 nm bis 300 nm, der SOG-Film eine Dicke von 200 nm bis 300 nm an einem ebenen Bereich davon, and der zweite Oxidfilm eine Dicke von 400 nm bis 600 nm aufweist, die Große der Halb­ leitervorrichtung verringert, da jeder der SOG- bzw. der Oxidfilme eine geeignete Dicke aufweist, die geeignet ist, eine ausreichende Starke dafür zur Verfügung zu stellen und eine unnötige Dicke der Halbleitervorrichtung zu verhindern. So wird die Qualität der Halbleitervorrichtung weiter verbessert.
Diese und andere Aufgaben, Merkmale and Vorteile der vor­ liegenden Erfindung werden deutlicher aus der folgenden Beschreibung in Verbindung mit der bevorzugten Ausführungs­ form unter Bezugnahme auf die beiliegenden Zeichnungen, in denen gleiche Teile mit gleichen Bezugszeichen bezeichnet sind, and wobei:
Fig. 1A bis 1F vertikale Schnittansichten einer Halblei­ tervorrichtung sind, die ein Herstellungsverfahren der Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigen;
Fig. 2A bis 2D vertikale Schnittansichten einer herkömm­ lichen Halbleitervorrichtung sind, die ein herkömmliches Herstellungsverfahren einer Halbleitervorrichtung zeigen; und
Fig. 3 eine vertikale Schnittansicht der herkömmlichen Halbleitervorrichtung ist, welche ein Problem bezüglich der Halbleitervorrichtung zeigt, die durch das herkömmliche Herstellungsverfahren hergestellt wurde.
Hiernach wird eine bevorzugte Ausführungsform der vorliegen­ den Erfindung konkret unter Bezugnahme auf die Fig. 1A bis 1F beschrieben, welche ein Herstellungsverfahren der Halb­ leitervorrichtung gemäß der vorliegenden Erfindung zeigen.
In dem Herstellungsverfahren der Halbleitervorrichtung gemäß, der vorliegenden Erfindung wird, wie in Fig. 1A gezeigt, zuerst eine Musterbildungsbehandlung an einem gewünschten Bereich einer ersten Aluminiumschichtverdrahtung 1 (eine erste Metallverdrahtung) durchgeführt. Dabei wird die erste Metallverdrahtung 1 auf einem Schichtträger S aufgebracht. Im allgemeinen besteht der Schichtträger S aus einem Halbleiter wie Silizium etc.. Dann wird auf der ersten Aluminiumschicht­ verdrahtung 1 and dem Schichtträger S ein erster Plasmaoxid- (zum Beispiel Siliziumoxid-) Film 2 mit einer Dicke von 200 nm bis 300 nm mittels eines Plasma-CVD- Verfahrens niedergeschlagen. Dabei überlagert der erste Plasmaoxidfilm 2 die erste Aluminiumschichtverdrahtung 1. Als nächstes wird ein SOG- (Spin On Glass-) Film 3, dessen planarer Bereich eine Dicke von 200 nm bis 300 nm aufweist, auf dem ersten Plasmaoxidfilm 2 unter Verwendung eines Auftragsmittels zur Verbesserung der Ebenheit der oberen Oberfläche gebildet. Ferner wird ein Siliziumnitrid- (SiN-) Film 10 mit einer Dicke von etwa 10 bis 30 nm auf dem SOG-Film 3 mittels eines Plasma-CVD-Verfahrens niedergeschlagen. Ferner wird ein zweiter Plasmaoxid- (zum Beispiel Siliziumoxid-) Film 4 mit einer Dicke von 400 nm bis 600 nm, welcher einer der Zwischenisolierfilme darstellt, auf dem Silizium­ nitridfilm 10 mittels eines Plasma-CVD-Verahrens nieder­ geschlagen.
Dann wird ein Resistmuster 5 zur Bildung eines Durchgangs­ loches an einem gewünschten Bereich der Halbleitervorrichtung im Laufe ihres Herstellungsverfahrens mittels einer Photo­ eingraviertechnik gebildet, wie in Fig. 1B gezeigt. Ferner wird ein isotropes Ätzen gegenüber dem zweiten Plasmaoxidfilm 4 mittels solcher Chemikalien wie verdünnter Fluorwasser­ stoffsäure etc. durchgeführt, um so einen sich verjüngenden Bereich 6 zur Verminderung des Seitenverhältnisses des Durchgangsloches 7 zu bilden. Dabei wird der Siliziumnitridfilm 10 durch die Fluorwasserstoffsäure etc. nicht geätzt. Deshalb wird, selbst wenn eine Veränderung in der Dicke des zweiten Plasmaoxidfilms 4 und/oder in der Ätzgeschwindigkeit der Chemikalien auftritt, ein Seitwärtsätzen des SOG-Films 3 nicht verursacht.
Als nächstes wird ein anisotropes Trockenätzen gegenüber dem Siliziumnitridfilm 10, dem SOG-Film 3 und dem ersten Plasmaoxidfilm 2 durchgeführt, um das Durchgangsloch 7 zu bilden, wie in Fig. 1C gezeigt. So wird, nachdem das Resistmuster 5 entfernt worden ist, ein dritter Oxid- (zum Beispiel Siliziumoxid-) Film 11 mit einer Dicke von etwa 200 nm bis 300 nm auf der Oberfläche der Halbleitervorrichtung im Laufe ihres Herstellungsverfahrens mittels eines Plasma-CVD-Verfahrens niedergeschlagen (hiernach wird dieser Oxidfilm als "dritter Plasmaoxidfilm 11" bezeichnet), wie in Fig. 1D gezeigt.
Dann wird ein komplett anisotropes Trockenätzen gegenüber dem dritten Plasmaoxidfilm 11 durchgeführt, um die dritte Plasmaoxidschicht 11a (ein Teil des dritten Plasmaoxidfilms 11) nur an der Seitenwand des Durchgangsloches 7 zurück­ zulassen, wie in Fig. 1E gezeigt. Danach wird eine zweite Aluminiumschichtverdrahtung 8 (eine zweite Metallverdrahtung) durch das Zerstäubungsverfahren gebildet, wie in Fig. 1F gezeigt. Dabei wird die zweite Aluminiumschichtverdrahtung 8 elektrisch mit der ersten Aluminiumschichtverdrahtung 1 durch das Durchgangsloch 7 verbunden.
Gemäß dem oben beschriebenen Herstellungsverfahren wird, da der Austritt von Wasserdampf (H2O) aus dem SOG-Film 3 verhindert wird, die zweite Aluminiumschichtverdrahtung 8 nicht in Aluminiumoxid umgewandelt. Deshalb wird der Kontakt­ widerstand zwischen der ersten Aluminiumschichtverdrahtung 1 und der zweiten Aluminiumschichtverdrahtung 8 stabilisiert und verbessert, so dass die Qualität der Halbleitervorrich­ tung stark verbessert wird.

Claims (2)

1. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend die Schritte:
das Bilden eines ersten Oxidfilms mit einer Dicke von 200 nm bis 300 nm auf einem Schichtträger mittels eines Plasma-CVD-Verfahrens, um eine auf einem Schichtträger aufgebrachte erste Metallverdrahtung zu überlagern;
das Bilden eines SOG-Films mit einer Dicke von 200 nm bis 300 nm bei dessen planarem Bereich auf dem ersten Oxidfilm;
das Bilden eines Siliziumnitrid-Dünnfilms mit einer Dicke von 10 nm bis 30 nm auf dem SOG-Film mittels eines Plasma-CVD-Verfahrens;
das Bilden eines zweiten Oxidfilms mit einer Dicke von 400 nm bis 600 nm auf dem Siliziumnitridfilm mittels eines Plasma-CVD-Verfahrens;
das Durchführen eines isotropen Ätzens gegenüber dem zweiten Oxidfilm bei einer der ersten Metallverdrahtung entsprechenden Stelle;
das Bilden eines Durchgangsloches jeweils durch den zweiten Oxidfilm, den Siliziumnitridfilm, den SOG-Film und den ersten Oxidfilm, so dass die erste Metallverdrahtung nach außen exponiert wird;
das Bilden eines dritten Oxidfilms mit einer Dicke von 200 nm bis 300 nm auf der Halbleitervorrichtung im Laufe der Herstellung derselben mittels eines Plasma-CVD- Verfahrens;
das Durchführen eines komplett anisotropen Ätzens gegenüber dem dritten Oxidfilm mittels eines Trockenätzverfahrens, um den dritten Oxidfilm nur an der Seitenwand des Durchgangsloches zurückzulassen; und
das Bilden einer zweiten Metallverdrahtung, die mit der ersten Metallverdrahtung durch das Durchgangsloch verbunden ist.
2. Halbleitervorrichtung, die durch ein Verfahren gemäß Anspruch 1 hergestellt wurde und Folgendes umfasst:
eine erste Metallverdrahtung, die auf einem Schichtträger aufgebracht ist;
ein Zwischenisolierfilm, der auf dem Schichtträger so gebildet ist, dass die erste Metallverdrahtung teilweise überlagert ist, und der einen ersten Oxidfilm mit einer Dicke von 200 nm bis 300 nm, einen SOG-Film mit einer Dicke von 200 nm bis 300 nm bei dessen planarem Bereich, einen Siliziumnitrid-Dünnfilm und einen zweiten Oxidfilm mit einer Dicke von 400 nm bis 600 nm in der genannten Reihenfolge einschließt;
eine Oxidschicht, die auf der Seitenwand eines Durchgangsloches gebildet ist, welcher durch den Zwischenisolierfilm bei einer der ersten Metallverdrahtung entsprechenden Stelle gebildet ist; und
eine zweite Metallverdrahtung, die mit der ersten Metallverdrahtung durch das Durchgangsloch verbunden ist.
DE19608883A 1995-06-23 1996-03-07 Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung Expired - Fee Related DE19608883C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15772195 1995-06-23
JP28584495A JP3369817B2 (ja) 1995-06-23 1995-11-02 半導体装置

Publications (2)

Publication Number Publication Date
DE19608883A1 DE19608883A1 (de) 1997-01-02
DE19608883C2 true DE19608883C2 (de) 2001-12-13

Family

ID=26485076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19608883A Expired - Fee Related DE19608883C2 (de) 1995-06-23 1996-03-07 Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US5946593A (de)
JP (1) JP3369817B2 (de)
KR (1) KR100234825B1 (de)
DE (1) DE19608883C2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192355B1 (en) * 1997-09-09 2001-02-20 Baan Development B.V. Method of configuring a set of objects in a computer
US6143649A (en) * 1998-02-05 2000-11-07 Micron Technology, Inc. Method for making semiconductor devices having gradual slope contacts
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6261946B1 (en) * 1999-01-05 2001-07-17 Advanced Micro Devices, Inc. Method for forming semiconductor seed layers by high bias deposition
JP2001185619A (ja) 1999-12-27 2001-07-06 Mitsubishi Electric Corp コンタクト構造の製造方法
JP2002190518A (ja) 2000-12-20 2002-07-05 Mitsubishi Electric Corp 半導体装置とその製造方法
US6541370B1 (en) * 2001-09-17 2003-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Composite microelectronic dielectric layer with inhibited crack susceptibility
KR100818711B1 (ko) * 2006-12-07 2008-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137853A (ja) * 1985-12-11 1987-06-20 Nec Corp 多層配線の形成方法
JPS63258043A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体装置の製造方法
JPH04267543A (ja) * 1991-02-22 1992-09-24 Nec Corp 半導体装置およびその製造方法
JPH04326750A (ja) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp 半導体装置の製造方法
EP0523856A2 (de) * 1991-06-28 1993-01-20 STMicroelectronics, Inc. Verfahren zur Herstellung von einer Kontaktbohrung für Mehrschichtverbindungen in integrierten Schaltungen
JPH0629406A (ja) * 1991-11-18 1994-02-04 Sony Corp コンタクト構造及びそのコンタクト形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
CA2026605C (en) * 1990-10-01 2001-07-17 Luc Ouellet Multi-level interconnection cmos devices including sog
KR920015542A (ko) * 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법
US5177588A (en) * 1991-06-14 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including nitride layer
US5246883A (en) * 1992-02-06 1993-09-21 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5413963A (en) * 1994-08-12 1995-05-09 United Microelectronics Corporation Method for depositing an insulating interlayer in a semiconductor metallurgy system
US5554567A (en) * 1994-09-01 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for improving adhesion to a spin-on-glass
US5652172A (en) * 1996-04-29 1997-07-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for controlling the etch profile of an aperture formed through a multi-layer insulator layer
US5597764A (en) * 1996-07-15 1997-01-28 Vanguard International Semiconductor Corporation Method of contact formation and planarization for semiconductor processes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137853A (ja) * 1985-12-11 1987-06-20 Nec Corp 多層配線の形成方法
JPS63258043A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体装置の製造方法
JPH04267543A (ja) * 1991-02-22 1992-09-24 Nec Corp 半導体装置およびその製造方法
JPH04326750A (ja) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp 半導体装置の製造方法
EP0523856A2 (de) * 1991-06-28 1993-01-20 STMicroelectronics, Inc. Verfahren zur Herstellung von einer Kontaktbohrung für Mehrschichtverbindungen in integrierten Schaltungen
JPH0629406A (ja) * 1991-11-18 1994-02-04 Sony Corp コンタクト構造及びそのコンタクト形成方法

Also Published As

Publication number Publication date
DE19608883A1 (de) 1997-01-02
US5946593A (en) 1999-08-31
JP3369817B2 (ja) 2003-01-20
JPH0969560A (ja) 1997-03-11
KR100234825B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE4219529C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen in CMOS-Technik mit "local interconnects"
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE19723062C2 (de) Verfahren zum Bilden einer selbst ausgerichteten Metallverdrahtung für ein Halbleiterbauelement
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE69930027T2 (de) Metallisierungsverfahren für Halbleiter
DE10229346B4 (de) Verfahren zur Herstellung eines Halbleiterelementes
DE3034900C2 (de) Verfahren zur Herstellung einer aluminiumhaltigen Leiterschicht
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE10334406A1 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE19820488A1 (de) Herstellungsverfahren einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee