JPH0969560A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0969560A
JPH0969560A JP7285844A JP28584495A JPH0969560A JP H0969560 A JPH0969560 A JP H0969560A JP 7285844 A JP7285844 A JP 7285844A JP 28584495 A JP28584495 A JP 28584495A JP H0969560 A JPH0969560 A JP H0969560A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
metal wiring
oxide film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7285844A
Other languages
English (en)
Other versions
JP3369817B2 (ja
Inventor
Kenji Saito
健二 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP28584495A priority Critical patent/JP3369817B2/ja
Priority to US08/603,351 priority patent/US5946593A/en
Priority to KR1019960005770A priority patent/KR100234825B1/ko
Priority to DE19608883A priority patent/DE19608883C2/de
Publication of JPH0969560A publication Critical patent/JPH0969560A/ja
Application granted granted Critical
Publication of JP3369817B2 publication Critical patent/JP3369817B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 ＳＯＧ膜のサイドエッチングを防止すること
ができ、さらにはＳＯＧ膜との当接部における２層目ア
ルミ配線の変質を防止することができる半導体装置及び
その製造方法を得る。 【解決手段】 第１アルミ配線１上に、１層目プラズマ
酸化膜２とＳＯＧ膜３とシリコン窒化膜１０と２層目プ
ラズマ酸化膜４とからなる層間絶縁膜層を形成し、該層
間絶縁膜層の上にレジストパターン５を形成する。次に
２層目プラズマ酸化膜４に対して等方性エッチングを施
してテーパー部６を形成した後、異方性エッチングによ
りスルーホール７を形成する。さらに、３層目プラズマ
酸化膜１１を堆積した後、これをドライエッチによる異
方性エッチングで全面エッチングし、スルーホール７の
側壁にプラズマ酸化膜１１ａを残す。この後、第２アル
ミ配線８を形成してサイドエッチあるいはアルミ配線の
変質のない半導体装置を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関するものであって、とくに多層アルミ配線
間の平坦性を向上させるためにＳＯＧ（Ｓpin Ｏn Ｇ
lass）を使用している半導体装置及びその製造方法にお
いて、下層アルミ配線と上層アルミ配線とをつなぐスル
ーホール部のコンタクト抵抗を安定かつ良好にするため
の手法に関するものである。
【０００２】
【従来の技術】近年、ＬＳＩの高集積化に伴い、多層ア
ルミ配線構造を備えた半導体装置が増加しつつある。以
下、図２（ａ）〜図２（ｄ）を参照しつつ、かかる多層
アルミ配線構造を備えた従来の半導体装置の製造方法を
説明する。図２（ａ）に示すように、一般に従来の半導
体装置の製造方法においては、まず１層目アルミ配線１
を所望の部分にパターニングした後、層間絶縁膜層を形
成するために、低温で成膜することができかつ耐湿性に
優れた第１酸化膜２をプラズマＣＶＤ法で形成する（以
下、この酸化膜を「１層目プラズマ酸化膜２」とい
う）。
【０００３】次に、図２（ｂ）に示すように、平坦性を
向上させるために、１層目プラズマ酸化膜２の上に、コ
ーターによる塗布によりＳＯＧ（Ｓpin Ｏn Ｇlass）
膜３を形成する。そして、一般にＳＯＧ膜３は耐湿性が
劣るので、さらに該ＳＯＧ膜３の上に、プラズマＣＶＤ
法により第２酸化膜４（以下、これを「２層目プラズマ
酸化膜４」という。）を堆積し、層間絶縁膜層を形成す
る。
【０００４】そして、図２（ｃ）に示すように、写真製
版処理により、製造途上にある半導体装置上の所望の部
分にスルーホール開孔のためのレジストパターン５を形
成する。さらに、スルーホールのアスペクト比を低減す
るために、希フッ酸等の薬液で２層目プラズマ酸化膜４
に等方性エッチングを施してテーパー部６を形成した
後、ドライエッチによる異方性エッチングで２層目プラ
ズマ酸化膜４から１層目アルミ配線１に達するスルーホ
ール７（１層目アルミ配線１を外部に露出させるスルー
ホール７）を開孔する。最後に、図２（ｄ）に示すよう
に、レジストパターン５を除去した後、スパッタ法によ
り２層目アルミ配線８を形成する。
【０００５】
【発明が解決しようとする課題】しかしながら、かかる
従来の半導体装置の製造方法では、希フッ酸等の薬液で
等方性エッチングを施すときに、２層目プラズマ酸化膜
４の膜厚のばらつきあるいは薬液のエッチングレートの
ばらつき等により、しばしば薬液が２層目プラズマ酸化
膜４をつき破ってＳＯＧ膜３にまで達してしまい、この
ような場合は例えば図３に示すように、ＳＯＧ膜３のサ
イドエッチングが引き起こされ、２層目アルミ配線８の
断線ないしは接続不良が生じるといった問題がある。
【０００６】また、ＳＯＧ膜３からの水分（Ｈ2Ｏ）の
脱ガスにより、図２（ｄ）に示すように、２層目アルミ
配線８がＳＯＧ膜３と接する部分でアルミナ（Ａｌ
2Ｏ3）９に変質して、コンタクト抵抗異常が生じるとい
った問題がある。
【０００７】本発明は、上記従来の問題を解決するため
になされたものであって、ＳＯＧ膜のサイドエッチング
を防止することができる半導体装置及びその製造方法を
得ることを解決すべき課題とする。さらには、ＳＯＧ膜
との当接部における２層目アルミ配線の変質を防止する
ことができる半導体装置及びその製造方法を得ることを
も課題すべき課題とする。
【０００８】
【課題を解決するための手段】上記の課題を解決すべく
なされた本発明の第１の態様は、第１金属配線の上にＳ
ＯＧ膜を含む層間絶縁膜層が形成され、上記層間絶縁膜
層に形成されたスルーホールを介して上記第１金属配線
に接続された第２金属配線が設けられている半導体装置
において、上記ＳＯＧ膜の上に薄いシリコン窒化膜が堆
積され、該シリコン窒化膜の上に酸化膜が堆積されてい
ることを特徴とするものである。
【０００９】この第１の態様にかかる半導体装置におい
ては、その製造途上でＳＯＧ膜の上にシリコン窒化膜が
形成されることになる。ここで、シリコン窒化膜は希フ
ッ酸等の薬液によってエッチングされないので、シリコ
ン窒化膜の上の酸化膜に対して希フッ酸等の薬液で等方
性エッチングを施してテーパー部を形成する際に、該酸
化膜が薄かったりあるいはエッチングレートが高かった
りしても、シリコン窒化膜の下側のＳＯＧ膜はエッチン
グされない。したがって、上記酸化膜の厚さあるいはエ
ッチングレートにばらつきがあっても、ＳＯＧ膜にサイ
ドエッチングが生じない。
【００１０】本発明の第２の態様は、本発明の第１の態
様にかかる半導体装置において上記スルーホールの側壁
に酸化物層が形成されていることを特徴とするものであ
る。
【００１１】この第２の態様にかかる半導体装置におい
ては、基本的には本発明の第１の態様にかかる半導体装
置の場合と同様の作用が生じる。さらに、スルーホール
内では酸化物層により第２金属配線とＳＯＧ膜との直接
の接触が妨げられる。このため、ＳＯＧ膜からの水分
（Ｈ2Ｏ）の脱ガスが防止され、該水分に起因する第２
金属配線の変質が防止される。
【００１２】本発明の第３の態様は、本発明の第２の態
様にかかる半導体装置において、上記酸化物層が、上記
スルーホールを覆うようにして上記酸化膜の上に堆積さ
れたもう１つの酸化膜が異方性ドライエッチングにより
全面エッチングされてスルーホール側壁にのみ残留して
いる残留酸化膜であることを特徴とするものである。
【００１３】この第３の態様にかかる半導体装置におい
ては、スルーホールの側壁に残留する残留酸化膜により
第２金属配線とＳＯＧ膜との直接の接触が妨げられるの
で、本発明の第２の態様にかかる半導体装置の場合と同
様に、ＳＯＧ膜からの水分（Ｈ2Ｏ）の脱ガスが防止さ
れて、該水分に起因する第２金属配線の変質が防止され
る。
【００１４】本発明の第４の態様は、本発明の第３の態
様にかかる半導体装置において、上記ＳＯＧ膜が、上記
第１金属配線の上に堆積された厚さ２０００Å〜３００
０Åの下敷酸化膜の上に形成されていて、該ＳＯＧ膜の
平坦部の厚さが２０００Å〜３０００Åとされ、上記シ
リコン窒化膜の厚さが１００Å〜３００Åとされ、該シ
リコン窒化膜の上に堆積されたされた酸化膜の厚さが４
０００Å〜６０００Åとされ、上記のもう１つの酸化膜
の厚さが２０００Å〜３０００Åとされていることを特
徴とするものである。
【００１５】この第４の態様にかかる半導体装置におい
ては、基本的には本発明の第３の態様にかかる半導体装
置の場合と同様の作用が生じる。さらに、ＳＯＧ膜、シ
リコン窒化膜及び各種酸化膜が、それぞれ十分な強度を
保有しつつ該半導体装置の厚みの無用な増大を回避しう
る適切な厚さとされるので、該半導体装置がコンパクト
なものとなる。
【００１６】本発明の第５の態様は、第１金属配線の上
に少なくともＳＯＧ膜を含む層間絶縁膜層を形成する層
間絶縁膜層形成工程と、上記層間絶縁膜層に、上記第１
金属配線を外部に露出させるスルーホールを形成するス
ルーホール形成工程と、上記スルーホールを介して上記
第１金属配線に接続される第２金属配線を形成する第２
金属配線形成工程とを含む半導体装置の製造方法におい
て、上記層間絶縁膜層形成工程が、ＳＯＧ膜の上にシリ
コン窒化膜を薄く堆積させる過程と、該シリコン窒化膜
の上に酸化膜を堆積させる過程とを含むことを特徴とす
るものである。
【００１７】この第５の態様にかかる半導体装置の製造
方法においては、ＳＯＧ膜の上にシリコン窒化膜が形成
されるが、シリコン窒化膜は希フッ酸等の薬液によって
エッチングされない。このため、シリコン窒化膜の上の
酸化膜に対して希フッ酸等の薬液で等方性エッチングを
施してテーパー部を形成する際に、該酸化膜が薄かった
りあるいはエッチングレートが高かったりしても、シリ
コン窒化膜の下側のＳＯＧ膜はエッチングされない。し
たがって、上記酸化膜の厚さあるいはエッチングレート
にばらつきがあっても、ＳＯＧ膜にサイドエッチングが
生じない。
【００１８】本発明の第６の態様は本発明の第５の態様
にかかる半導体装置の製造方法において、上記スルーホ
ール形成工程と上記第２金属配線形成工程との間に、製
造途上にある半導体装置上にもう１つの酸化膜を堆積さ
せた上で、該酸化膜にドライエッチによる異方性エッチ
ングで全面エッチングを施し、スルーホールの側壁にの
み上記酸化膜を残留させる側壁形成工程を含むことを特
徴とするものである。
【００１９】この第６の態様にかかる半導体装置の製造
方法においては、基本的には本発明の第５の態様にかか
る半導体装置の製造方法の場合と同様の作用が生じる。
さらに、スルーホールの側壁に酸化膜の一部が残留する
ので、スルーホール内においては該酸化膜により第２金
属配線とＳＯＧ膜との直接の接触が妨げられる。このた
め、ＳＯＧ膜からの水分（Ｈ2Ｏ）の脱ガスが防止さ
れ、該水分に起因する第２金属配線の変質が防止され
る。
【００２０】本発明の第７の態様は、第１金属配線の上
に少なくともＳＯＧ膜を含む層間絶縁膜層を形成する層
間絶縁膜層形成工程と、上記層間絶縁膜層に、上記第１
金属配線を外部に露出させるスルーホールを形成するス
ルーホール形成工程と、上記スルーホールを介して上記
第１金属配線に接続される第２金属配線を形成する第２
金属配線形成工程とを含む半導体装置の製造方法におい
て、上記層間絶縁膜層形成工程が、上記第１金属配線の
上にプラズマＣＶＤ法により厚さが２０００Å〜３００
０Åの第１酸化膜を堆積させる過程と、該第１酸化膜の
上に平坦部の厚さが２０００Å〜３０００ÅのＳＯＧ膜
を形成する過程と、該ＳＯＧ膜の上にプラズマＣＶＤ法
により厚さが１００Å〜３００Åのシリコン窒化膜を堆
積させる過程と、該シリコン窒化膜の上にプラズマＣＶ
Ｄ法により厚さが４０００Å〜６０００Åの第２酸化膜
を堆積させる過程とを含み、上記スルーホール形成工程
と上記第２金属配線形成工程との間に、製造途上にある
半導体装置上にプラズマＣＶＤ法により厚さが２０００
Å〜３０００Åの第３酸化膜を堆積させた上で、該第３
酸化膜にドライエッチによる異方性エッチングで全面エ
ッチングを施し、スルーホールの側壁にのみ上記第３酸
化膜を残留させる側壁形成工程を含むことを特徴とする
ものである。
【００２１】この第７の態様にかかる半導体装置の製造
方法においては、ＳＯＧ膜の上に厚さが１００Å〜３０
０Åのシリコン窒化膜が形成されるが、シリコン窒化膜
は希フッ酸等の薬液によってエッチングされない。この
ため、シリコン窒化膜の上の第２酸化膜に対して希フッ
酸等の薬液で等方性エッチングを施してテーパー部を形
成する際に、該第２酸化膜が薄かったりあるいはエッチ
ングレートが高かったりしても、シリコン窒化膜の下側
のＳＯＧ膜はエッチングされない。したがって、第２酸
化膜の厚さあるいはエッチングレートにばらつきがあっ
ても、ＳＯＧ膜にサイドエッチングが生じない。さら
に、スルーホールの側壁に第３酸化膜の一部が残留する
ので、スルーホール内においては該第３酸化膜により第
２金属配線とＳＯＧ膜との直接の接触が妨げられる。こ
のため、ＳＯＧ膜からの水分（Ｈ2Ｏ）の脱ガスが防止
され、該水分に起因する第２金属配線の変質が防止され
る。
【００２２】
【発明の実施の形態】以下、発明の実施の形態を具体的
に説明する。図１（ａ）〜図１（ｄ）は本発明にかかる
半導体装置の製造方法を示す工程図である。以下、これ
らの図を参照しつつ該製造方法を説明する。図１（ａ）
に示すように、本発明にかかる半導体装置の製造におい
ては、まず１層目アルミ配線１（第１金属配線）を所望
の部分にパターニングした後、該１層目アルミ配線１の
上に、プラズマＣＶＤ法により１層目プラズマ酸化膜２
を２０００Å〜３０００Åの厚さとなるように堆積させ
る。次に、平坦性を向上させるために、１層目プラズマ
酸化膜２の上に、ＳＯＧ膜３を平坦部で２０００Å〜３
０００Å程度の厚さとなるようにコーターで塗布する。
そして、このＳＯＧ膜３の上に、プラズマＣＶＤ法によ
りシリコン窒化膜（ＳｉＮ）１０を１００Å〜３００Å
程度の厚さとなるように堆積させる。この後、該シリコ
ン窒化膜１０の上に、プラズマＣＶＤ法により２層目プ
ラズマ酸化膜４を４０００Å〜６０００Åの厚さとなる
ように堆積させ、層間絶縁膜層を形成する。
【００２３】次に、図１（ｂ）に示すように、写真製版
処理により、製造途上にある半導体装置の表面の所望の
部分にスルーホール開孔のためのレジストパターン５を
形成する。そして、２層目プラズマ酸化膜４に対して、
希フッ酸等の薬液で等方性エッチングを施してテーパー
部６を形成し、スルーホールのアスペクト比を低減す
る。このとき、シリコン窒化膜１０は希フッ酸ではエッ
チングされないので、２層目プラズマ酸化膜４の膜厚及
び薬液のエッチングレートがいかに変動しても、ＳＯＧ
膜３のサイドエッチングは発生しない。
【００２４】そして、図１（ｃ）に示すように、ドライ
エッチによる異方性エッチでシリコン窒化膜１０とＳＯ
Ｇ膜３と１層目プラズマ酸化膜２とをエッチングし、ス
ルーホール７を開孔する。この後、レジストパターン５
を除去した上で、製造途上にある半導体装置の表面に、
プラズマＣＶＤ法により第３酸化膜（以下、これを「３
層目プラズマ酸化膜１１」という）を２０００Å〜３０
００Å程度の厚さとなるように堆積させる。
【００２５】この後、図１（ｄ）に示すように、３層目
プラズマ酸化膜１１をドライエッチによる異方性エッチ
ングで全面エッチングし、スルーホール７の側壁にのみ
プラズマ酸化膜１１ａ（３層目プラズマ酸化膜１１の一
部）を残す。最後に、スパッタ法により２層目アルミ配
線８（第２金属配線）を形成する。
【００２６】このようにすればＳＯＧ膜３からの水分
（Ｈ2Ｏ）の脱ガスを防止することができ、２層目アル
ミ配線８はアルミナ化しない。このため、第１アルミ配
線１と第２アルミ配線８とのコンタクト抵抗が安定して
良好となり、半導体装置の品質が高められる。
【００２７】
【発明の効果】本発明の第１の態様によれば、半導体装
置の製造時において、シリコン窒化膜の上の酸化膜に対
して希フッ酸等の薬液で等方性エッチングを施してテー
パー部を形成する際に、シリコン窒化膜の下側のＳＯＧ
膜がエッチングされないので、上記酸化膜の厚さあるい
はエッチングレートにばらつきがあっても、ＳＯＧ膜に
サイドエッチが発生しない。このため、半導体装置の金
属配線中に断線あるいは接続不良が発生せず、該半導体
装置の品質が高められる。
【００２８】本発明の第２の態様によれば、基本的には
本発明の第１の態様にかかる半導体装置の場合と同様の
効果が得られる。さらに、酸化物層によってＳＯＧ膜か
らの水分（Ｈ2Ｏ）の脱ガスが防止されるので、該水分
に起因する第２金属配線の変質が防止されて該半導体装
置のコンタクト抵抗が良好となり、該半導体装置の品質
がさらに高められる。
【００２９】本発明の第３の態様によれば、残留酸化膜
によってＳＯＧ膜からの水分（Ｈ2Ｏ）の脱ガスが防止
され、本発明の第２の態様にかかる半導体装置の場合と
同様に、コンタクト抵抗が良好となりって該半導体装置
の品質が高められる。
【００３０】本発明の第４の態様によれば、半導体装置
がその強度を十分に保持しつつコンパクト化されるの
で、該半導体装置の品質が一層高められる。
【００３１】本発明の第５の態様によれば、シリコン窒
化膜の上の酸化膜に対して希フッ酸等の薬液で等方性エ
ッチングを施してテーパー部を形成する際に、シリコン
窒化膜の下側のＳＯＧ膜はエッチングされないので、上
記酸化膜の厚さあるいはエッチングレートにばらつきが
あっても、ＳＯＧ膜にサイドエッチが発生せず、金属配
線に断線あるいは接続不良の生じない高品質の半導体装
置が得られる。
【００３２】本発明の第６の態様によれば、基本的には
本発明の第５の態様にかかる半導体装置の製造方法の場
合と同様の効果が得られる。さらに、ＳＯＧ膜からの水
分（Ｈ2Ｏ）の脱ガスが防止されるので、該水分に起因
する第２金属配線の変質が防止されて半導体装置のコン
タクト抵抗が良好となり、半導体装置の品質が一層高め
られる。
【００３３】本発明の第７の態様によれば、シリコン窒
化膜の上の第２酸化膜に対して希フッ酸等の薬液で等方
性エッチングを施してテーパー部を形成する際に、シリ
コン窒化膜の下側のＳＯＧ膜はエッチングされないの
で、第２酸化膜の厚さあるいはエッチングレートにばら
つきがあっても、ＳＯＧ膜にサイドエッチングが発生せ
ず、金属配線に断線あるいは接続不良が生じない高品質
の半導体装置が得られる。さらに、ＳＯＧ膜からの水分
の脱ガスが防止されるので、該水分に起因する第２金属
配線の変質が防止され、半導体装置のコンタクト抵抗が
良好となり、半導体装置の品質が一層高められる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｄ）は、いずれも本発明にかかる
半導体装置の縦断面図であり、本発明にかかる半導体装
置の製造方法を示している。
【図２】 （ａ）〜（ｄ）は、いずれも従来の半導体装
置の縦断面図であり、従来の半導体装置の製造方法を示
している。
【図３】 従来の半導体装置の縦断面図であり、従来の
製造方法上の問題点を示している。
【符号の説明】
１ １層目アルミ配線、２ １層目プラズマ酸化膜、３
ＳＯＧ膜、４ ２層目プラズマ酸化膜、５ レジスト
パターン、６ テーパー部、７ スルーホール、８ ２
層目アルミ配線、９ アルミナ、１０ シリコン窒化
膜、１１ ３層目プラズマ酸化膜、１１ａ スルーホー
ル側壁に残留した３層目酸化膜。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１金属配線の上にＳＯＧ膜を含む層間
    絶縁膜層が形成され、上記層間絶縁膜層に形成されたス
    ルーホールを介して上記第１金属配線に接続された第２
    金属配線が設けられている半導体装置において、 上記ＳＯＧ膜の上に薄いシリコン窒化膜が堆積され、該
    シリコン窒化膜の上に酸化膜が堆積されていることを特
    徴とする半導体装置。
  2. 【請求項２】 請求項１に記載された半導体装置におい
    て、 上記スルーホールの側壁に酸化物層が形成されているこ
    とを特徴とする半導体装置。
  3. 【請求項３】 請求項２に記載された半導体装置におい
    て、 上記酸化物層が、上記スルーホールを覆うようにして上
    記酸化膜の上に堆積されたもう１つの酸化膜が異方性ド
    ライエッチングにより全面エッチングされてスルーホー
    ル側壁にのみ残留している残留酸化膜であることを特徴
    とする半導体装置。
  4. 【請求項４】 請求項３に記載された半導体装置におい
    て、 上記ＳＯＧ膜が、上記第１金属配線の上に堆積された厚
    さ２０００Å〜３０００Åの下敷酸化膜の上に形成され
    ていて、該ＳＯＧ膜の平坦部の厚さが２０００Å〜３０
    ００Åとされ、上記シリコン窒化膜の厚さが１００Å〜
    ３００Åとされ、該シリコン窒化膜の上に堆積されたさ
    れた酸化膜の厚さが４０００Å〜６０００Åとされ、上
    記のもう１つの酸化膜の厚さが２０００Å〜３０００Å
    とされていることを特徴とする半導体装置。
  5. 【請求項５】 第１金属配線の上に少なくともＳＯＧ膜
    を含む層間絶縁膜層を形成する層間絶縁膜層形成工程
    と、 上記層間絶縁膜層に、上記第１金属配線を外部に露出さ
    せるスルーホールを形成するスルーホール形成工程と、 上記スルーホールを介して上記第１金属配線に接続され
    る第２金属配線を形成する第２金属配線形成工程とを含
    む半導体装置の製造方法において、 上記層間絶縁膜層形成工程が、ＳＯＧ膜の上にシリコン
    窒化膜を薄く堆積させる過程と、該シリコン窒化膜の上
    に酸化膜を堆積させる過程とを含むことを特徴とする半
    導体装置の製造方法。
  6. 【請求項６】 請求項５に記載された半導体装置の製造
    方法において、 上記スルーホール形成工程と上記第２金属配線形成工程
    との間に、製造途上にある半導体装置上にもう１つの酸
    化膜を堆積させた上で、該酸化膜にドライエッチによる
    異方性エッチングで全面エッチングを施し、スルーホー
    ルの側壁にのみ上記酸化膜を残留させる側壁形成工程を
    含むことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 第１金属配線の上に少なくともＳＯＧ膜
    を含む層間絶縁膜層を形成する層間絶縁膜層形成工程
    と、 上記層間絶縁膜層に、上記第１金属配線を外部に露出さ
    せるスルーホールを形成するスルーホール形成工程と、 上記スルーホールを介して上記第１金属配線に接続され
    る第２金属配線を形成する第２金属配線形成工程とを含
    む半導体装置の製造方法において、 上記層間絶縁膜層形成工程が、上記第１金属配線の上に
    プラズマＣＶＤ法により厚さが２０００Å〜３０００Å
    の第１酸化膜を堆積させる過程と、該第１酸化膜の上に
    平坦部の厚さが２０００Å〜３０００ÅのＳＯＧ膜を形
    成する過程と、該ＳＯＧ膜の上にプラズマＣＶＤ法によ
    り厚さが１００Å〜３００Åのシリコン窒化膜を堆積さ
    せる過程と、該シリコン窒化膜の上にプラズマＣＶＤ法
    により厚さが４０００Å〜６０００Åの第２酸化膜を堆
    積させる過程とを含み、 上記スルーホール形成工程と上記第２金属配線形成工程
    との間に、製造途上にある半導体装置上にプラズマＣＶ
    Ｄ法により厚さが２０００Å〜３０００Åの第３酸化膜
    を堆積させた上で、該第３酸化膜にドライエッチによる
    異方性エッチングで全面エッチングを施し、スルーホー
    ルの側壁にのみ上記第３酸化膜を残留させる側壁形成工
    程を含むことを特徴とする半導体装置の製造方法。
JP28584495A 1995-06-23 1995-11-02 半導体装置 Expired - Fee Related JP3369817B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28584495A JP3369817B2 (ja) 1995-06-23 1995-11-02 半導体装置
US08/603,351 US5946593A (en) 1995-06-23 1996-02-20 Semiconductor device manufacturing method
KR1019960005770A KR100234825B1 (ko) 1995-06-23 1996-03-06 반도체장치 및 그의 제조방법
DE19608883A DE19608883C2 (de) 1995-06-23 1996-03-07 Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15772195 1995-06-23
JP7-157721 1995-06-23
JP28584495A JP3369817B2 (ja) 1995-06-23 1995-11-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH0969560A true JPH0969560A (ja) 1997-03-11
JP3369817B2 JP3369817B2 (ja) 2003-01-20

Family

ID=26485076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28584495A Expired - Fee Related JP3369817B2 (ja) 1995-06-23 1995-11-02 半導体装置

Country Status (4)

Country Link
US (1) US5946593A (ja)
JP (1) JP3369817B2 (ja)
KR (1) KR100234825B1 (ja)
DE (1) DE19608883C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573603B2 (en) 2000-12-20 2003-06-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192355B1 (en) * 1997-09-09 2001-02-20 Baan Development B.V. Method of configuring a set of objects in a computer
US6143649A (en) * 1998-02-05 2000-11-07 Micron Technology, Inc. Method for making semiconductor devices having gradual slope contacts
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6261946B1 (en) * 1999-01-05 2001-07-17 Advanced Micro Devices, Inc. Method for forming semiconductor seed layers by high bias deposition
JP2001185619A (ja) 1999-12-27 2001-07-06 Mitsubishi Electric Corp コンタクト構造の製造方法
US6541370B1 (en) * 2001-09-17 2003-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Composite microelectronic dielectric layer with inhibited crack susceptibility
KR100818711B1 (ko) * 2006-12-07 2008-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137853A (ja) * 1985-12-11 1987-06-20 Nec Corp 多層配線の形成方法
JPS63258043A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体装置の製造方法
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
CA2026605C (en) * 1990-10-01 2001-07-17 Luc Ouellet Multi-level interconnection cmos devices including sog
KR920015542A (ko) * 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법
JPH04267543A (ja) * 1991-02-22 1992-09-24 Nec Corp 半導体装置およびその製造方法
JPH04326750A (ja) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp 半導体装置の製造方法
US5177588A (en) * 1991-06-14 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including nitride layer
EP0523856A3 (en) * 1991-06-28 1993-03-17 Sgs-Thomson Microelectronics, Inc. Method of via formation for multilevel interconnect integrated circuits
JPH0629406A (ja) * 1991-11-18 1994-02-04 Sony Corp コンタクト構造及びそのコンタクト形成方法
US5246883A (en) * 1992-02-06 1993-09-21 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5413963A (en) * 1994-08-12 1995-05-09 United Microelectronics Corporation Method for depositing an insulating interlayer in a semiconductor metallurgy system
US5554567A (en) * 1994-09-01 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for improving adhesion to a spin-on-glass
US5652172A (en) * 1996-04-29 1997-07-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for controlling the etch profile of an aperture formed through a multi-layer insulator layer
US5597764A (en) * 1996-07-15 1997-01-28 Vanguard International Semiconductor Corporation Method of contact formation and planarization for semiconductor processes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573603B2 (en) 2000-12-20 2003-06-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, and method of manufacturing the same

Also Published As

Publication number Publication date
DE19608883C2 (de) 2001-12-13
DE19608883A1 (de) 1997-01-02
US5946593A (en) 1999-08-31
JP3369817B2 (ja) 2003-01-20
KR100234825B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR950000867B1 (ko) 반도체 장치의 제조 방법
JPH05206064A (ja) 半導体装置の製造方法
JPH08181210A (ja) 半導体装置の製造方法
JPH0969560A (ja) 半導体装置及びその製造方法
JPH06302599A (ja) 半導体装置およびその製造方法
JPS607737A (ja) 半導体装置の製造方法
JPH04259241A (ja) 半導体装置の製造方法
JPH0669154A (ja) スル−ホ−ル構造およびその製造方法
JP2702010B2 (ja) 半導体装置の製造方法
JPS62155537A (ja) 半導体装置の製造方法
JPH0570301B2 (ja)
JPH06244286A (ja) 半導体装置の製造方法
JP2001148423A (ja) 半導体装置の製造方法
JP2728073B2 (ja) 半導体装置の製造方法
JPH05226475A (ja) 半導体装置の製造方法
JPH1050835A (ja) 半導体装置および半導体装置の製造方法
JPH07326668A (ja) 半導体装置の製造方法
JPS63161645A (ja) 半導体装置の製造方法
JPS6039849A (ja) 半導体装置の製造方法
JPH09330976A (ja) 半導体装置の製造方法
JP2734881B2 (ja) 半導体装置の製造方法
JPH05160126A (ja) 多層配線形成法
JP2000114419A (ja) 半導体装置と半導体装置の製造方法
JPH0684788A (ja) 半導体装置及びその製造方法
JPS6132555A (ja) 多層配線構造の形成方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071115

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees