JPH0684788A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0684788A JPH0684788A JP25538692A JP25538692A JPH0684788A JP H0684788 A JPH0684788 A JP H0684788A JP 25538692 A JP25538692 A JP 25538692A JP 25538692 A JP25538692 A JP 25538692A JP H0684788 A JPH0684788 A JP H0684788A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- metal
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の多層配線構造において、配線金
属表面からの反射によるレジストパターン形状への影響
を抑えると共に配線間の接続部において下地金属の表面
の酸化を防止することである。 【構成】 シリコン基板０上の第１の配線層が１層目配
線金属２と多結晶シリコンカバー９とで構成されてい
る。第１の配線層に隣接して層間絶縁膜７が設けられ、
この膜７のビアホール部５を介して２層目配線金属８が
第１の配線層と電気的に接続されている。
属表面からの反射によるレジストパターン形状への影響
を抑えると共に配線間の接続部において下地金属の表面
の酸化を防止することである。 【構成】 シリコン基板０上の第１の配線層が１層目配
線金属２と多結晶シリコンカバー９とで構成されてい
る。第１の配線層に隣接して層間絶縁膜７が設けられ、
この膜７のビアホール部５を介して２層目配線金属８が
第１の配線層と電気的に接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ製造工程の中の
多層配線構造に関するもので、配線のパターニングを行
う際、配線表面からの反射によるレジストパターン形状
への影響を抑え、比較的容易に且つ安定に加工できる配
線構造の半導体装置及びその製造方法に関する。
多層配線構造に関するもので、配線のパターニングを行
う際、配線表面からの反射によるレジストパターン形状
への影響を抑え、比較的容易に且つ安定に加工できる配
線構造の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩの集積度を上げるために、素子間
の配線は多層配線が用いられ、配線パターンも微細にな
ってきている。配線材には一般的にＡｌやＡｌ合金（Ｓ
ｉ，Ｃｕなどを添加したもの）が用いられている。これ
らの配線の形成は、主に真空蒸着や、スパッタなどで堆
積する方法が取られている。
の配線は多層配線が用いられ、配線パターンも微細にな
ってきている。配線材には一般的にＡｌやＡｌ合金（Ｓ
ｉ，Ｃｕなどを添加したもの）が用いられている。これ
らの配線の形成は、主に真空蒸着や、スパッタなどで堆
積する方法が取られている。
【０００３】また、上記の方法でウエハー全面に堆積し
たメタルは周知の方法でパターニングされる。このパタ
ーニングは、次のように行われる。即ち、レジストを塗
布してフォトマスクを通して、一定の露光条件の基でレ
ジストを感光、現像してパターンが転写される。その転
写されたレジストパターンをマスクにしてメタルをエッ
チングすることで形成できる。
たメタルは周知の方法でパターニングされる。このパタ
ーニングは、次のように行われる。即ち、レジストを塗
布してフォトマスクを通して、一定の露光条件の基でレ
ジストを感光、現像してパターンが転写される。その転
写されたレジストパターンをマスクにしてメタルをエッ
チングすることで形成できる。
【０００４】その際、堆積したメタルの膜質は装置の堆
積条件の他、材料からの不純物や堆積時の残留ガス等、
真空状態によって影響を受け、メタル表面の反射が微妙
に変化する。この反射率はメタル表面の凹凸や膜の光吸
収、透過に左右されるが、主に凹凸状態が反映される。
例えば、真空度が悪い状態で堆積すると、表面にヒロッ
ク（突起）が多数生じ、反射率が低下する。また、残留
ガス成分によっても影響し、単に真空度だけでは装置の
状態を把握できず、質量分析装置等でのモニター管理が
要求される。しかし、分析計が高価なため、取り入れら
れていないことが多い。
積条件の他、材料からの不純物や堆積時の残留ガス等、
真空状態によって影響を受け、メタル表面の反射が微妙
に変化する。この反射率はメタル表面の凹凸や膜の光吸
収、透過に左右されるが、主に凹凸状態が反映される。
例えば、真空度が悪い状態で堆積すると、表面にヒロッ
ク（突起）が多数生じ、反射率が低下する。また、残留
ガス成分によっても影響し、単に真空度だけでは装置の
状態を把握できず、質量分析装置等でのモニター管理が
要求される。しかし、分析計が高価なため、取り入れら
れていないことが多い。
【０００５】
【発明が解決しようとする課題】レジストのパターニン
グでは下地メタルからの反射光も考慮して、露光量が設
定されているが、上記のような変動によって最適露光条
件からずれる場合がある。このため配線の微細化に伴っ
て、マスクとなるレジストパターンの形状が重要になっ
てきており、メタルの反射の低下によって図５のような
問題が生じる。
グでは下地メタルからの反射光も考慮して、露光量が設
定されているが、上記のような変動によって最適露光条
件からずれる場合がある。このため配線の微細化に伴っ
て、マスクとなるレジストパターンの形状が重要になっ
てきており、メタルの反射の低下によって図５のような
問題が生じる。
【０００６】同図において、０はシリコン基板、１は酸
化膜、２は１層目金属層、３はレジスト膜、４はレジス
ト膜開口部で、レジスト膜開口部４を破線で示すように
形成したくても、実際には実線のようにテーパー状にな
ったり（図５（ａ））、中央がふくらんだりして（図５
（ｂ））所望のパターンが転写されにくくなってしま
う。
化膜、２は１層目金属層、３はレジスト膜、４はレジス
ト膜開口部で、レジスト膜開口部４を破線で示すように
形成したくても、実際には実線のようにテーパー状にな
ったり（図５（ａ））、中央がふくらんだりして（図５
（ｂ））所望のパターンが転写されにくくなってしま
う。
【０００７】また図６に示すような問題もある。同図に
おいて、５は配線層同士を電気的に接続するビアホール
部、６はＡｌ2Ｏ3等の絶縁膜、７は層間絶縁膜（ＰＳ
Ｇ）、８は２層目金属層で、１，２層２，８間の配線接
続部では１層目の配線形成後、金属層２の表面が大気中
に晒されるため、表面が酸化し（Ａｌ2Ｏ3やドライエッ
チでのビアホールの形成時にポリマー等の反応生成物が
堆積する。）、その酸化した絶縁層６，７の膜厚、膜質
によって、１，２層間の接続状態が不安定になることが
多い。
おいて、５は配線層同士を電気的に接続するビアホール
部、６はＡｌ2Ｏ3等の絶縁膜、７は層間絶縁膜（ＰＳ
Ｇ）、８は２層目金属層で、１，２層２，８間の配線接
続部では１層目の配線形成後、金属層２の表面が大気中
に晒されるため、表面が酸化し（Ａｌ2Ｏ3やドライエッ
チでのビアホールの形成時にポリマー等の反応生成物が
堆積する。）、その酸化した絶縁層６，７の膜厚、膜質
によって、１，２層間の接続状態が不安定になることが
多い。
【０００８】従来技術の解消策として２層目８の配線を
堆積する前に真空装置内で逆スパッタ等で、軽くメタル
の表面をエッチングする等で対応する場合があるが、装
置が高価であったり、エッチング量を最適にする等の工
夫が必要であった。
堆積する前に真空装置内で逆スパッタ等で、軽くメタル
の表面をエッチングする等で対応する場合があるが、装
置が高価であったり、エッチング量を最適にする等の工
夫が必要であった。
【０００９】本発明の目的は上記問題を解決するため、
比較的容易にかつ安定で良好な多層配線を形成する半導
体装置の構造及び方法を提供するものである。
比較的容易にかつ安定で良好な多層配線を形成する半導
体装置の構造及び方法を提供するものである。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、所定の材質の基板上に形成された第１の
配線層であって、金属から成る配線部分と前記配線部分
に接触して形成されるカバー部分とで構成される第１の
配線層と、前記第１の配線層上に設けられる絶縁層と、
前記絶縁層の中の所望の部分に構成される導通部分を介
して前記第１の配線層と電気的に接続される第２の配線
層と、から成ることを要旨とする。なお、前記基板の材
質は好適にはシリコンである。また、前記第１の配線層
の配線部分の材質はＡｌ−Ｓｉであると共にカバー部分
の材質は多結晶シリコンであり、前記第２の配線層の材
質はＡｌであってもよい。
め、本発明は、所定の材質の基板上に形成された第１の
配線層であって、金属から成る配線部分と前記配線部分
に接触して形成されるカバー部分とで構成される第１の
配線層と、前記第１の配線層上に設けられる絶縁層と、
前記絶縁層の中の所望の部分に構成される導通部分を介
して前記第１の配線層と電気的に接続される第２の配線
層と、から成ることを要旨とする。なお、前記基板の材
質は好適にはシリコンである。また、前記第１の配線層
の配線部分の材質はＡｌ−Ｓｉであると共にカバー部分
の材質は多結晶シリコンであり、前記第２の配線層の材
質はＡｌであってもよい。
【００１１】更に本発明の好適な実施態様としては、シ
リコン基板上に形成された第１の配線層であって、Ａｌ
−Ｓｉから成る金属配線部分と、前記金属配線部分に接
触して形成される多結晶シリコンから成るカバー部分
と、で構成される第１の配線層と、前記第１の配線層に
隣接して設けられる絶縁層と、前記絶縁層中の所望部分
に構成されるビアホール部を介して前記第１の配線層と
電気的に接続される、Ａｌで構成される第２の配線層
と、から成り、上記カバー部分の厚さが、前記金属配線
部分の厚さの１／１０以下である。
リコン基板上に形成された第１の配線層であって、Ａｌ
−Ｓｉから成る金属配線部分と、前記金属配線部分に接
触して形成される多結晶シリコンから成るカバー部分
と、で構成される第１の配線層と、前記第１の配線層に
隣接して設けられる絶縁層と、前記絶縁層中の所望部分
に構成されるビアホール部を介して前記第１の配線層と
電気的に接続される、Ａｌで構成される第２の配線層
と、から成り、上記カバー部分の厚さが、前記金属配線
部分の厚さの１／１０以下である。
【００１２】なお、更に本発明の半導体装置は、シリコ
ン基板上に第１の配線部をＡｌ−Ｓｉによって形成する
第１のステップと、前記第１の配線部に接触して前記第
１の配線部をカバーする、カバー部を多結晶シリコンに
よって形成する第２ステップと、前記第１の配線部と、
所望部分で電気的接続されている第２の配線部をＡｌに
よって形成する第３ステップと、から成り、少なくとも
第１及び第２ステップを真空中で連続して実施する方法
で製造しうる。
ン基板上に第１の配線部をＡｌ−Ｓｉによって形成する
第１のステップと、前記第１の配線部に接触して前記第
１の配線部をカバーする、カバー部を多結晶シリコンに
よって形成する第２ステップと、前記第１の配線部と、
所望部分で電気的接続されている第２の配線部をＡｌに
よって形成する第３ステップと、から成り、少なくとも
第１及び第２ステップを真空中で連続して実施する方法
で製造しうる。
【００１３】
【作用】第１配線層のカバー部（例えば、ポリシリコ
ン）により配線パターニングの際金属表面の反射による
影響を抑え、また金属面の酸化が防止できる。
ン）により配線パターニングの際金属表面の反射による
影響を抑え、また金属面の酸化が防止できる。
【００１４】
【実施例】以下図面に示す本発明の実施例を説明する。
図１〜図４は本発明による半導体装置の多層配線構造を
示す一実施例で、図５と同一符号は同一又は類似の部材
をあらわし、図１で、９は多結晶シリコン層である。
図１〜図４は本発明による半導体装置の多層配線構造を
示す一実施例で、図５と同一符号は同一又は類似の部材
をあらわし、図１で、９は多結晶シリコン層である。
【００１５】図１は１層目配線金属２を所定装置により
真空中でスパッタにより堆積し、同装置内で連続して多
結晶シリコンを堆積した状態を示す。１層目配線金属２
の材質は、Ａｌ−Ｓｉ（２％）であり、その膜厚は１μ
ｍで多結晶シリコン９の膜厚は７００Åであり、多結晶
シリコン９の膜厚は金属配線２の厚さの１／１０以下に
設定する。連続しスパッタするため金属表面は大気中に
晒されることがなく、その後の処理でも金属表面は酸化
されない。Ａｌ合金／多結晶シリコン配線の反射率は、
多結晶シリコンの膜厚によるが、５０％以下である。
真空中でスパッタにより堆積し、同装置内で連続して多
結晶シリコンを堆積した状態を示す。１層目配線金属２
の材質は、Ａｌ−Ｓｉ（２％）であり、その膜厚は１μ
ｍで多結晶シリコン９の膜厚は７００Åであり、多結晶
シリコン９の膜厚は金属配線２の厚さの１／１０以下に
設定する。連続しスパッタするため金属表面は大気中に
晒されることがなく、その後の処理でも金属表面は酸化
されない。Ａｌ合金／多結晶シリコン配線の反射率は、
多結晶シリコンの膜厚によるが、５０％以下である。
【００１６】図２は上記２層構造の配線を周知の方法で
パターニングした状態を示す。配線構造はＡｌ合金／多
結晶シリコンであるが、ドライエッチで順次エッチング
できる。なお、１０は自然酸化膜である。
パターニングした状態を示す。配線構造はＡｌ合金／多
結晶シリコンであるが、ドライエッチで順次エッチング
できる。なお、１０は自然酸化膜である。
【００１７】図３は多層配線形成のため層間絶縁膜ＰＳ
Ｇ（Phos Silicate Grass）をＣＶＤ（Chemical Vapor
Deposition）で堆積し、平坦化を行った後、ビアホール
部５を形成した状態を示す。平坦化及びビアホールエッ
チは周知の技術を用いて形成する。
Ｇ（Phos Silicate Grass）をＣＶＤ（Chemical Vapor
Deposition）で堆積し、平坦化を行った後、ビアホール
部５を形成した状態を示す。平坦化及びビアホールエッ
チは周知の技術を用いて形成する。
【００１８】図４は２層目の配線としてＡｌ層８を堆積
し、パターニングした状態を示す。
し、パターニングした状態を示す。
【００１９】ここで、ビアホールを開け、２層目を堆積
するまでにビアホール部の多結晶シリコン表面は酸化さ
れるが、Ａｌ2Ｏ3と異なり、Ｎ2／Ｈ2のフォーミングガ
ス中でシンタリングすることで多結晶シリコン９の表面
のＳｉＯ2は還元されるため、１，２層間の配線接続は
良好になる。また、配線接続部では多結晶シリコンが上
下Ａｌメタル中に拡散されるため、多結晶シリコンの膜
厚制御のみで、従来生じていたような問題（ビアホール
抵抗が極端に大きくなるような不安定な要素）が解消で
きる。
するまでにビアホール部の多結晶シリコン表面は酸化さ
れるが、Ａｌ2Ｏ3と異なり、Ｎ2／Ｈ2のフォーミングガ
ス中でシンタリングすることで多結晶シリコン９の表面
のＳｉＯ2は還元されるため、１，２層間の配線接続は
良好になる。また、配線接続部では多結晶シリコンが上
下Ａｌメタル中に拡散されるため、多結晶シリコンの膜
厚制御のみで、従来生じていたような問題（ビアホール
抵抗が極端に大きくなるような不安定な要素）が解消で
きる。
【００２０】上述したように、本発明では、図１に示す
ように、シリコン等の基板０上に形成される第１の配線
層が、１層目配線金属２と、これに接触して形成される
多結晶シリコン９等のカバー部分とで構成されることを
特徴としており、これにより１層目配線金属表面からの
反射によるレジストパターンへの影響を防止できる。な
お、多結晶シリコンに代えてモリブデン、クロム、ニッ
ケル等を用いることもできるが、配線形成の製造過程の
容易さの点で多結晶ポリシリコンが好適である。
ように、シリコン等の基板０上に形成される第１の配線
層が、１層目配線金属２と、これに接触して形成される
多結晶シリコン９等のカバー部分とで構成されることを
特徴としており、これにより１層目配線金属表面からの
反射によるレジストパターンへの影響を防止できる。な
お、多結晶シリコンに代えてモリブデン、クロム、ニッ
ケル等を用いることもできるが、配線形成の製造過程の
容易さの点で多結晶ポリシリコンが好適である。
【００２１】
【発明の効果】以上説明したように本発明によれば、１
層目の配線構造を金属配線部分／カバー部分にすること
で、カバー部分の膜厚制御で、配線からの反射を抑える
ことができるため、配線材の堆積の際に生じる反射率の
変動に対し、その変化がレジストパターニングに影響す
るのを抑えることができる。更に、その配線構造を同一
装置内で連続して堆積するため、金属表面の酸化を防止
し、安定で良好な１，２層間配線の接続ができる。
層目の配線構造を金属配線部分／カバー部分にすること
で、カバー部分の膜厚制御で、配線からの反射を抑える
ことができるため、配線材の堆積の際に生じる反射率の
変動に対し、その変化がレジストパターニングに影響す
るのを抑えることができる。更に、その配線構造を同一
装置内で連続して堆積するため、金属表面の酸化を防止
し、安定で良好な１，２層間配線の接続ができる。
【図１】本発明の一実施例における１層目の２重構造配
線を示す断面図である。
線を示す断面図である。
【図２】上記実施例のパターニング後の配線構造を示す
断面図である。
断面図である。
【図３】上記実施例の層間絶縁膜、ビアホール形成後の
配線構造を示す断面図である。
配線構造を示す断面図である。
【図４】上記実施例の２層目配線形成後の断面図であ
る。
る。
【図５】従来のＩＣにおけるレジストパターン形状例を
示す断面図である。
示す断面図である。
【図６】従来のＩＣにおける多層配線接続部を示す断面
図である。
図である。
０ シリコン基板 ２ １層目配線金属 ５ ビアホール部 ７ 層間絶縁膜 ８ ２層目配線金属 ９ 多結晶シリコン層
Claims (5)
- 【請求項１】 所定の材質の基板上に形成された第１の
配線層であって、金属から成る配線部分と前記配線部分
に接触して形成されるカバー部分とで構成される第１の
配線層と、 前記第１の配線層上に設けられる絶縁層と、 前記絶縁層の中の所望の部分に構成される導通部分を介
して前記第１の配線層と電気的に接続される第２の配線
層と、 から成ることを特徴とする半導体装置。 - 【請求項２】 前記基板の材質はシリコンであることを
特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記第１の配線層の配線部分の材質はＡ
ｌ−Ｓｉであると共にカバー部分の材質は多結晶シリコ
ンであり、前記第２の配線層の材質はＡｌであることを
特徴とする請求項１に記載の半導体装置。 - 【請求項４】 シリコン基板上に形成された第１の配線
層であって、Ａｌ−Ｓｉから成る金属配線部分と、前記
金属配線部分に接触して形成される多結晶シリコンから
成るカバー部分と、で構成される第１の配線層と、 前記第１の配線層に隣接して設けられる絶縁層と、 前記絶縁層中の所望部分に構成されるビアホール部を介
して前記第１の配線層と電気的に接続される、Ａｌで構
成される第２の配線層と、 から成り、上記カバー部分の膜厚を、金属配線部分の膜
厚の１／１０以下としたことを特徴とする半導体装置。 - 【請求項５】 シリコン基板上に第１の配線部をＡｌ−
Ｓｉによって形成する第１のステップと、 前記第１の配線部に接触して前記第１の配線部をカバー
する、カバー部を多結晶シリコンによって形成する第２
ステップと、 前記第１の配線部と、所望部分で電気的接続されている
第２の配線部をＡｌによって形成する第３ステップと、 から成り、少なくとも前記第１及び第２ステップを真空
中で連続して実施することを特徴とする半導体装置及び
その製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25538692A JPH0684788A (ja) | 1992-09-01 | 1992-09-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25538692A JPH0684788A (ja) | 1992-09-01 | 1992-09-01 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684788A true JPH0684788A (ja) | 1994-03-25 |
Family
ID=17278042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25538692A Pending JPH0684788A (ja) | 1992-09-01 | 1992-09-01 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684788A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100317581B1 (ko) * | 1998-09-23 | 2002-04-24 | 박종섭 | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 |
| US7851917B2 (en) | 2007-06-27 | 2010-12-14 | Sanyo Electric Co., Ltd. | Wiring structure and method of manufacturing the same |
-
1992
- 1992-09-01 JP JP25538692A patent/JPH0684788A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100317581B1 (ko) * | 1998-09-23 | 2002-04-24 | 박종섭 | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 |
| US7851917B2 (en) | 2007-06-27 | 2010-12-14 | Sanyo Electric Co., Ltd. | Wiring structure and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0184377B1 (ko) | 반도체장치의 제조방법 | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| US4870033A (en) | Method of manufacturing a multilayer electrode containing silicide for a semiconductor device | |
| US5953628A (en) | Method for forming wiring for a semiconductor device | |
| JPH07201986A (ja) | 半導体装置の製造方法 | |
| JPH0684788A (ja) | 半導体装置及びその製造方法 | |
| JPH0969560A (ja) | 半導体装置及びその製造方法 | |
| KR940002757B1 (ko) | 바이폴라형 반도체장치 | |
| KR100548548B1 (ko) | 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPH04102331A (ja) | 半導体装置の製造方法 | |
| JPH04330768A (ja) | 半導体装置の製造方法 | |
| JPH0697299A (ja) | 半導体装置 | |
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPH0536842A (ja) | 多層配線形成法 | |
| JPH10178091A (ja) | 半導体装置の多層配線及び半導体装置の多層配線の形成方法 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JPH11265938A (ja) | 半導体装置及びその製造方法 | |
| JPS6197946A (ja) | 半導体装置の製造方法 | |
| JPH06163714A (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH0536837A (ja) | 多層配線形成法 |