JP3369817B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3369817B2 JP3369817B2 JP28584495A JP28584495A JP3369817B2 JP 3369817 B2 JP3369817 B2 JP 3369817B2 JP 28584495 A JP28584495 A JP 28584495A JP 28584495 A JP28584495 A JP 28584495A JP 3369817 B2 JP3369817 B2 JP 3369817B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- layer
- thickness
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関する
ものであって、とくに多層アルミ配線間の平坦性を向上
させるためにＳＯＧ（Ｓpin Ｏn Ｇlass）を使用して
いる半導体装置において、下層アルミ配線と上層アルミ
配線とをつなぐスルーホール部のコンタクト抵抗を安定
かつ良好にするための手法に関するものである。 【０００２】 【従来の技術】近年、ＬＳＩの高集積化に伴い、多層ア
ルミ配線構造を備えた半導体装置が増加しつつある。以
下、図２（ａ）〜図２（ｄ）を参照しつつ、かかる多層
アルミ配線構造を備えた従来の半導体装置の製造方法を
説明する。図２（ａ）に示すように、一般に従来の半導
体装置の製造方法においては、まず１層目アルミ配線１
を所望の部分にパターニングした後、層間絶縁膜層を形
成するために、低温で成膜することができかつ耐湿性に
優れた第１酸化膜２をプラズマＣＶＤ法で形成する（以
下、この酸化膜を「１層目プラズマ酸化膜２」とい
う）。 【０００３】次に、図２（ｂ）に示すように、平坦性を
向上させるために、１層目プラズマ酸化膜２の上に、コ
ーターによる塗布によりＳＯＧ（Ｓpin Ｏn Ｇlass）
膜３を形成する。そして、一般にＳＯＧ膜３は耐湿性が
劣るので、さらに該ＳＯＧ膜３の上に、プラズマＣＶＤ
法により第２酸化膜４（以下、これを「２層目プラズマ
酸化膜４」という。）を堆積し、層間絶縁膜層を形成す
る。 【０００４】そして、図２（ｃ）に示すように、写真製
版処理により、製造途上にある半導体装置上の所望の部
分にスルーホール開孔のためのレジストパターン５を形
成する。さらに、スルーホールのアスペクト比を低減す
るために、希フッ酸等の薬液で２層目プラズマ酸化膜４
に等方性エッチングを施してテーパー部６を形成した
後、ドライエッチによる異方性エッチングで２層目プラ
ズマ酸化膜４から１層目アルミ配線１に達するスルーホ
ール７（１層目アルミ配線１を外部に露出させるスルー
ホール７）を開孔する。最後に、図２（ｄ）に示すよう
に、レジストパターン５を除去した後、スパッタ法によ
り２層目アルミ配線８を形成する。 【０００５】 【発明が解決しようとする課題】しかしながら、かかる
従来の半導体装置の製造方法では、希フッ酸等の薬液で
等方性エッチングを施すときに、２層目プラズマ酸化膜
４の膜厚のばらつきあるいは薬液のエッチングレートの
ばらつき等により、しばしば薬液が２層目プラズマ酸化
膜４をつき破ってＳＯＧ膜３にまで達してしまい、この
ような場合は例えば図３に示すように、ＳＯＧ膜３のサ
イドエッチングが引き起こされ、２層目アルミ配線８の
断線ないしは接続不良が生じるといった問題がある。 【０００６】また、ＳＯＧ膜３からの水分（Ｈ２Ｏ）の
脱ガスにより、図２（ｄ）に示すように、２層目アルミ
配線８がＳＯＧ膜３と接する部分でアルミナ（Ａｌ２Ｏ
３）９に変質して、コンタクト抵抗異常が生じるといっ
た問題がある。 【０００７】本発明は、上記従来の問題を解決するため
になされたものであって、ＳＯＧ膜のサイドエッチング
を防止することができる半導体装置を得ることを解決す
べき課題とする。さらには、ＳＯＧ膜との当接部におけ
る２層目アルミ配線の変質を防止することができる半導
体装置を得ることをも課題すべき課題とする。 【０００８】 【課題を解決するための手段】上記の課題を解決すべく
なされた本発明にかかる半導体装置は、第１金属配線
と、第１金属配線の上に堆積された第１層目酸化膜と、
第１層目酸化膜の上に形成されたＳＯＧ膜と、ＳＯＧ膜
の上に堆積されたシリコン窒化膜と、シリコン窒化膜の
上に堆積された第２層目酸化膜とを含む層間絶縁膜層
と、上記層間絶縁膜層に形成されたスルーホールを介し
て第１金属配線に接続された第２金属配線とが設けられ
ている半導体装置において、上記スルーホールの側壁
に、該スルーホールを覆うようにして第２層目酸化膜の
上に堆積されたもう１つの酸化膜が異方性ドライエッチ
ングにより全面エッチングされてスルーホール側壁にの
み残留してなる残留酸化膜が形成され、上記第２層目酸
化膜がスルーホールまわりではテーパー形状をなし、第
１層目酸化膜の厚さが２０００Å〜３０００Åとされ、
ＳＯＧ膜の平坦部の厚さが２０００Å〜３０００Åとさ
れ、シリコン窒化膜の厚さが１００Å〜３００Åとさ
れ、第２層目酸化膜の厚さが４０００Å〜６０００Åと
され、上記のもう１つの酸化膜の厚さが２０００Å〜３
０００Åとされていることを特徴とするものである。 【０００９】この半導体装置においては、その製造途上
でＳＯＧ膜の上にシリコン窒化膜が形成されることにな
る。ここで、シリコン窒化膜は希フッ酸等の薬液によっ
てエッチングされないので、シリコン窒化膜の上の第２
層目酸化膜に対して希フッ酸等の薬液で等方性エッチン
グを施してテーパー部を形成する際に、該第２層目酸化
膜が薄かったりあるいはエッチングレートが高かったり
しても、シリコン窒化膜の下側のＳＯＧ膜はエッチング
されない。したがって、上記第２層目酸化膜の厚さある
いはエッチングレートにばらつきがあっても、ＳＯＧ膜
にサイドエッチングが生じない。 【００１０】また、スルーホールの側壁に残留する残留
酸化膜により第２金属配線とＳＯＧ膜との直接の接触が
妨げられるので、ＳＯＧ膜からの水分（Ｈ２Ｏ）の脱ガ
スが防止されて、該水分に起因する第２金属配線の変質
が防止される。 【００１１】さらに、ＳＯＧ膜、シリコン窒化膜及び各
種酸化膜が、それぞれ十分な強度を保有しつつ該半導体
装置の厚みの無用な増大を回避しうる適切な厚さとされ
るので、該半導体装置がコンパクトなものとなる。 【００１２】 【発明の実施の形態】以下、発明の実施の形態を具体的
に説明する。図１（ａ）〜図１（ｄ）は本発明にかかる
半導体装置の製造方法を示す工程図である。以下、これ
らの図を参照しつつ該製造方法を説明する。図１（ａ）
に示すように、本発明にかかる半導体装置の製造におい
ては、まず１層目アルミ配線１（第１金属配線）を所望
の部分にパターニングした後、該１層目アルミ配線１の
上に、プラズマＣＶＤ法により１層目プラズマ酸化膜２
を２０００Å〜３０００Åの厚さとなるように堆積させ
る。次に、平坦性を向上させるために、１層目プラズマ
酸化膜２の上に、ＳＯＧ膜３を平坦部で２０００Å〜３
０００Å程度の厚さとなるようにコーターで塗布する。
そして、このＳＯＧ膜３の上に、プラズマＣＶＤ法によ
りシリコン窒化膜（ＳｉＮ）１０を１００Å〜３００Å
程度の厚さとなるように堆積させる。この後、該シリコ
ン窒化膜１０の上に、プラズマＣＶＤ法により２層目プ
ラズマ酸化膜４を４０００Å〜６０００Åの厚さとなる
ように堆積させ、層間絶縁膜層を形成する。 【００１３】次に、図１（ｂ）に示すように、写真製版
処理により、製造途上にある半導体装置の表面の所望の
部分にスルーホール開孔のためのレジストパターン５を
形成する。そして、２層目プラズマ酸化膜４に対して、
希フッ酸等の薬液で等方性エッチングを施してテーパー
部６を形成し、スルーホールのアスペクト比を低減す
る。このとき、シリコン窒化膜１０は希フッ酸ではエッ
チングされないので、２層目プラズマ酸化膜４の膜厚及
び薬液のエッチングレートがいかに変動しても、ＳＯＧ
膜３のサイドエッチングは発生しない。 【００１４】そして、図１（ｃ）に示すように、ドライ
エッチによる異方性エッチでシリコン窒化膜１０とＳＯ
Ｇ膜３と１層目プラズマ酸化膜２とをエッチングし、ス
ルーホール７を開孔する。この後、レジストパターン５
を除去した上で、製造途上にある半導体装置の表面に、
プラズマＣＶＤ法により第３酸化膜（以下、これを「３
層目プラズマ酸化膜１１」という）を２０００Å〜３０
００Å程度の厚さとなるように堆積させる。 【００１５】この後、図１（ｄ）に示すように、３層目
プラズマ酸化膜１１をドライエッチによる異方性エッチ
ングで全面エッチングし、スルーホール７の側壁にのみ
プラズマ酸化膜１１ａ（３層目プラズマ酸化膜１１の一
部）を残す。最後に、スパッタ法により２層目アルミ配
線８（第２金属配線）を形成する。 【００１６】このようにすればＳＯＧ膜３からの水分
（Ｈ２Ｏ）の脱ガスを防止することができ、２層目アル
ミ配線８はアルミナ化しない。このため、第１アルミ配
線１と第２アルミ配線８とのコンタクト抵抗が安定して
良好となり、半導体装置の品質が高められる。 【００１７】 【発明の効果】本発明によれば、半導体装置の製造時に
おいて、シリコン窒化膜の上の第２層目酸化膜に対して
希フッ酸等の薬液で等方性エッチングを施してテーパー
部を形成する際に、シリコン窒化膜の下側のＳＯＧ膜が
エッチングされないので、上記第２層目酸化膜の厚さあ
るいはエッチングレートにばらつきがあっても、ＳＯＧ
膜にサイドエッチが発生しない。このため、半導体装置
の金属配線中に断線あるいは接続不良が発生せず、該半
導体装置の品質が高められる。 【００１８】また、残留酸化膜によってＳＯＧ膜からの
水分（Ｈ２Ｏ）の脱ガスが防止されるので、該水分に起
因する第２金属配線の変質が防止されて該半導体装置の
コンタクト抵抗が良好となり、該半導体装置の品質がさ
らに高められる。 【００１９】さらに、半導体装置がその強度を十分に保
持しつつコンパクト化されるので、該半導体装置の品質
が一層高められる。
ものであって、とくに多層アルミ配線間の平坦性を向上
させるためにＳＯＧ（Ｓpin Ｏn Ｇlass）を使用して
いる半導体装置において、下層アルミ配線と上層アルミ
配線とをつなぐスルーホール部のコンタクト抵抗を安定
かつ良好にするための手法に関するものである。 【０００２】 【従来の技術】近年、ＬＳＩの高集積化に伴い、多層ア
ルミ配線構造を備えた半導体装置が増加しつつある。以
下、図２（ａ）〜図２（ｄ）を参照しつつ、かかる多層
アルミ配線構造を備えた従来の半導体装置の製造方法を
説明する。図２（ａ）に示すように、一般に従来の半導
体装置の製造方法においては、まず１層目アルミ配線１
を所望の部分にパターニングした後、層間絶縁膜層を形
成するために、低温で成膜することができかつ耐湿性に
優れた第１酸化膜２をプラズマＣＶＤ法で形成する（以
下、この酸化膜を「１層目プラズマ酸化膜２」とい
う）。 【０００３】次に、図２（ｂ）に示すように、平坦性を
向上させるために、１層目プラズマ酸化膜２の上に、コ
ーターによる塗布によりＳＯＧ（Ｓpin Ｏn Ｇlass）
膜３を形成する。そして、一般にＳＯＧ膜３は耐湿性が
劣るので、さらに該ＳＯＧ膜３の上に、プラズマＣＶＤ
法により第２酸化膜４（以下、これを「２層目プラズマ
酸化膜４」という。）を堆積し、層間絶縁膜層を形成す
る。 【０００４】そして、図２（ｃ）に示すように、写真製
版処理により、製造途上にある半導体装置上の所望の部
分にスルーホール開孔のためのレジストパターン５を形
成する。さらに、スルーホールのアスペクト比を低減す
るために、希フッ酸等の薬液で２層目プラズマ酸化膜４
に等方性エッチングを施してテーパー部６を形成した
後、ドライエッチによる異方性エッチングで２層目プラ
ズマ酸化膜４から１層目アルミ配線１に達するスルーホ
ール７（１層目アルミ配線１を外部に露出させるスルー
ホール７）を開孔する。最後に、図２（ｄ）に示すよう
に、レジストパターン５を除去した後、スパッタ法によ
り２層目アルミ配線８を形成する。 【０００５】 【発明が解決しようとする課題】しかしながら、かかる
従来の半導体装置の製造方法では、希フッ酸等の薬液で
等方性エッチングを施すときに、２層目プラズマ酸化膜
４の膜厚のばらつきあるいは薬液のエッチングレートの
ばらつき等により、しばしば薬液が２層目プラズマ酸化
膜４をつき破ってＳＯＧ膜３にまで達してしまい、この
ような場合は例えば図３に示すように、ＳＯＧ膜３のサ
イドエッチングが引き起こされ、２層目アルミ配線８の
断線ないしは接続不良が生じるといった問題がある。 【０００６】また、ＳＯＧ膜３からの水分（Ｈ２Ｏ）の
脱ガスにより、図２（ｄ）に示すように、２層目アルミ
配線８がＳＯＧ膜３と接する部分でアルミナ（Ａｌ２Ｏ
３）９に変質して、コンタクト抵抗異常が生じるといっ
た問題がある。 【０００７】本発明は、上記従来の問題を解決するため
になされたものであって、ＳＯＧ膜のサイドエッチング
を防止することができる半導体装置を得ることを解決す
べき課題とする。さらには、ＳＯＧ膜との当接部におけ
る２層目アルミ配線の変質を防止することができる半導
体装置を得ることをも課題すべき課題とする。 【０００８】 【課題を解決するための手段】上記の課題を解決すべく
なされた本発明にかかる半導体装置は、第１金属配線
と、第１金属配線の上に堆積された第１層目酸化膜と、
第１層目酸化膜の上に形成されたＳＯＧ膜と、ＳＯＧ膜
の上に堆積されたシリコン窒化膜と、シリコン窒化膜の
上に堆積された第２層目酸化膜とを含む層間絶縁膜層
と、上記層間絶縁膜層に形成されたスルーホールを介し
て第１金属配線に接続された第２金属配線とが設けられ
ている半導体装置において、上記スルーホールの側壁
に、該スルーホールを覆うようにして第２層目酸化膜の
上に堆積されたもう１つの酸化膜が異方性ドライエッチ
ングにより全面エッチングされてスルーホール側壁にの
み残留してなる残留酸化膜が形成され、上記第２層目酸
化膜がスルーホールまわりではテーパー形状をなし、第
１層目酸化膜の厚さが２０００Å〜３０００Åとされ、
ＳＯＧ膜の平坦部の厚さが２０００Å〜３０００Åとさ
れ、シリコン窒化膜の厚さが１００Å〜３００Åとさ
れ、第２層目酸化膜の厚さが４０００Å〜６０００Åと
され、上記のもう１つの酸化膜の厚さが２０００Å〜３
０００Åとされていることを特徴とするものである。 【０００９】この半導体装置においては、その製造途上
でＳＯＧ膜の上にシリコン窒化膜が形成されることにな
る。ここで、シリコン窒化膜は希フッ酸等の薬液によっ
てエッチングされないので、シリコン窒化膜の上の第２
層目酸化膜に対して希フッ酸等の薬液で等方性エッチン
グを施してテーパー部を形成する際に、該第２層目酸化
膜が薄かったりあるいはエッチングレートが高かったり
しても、シリコン窒化膜の下側のＳＯＧ膜はエッチング
されない。したがって、上記第２層目酸化膜の厚さある
いはエッチングレートにばらつきがあっても、ＳＯＧ膜
にサイドエッチングが生じない。 【００１０】また、スルーホールの側壁に残留する残留
酸化膜により第２金属配線とＳＯＧ膜との直接の接触が
妨げられるので、ＳＯＧ膜からの水分（Ｈ２Ｏ）の脱ガ
スが防止されて、該水分に起因する第２金属配線の変質
が防止される。 【００１１】さらに、ＳＯＧ膜、シリコン窒化膜及び各
種酸化膜が、それぞれ十分な強度を保有しつつ該半導体
装置の厚みの無用な増大を回避しうる適切な厚さとされ
るので、該半導体装置がコンパクトなものとなる。 【００１２】 【発明の実施の形態】以下、発明の実施の形態を具体的
に説明する。図１（ａ）〜図１（ｄ）は本発明にかかる
半導体装置の製造方法を示す工程図である。以下、これ
らの図を参照しつつ該製造方法を説明する。図１（ａ）
に示すように、本発明にかかる半導体装置の製造におい
ては、まず１層目アルミ配線１（第１金属配線）を所望
の部分にパターニングした後、該１層目アルミ配線１の
上に、プラズマＣＶＤ法により１層目プラズマ酸化膜２
を２０００Å〜３０００Åの厚さとなるように堆積させ
る。次に、平坦性を向上させるために、１層目プラズマ
酸化膜２の上に、ＳＯＧ膜３を平坦部で２０００Å〜３
０００Å程度の厚さとなるようにコーターで塗布する。
そして、このＳＯＧ膜３の上に、プラズマＣＶＤ法によ
りシリコン窒化膜（ＳｉＮ）１０を１００Å〜３００Å
程度の厚さとなるように堆積させる。この後、該シリコ
ン窒化膜１０の上に、プラズマＣＶＤ法により２層目プ
ラズマ酸化膜４を４０００Å〜６０００Åの厚さとなる
ように堆積させ、層間絶縁膜層を形成する。 【００１３】次に、図１（ｂ）に示すように、写真製版
処理により、製造途上にある半導体装置の表面の所望の
部分にスルーホール開孔のためのレジストパターン５を
形成する。そして、２層目プラズマ酸化膜４に対して、
希フッ酸等の薬液で等方性エッチングを施してテーパー
部６を形成し、スルーホールのアスペクト比を低減す
る。このとき、シリコン窒化膜１０は希フッ酸ではエッ
チングされないので、２層目プラズマ酸化膜４の膜厚及
び薬液のエッチングレートがいかに変動しても、ＳＯＧ
膜３のサイドエッチングは発生しない。 【００１４】そして、図１（ｃ）に示すように、ドライ
エッチによる異方性エッチでシリコン窒化膜１０とＳＯ
Ｇ膜３と１層目プラズマ酸化膜２とをエッチングし、ス
ルーホール７を開孔する。この後、レジストパターン５
を除去した上で、製造途上にある半導体装置の表面に、
プラズマＣＶＤ法により第３酸化膜（以下、これを「３
層目プラズマ酸化膜１１」という）を２０００Å〜３０
００Å程度の厚さとなるように堆積させる。 【００１５】この後、図１（ｄ）に示すように、３層目
プラズマ酸化膜１１をドライエッチによる異方性エッチ
ングで全面エッチングし、スルーホール７の側壁にのみ
プラズマ酸化膜１１ａ（３層目プラズマ酸化膜１１の一
部）を残す。最後に、スパッタ法により２層目アルミ配
線８（第２金属配線）を形成する。 【００１６】このようにすればＳＯＧ膜３からの水分
（Ｈ２Ｏ）の脱ガスを防止することができ、２層目アル
ミ配線８はアルミナ化しない。このため、第１アルミ配
線１と第２アルミ配線８とのコンタクト抵抗が安定して
良好となり、半導体装置の品質が高められる。 【００１７】 【発明の効果】本発明によれば、半導体装置の製造時に
おいて、シリコン窒化膜の上の第２層目酸化膜に対して
希フッ酸等の薬液で等方性エッチングを施してテーパー
部を形成する際に、シリコン窒化膜の下側のＳＯＧ膜が
エッチングされないので、上記第２層目酸化膜の厚さあ
るいはエッチングレートにばらつきがあっても、ＳＯＧ
膜にサイドエッチが発生しない。このため、半導体装置
の金属配線中に断線あるいは接続不良が発生せず、該半
導体装置の品質が高められる。 【００１８】また、残留酸化膜によってＳＯＧ膜からの
水分（Ｈ２Ｏ）の脱ガスが防止されるので、該水分に起
因する第２金属配線の変質が防止されて該半導体装置の
コンタクト抵抗が良好となり、該半導体装置の品質がさ
らに高められる。 【００１９】さらに、半導体装置がその強度を十分に保
持しつつコンパクト化されるので、該半導体装置の品質
が一層高められる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｄ）は、いずれも本発明にかかる
半導体装置の縦断面図であり、本発明にかかる半導体装
置の製造方法を示している。 【図２】 （ａ）〜（ｄ）は、いずれも従来の半導体装
置の縦断面図であり、従来の半導体装置の製造方法を示
している。 【図３】 従来の半導体装置の縦断面図であり、従来の
製造方法上の問題点を示している。 【符号の説明】 １ １層目アルミ配線、２ １層目プラズマ酸化膜、３
ＳＯＧ膜、４ ２層目プラズマ酸化膜、５ レジスト
パターン、６ テーパー部、７ スルーホール、８ ２
層目アルミ配線、９ アルミナ、１０ シリコン窒化
膜、１１ ３層目プラズマ酸化膜、１１ａ スルーホー
ル側壁に残留した３層目酸化膜。
半導体装置の縦断面図であり、本発明にかかる半導体装
置の製造方法を示している。 【図２】 （ａ）〜（ｄ）は、いずれも従来の半導体装
置の縦断面図であり、従来の半導体装置の製造方法を示
している。 【図３】 従来の半導体装置の縦断面図であり、従来の
製造方法上の問題点を示している。 【符号の説明】 １ １層目アルミ配線、２ １層目プラズマ酸化膜、３
ＳＯＧ膜、４ ２層目プラズマ酸化膜、５ レジスト
パターン、６ テーパー部、７ スルーホール、８ ２
層目アルミ配線、９ アルミナ、１０ シリコン窒化
膜、１１ ３層目プラズマ酸化膜、１１ａ スルーホー
ル側壁に残留した３層目酸化膜。
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 第１金属配線と、 第１金属配線の上に堆積された第１層目酸化膜と、第１
層目酸化膜の上に形成されたＳＯＧ膜と、ＳＯＧ膜の上
に堆積されたシリコン窒化膜と、シリコン窒化膜の上に
堆積された第２層目酸化膜と を含む層間絶縁膜層と、 上記層間絶縁膜層に形成されたスルーホールを介して第
１金属配線に接続された第２金属配線とが設けられてい
る半導体装置において、上記スルーホールの側壁に、該スルーホールを覆うよう
にして第２層目酸化膜の上に堆積されたもう１つの酸化
膜が異方性ドライエッチングにより全面エッチングされ
てスルーホール側壁にのみ残留してなる残留酸化膜が形
成され、 上記第２層目酸化膜がスルーホールまわりではテーパー
形状をなし、 第１層目酸化膜の厚さが２０００Å〜３０００Åとさ
れ、ＳＯＧ膜の平坦部の厚さが２０００Å〜３０００Å
とされ、シリコン窒化膜の厚さが１００Å〜３００Åと
され、第２層目酸化膜の厚さが４０００Å〜６０００Å
とされ、上記のもう１つの酸化膜の厚さが２０００Å〜
３０００Åと されていることを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28584495A JP3369817B2 (ja) | 1995-06-23 | 1995-11-02 | 半導体装置 |
| US08/603,351 US5946593A (en) | 1995-06-23 | 1996-02-20 | Semiconductor device manufacturing method |
| KR1019960005770A KR100234825B1 (ko) | 1995-06-23 | 1996-03-06 | 반도체장치 및 그의 제조방법 |
| DE19608883A DE19608883C2 (de) | 1995-06-23 | 1996-03-07 | Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15772195 | 1995-06-23 | ||
| JP7-157721 | 1995-06-23 | ||
| JP28584495A JP3369817B2 (ja) | 1995-06-23 | 1995-11-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0969560A JPH0969560A (ja) | 1997-03-11 |
| JP3369817B2 true JP3369817B2 (ja) | 2003-01-20 |
Family
ID=26485076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28584495A Expired - Fee Related JP3369817B2 (ja) | 1995-06-23 | 1995-11-02 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5946593A (ja) |
| JP (1) | JP3369817B2 (ja) |
| KR (1) | KR100234825B1 (ja) |
| DE (1) | DE19608883C2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6192355B1 (en) * | 1997-09-09 | 2001-02-20 | Baan Development B.V. | Method of configuring a set of objects in a computer |
| US6143649A (en) * | 1998-02-05 | 2000-11-07 | Micron Technology, Inc. | Method for making semiconductor devices having gradual slope contacts |
| US6054379A (en) * | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
| US6261946B1 (en) * | 1999-01-05 | 2001-07-17 | Advanced Micro Devices, Inc. | Method for forming semiconductor seed layers by high bias deposition |
| JP2001185619A (ja) | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | コンタクト構造の製造方法 |
| JP2002190518A (ja) | 2000-12-20 | 2002-07-05 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| US6541370B1 (en) * | 2001-09-17 | 2003-04-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Composite microelectronic dielectric layer with inhibited crack susceptibility |
| KR100818711B1 (ko) * | 2006-12-07 | 2008-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137853A (ja) * | 1985-12-11 | 1987-06-20 | Nec Corp | 多層配線の形成方法 |
| JPS63258043A (ja) * | 1987-04-15 | 1988-10-25 | Nec Corp | 半導体装置の製造方法 |
| US4832789A (en) * | 1988-04-08 | 1989-05-23 | American Telephone And Telegrph Company, At&T Bell Laboratories | Semiconductor devices having multi-level metal interconnects |
| CA2026605C (en) * | 1990-10-01 | 2001-07-17 | Luc Ouellet | Multi-level interconnection cmos devices including sog |
| KR920015542A (ko) * | 1991-01-14 | 1992-08-27 | 김광호 | 반도체장치의 다층배선형성법 |
| JPH04267543A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | 半導体装置およびその製造方法 |
| JPH04326750A (ja) * | 1991-04-26 | 1992-11-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5177588A (en) * | 1991-06-14 | 1993-01-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including nitride layer |
| EP0523856A3 (en) * | 1991-06-28 | 1993-03-17 | Sgs-Thomson Microelectronics, Inc. | Method of via formation for multilevel interconnect integrated circuits |
| JPH0629406A (ja) * | 1991-11-18 | 1994-02-04 | Sony Corp | コンタクト構造及びそのコンタクト形成方法 |
| US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
| US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
| US5413963A (en) * | 1994-08-12 | 1995-05-09 | United Microelectronics Corporation | Method for depositing an insulating interlayer in a semiconductor metallurgy system |
| US5554567A (en) * | 1994-09-01 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for improving adhesion to a spin-on-glass |
| US5652172A (en) * | 1996-04-29 | 1997-07-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for controlling the etch profile of an aperture formed through a multi-layer insulator layer |
| US5597764A (en) * | 1996-07-15 | 1997-01-28 | Vanguard International Semiconductor Corporation | Method of contact formation and planarization for semiconductor processes |
-
1995
- 1995-11-02 JP JP28584495A patent/JP3369817B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-20 US US08/603,351 patent/US5946593A/en not_active Expired - Fee Related
- 1996-03-06 KR KR1019960005770A patent/KR100234825B1/ko not_active IP Right Cessation
- 1996-03-07 DE DE19608883A patent/DE19608883C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0969560A (ja) | 1997-03-11 |
| KR100234825B1 (ko) | 1999-12-15 |
| DE19608883C2 (de) | 2001-12-13 |
| US5946593A (en) | 1999-08-31 |
| DE19608883A1 (de) | 1997-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| JP3369817B2 (ja) | 半導体装置 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| US5792704A (en) | Method for fabricating wiring in semiconductor device | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JPH07326668A (ja) | 半導体装置の製造方法 | |
| JP3312409B2 (ja) | 多層配線構造の半導体装置 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JP2636753B2 (ja) | 半導体装置の製造方法 | |
| JPH08153795A (ja) | コンタクト孔の形成方法 | |
| US20010051424A1 (en) | Method of forming an opening in a dielectric layer in integrated circuit | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPH0945763A (ja) | コンタクトプラグおよびこれを用いた多層配線形成方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH08153796A (ja) | 半導体装置及びその製造方法 | |
| KR20000019171A (ko) | 감광성 폴리머를 사용하는 금속배선 형성방법 | |
| JPH0964174A (ja) | 半導体装置の製造方法 | |
| JPH0817928A (ja) | 半導体装置の製造方法 | |
| JPH11162983A (ja) | 半導体装置及びその製造方法 | |
| JPH06342849A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |