JPH11162983A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11162983A JPH11162983A JP32681997A JP32681997A JPH11162983A JP H11162983 A JPH11162983 A JP H11162983A JP 32681997 A JP32681997 A JP 32681997A JP 32681997 A JP32681997 A JP 32681997A JP H11162983 A JPH11162983 A JP H11162983A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- dielectric constant
- hole
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 配線間容量を低下させることができると共
に、信頼性が高い配線を簡単な製造工程で得ることがで
きる半導体装置及びその製造方法を提供する。 【解決手段】 半導体基板１の表面に酸化珪素膜２が形
成されており、その上には、フッ化炭素からなる低誘電
率膜３が形成されている。低誘電率膜３には選択的に第
１配線用孔３ａが設けられており、この孔３ａの下方に
おける酸化珪素膜２にはコンタクトホール２ａが形成さ
れている。第１配線用孔３ａの形成により露出した酸化
珪素膜２の上面、第１配線用孔３ａの内壁面及び低誘電
率膜３の上面には、酸化珪素からなるバリア膜４が形成
されている。また、コンタクトホール２ａ及び第１配線
用孔３ａの内部には、銅合金膜が埋設されており、これ
により、銅合金からなるコンタクト膜５及び第１配線６
が形成されている。
に、信頼性が高い配線を簡単な製造工程で得ることがで
きる半導体装置及びその製造方法を提供する。 【解決手段】 半導体基板１の表面に酸化珪素膜２が形
成されており、その上には、フッ化炭素からなる低誘電
率膜３が形成されている。低誘電率膜３には選択的に第
１配線用孔３ａが設けられており、この孔３ａの下方に
おける酸化珪素膜２にはコンタクトホール２ａが形成さ
れている。第１配線用孔３ａの形成により露出した酸化
珪素膜２の上面、第１配線用孔３ａの内壁面及び低誘電
率膜３の上面には、酸化珪素からなるバリア膜４が形成
されている。また、コンタクトホール２ａ及び第１配線
用孔３ａの内部には、銅合金膜が埋設されており、これ
により、銅合金からなるコンタクト膜５及び第１配線６
が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は配線間の容量を低減
することができると共に、信頼性が優れた配線を得るこ
とができる半導体装置及びその製造方法に関する。
することができると共に、信頼性が優れた配線を得るこ
とができる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来より、半導体装置の層間絶縁膜とし
ては、機械的強度が優れていると共に、吸水性が低い等
の優れた特徴を有する酸化珪素膜が使用されている。近
時、半導体装置の高集積化に伴って、配線が多層化され
ると共に、配線の幅及び配線間隔が小さくなっている。
これにより、配線間容量が増大して、この配線間容量の
増大が半導体装置の動作速度の向上を妨げる原因となっ
ている。
ては、機械的強度が優れていると共に、吸水性が低い等
の優れた特徴を有する酸化珪素膜が使用されている。近
時、半導体装置の高集積化に伴って、配線が多層化され
ると共に、配線の幅及び配線間隔が小さくなっている。
これにより、配線間容量が増大して、この配線間容量の
増大が半導体装置の動作速度の向上を妨げる原因となっ
ている。
【０００３】そこで、配線間容量を低減するために、酸
化珪素膜よりも誘電率が低い材料からなる層間絶縁膜が
形成された半導体装置が提案されている（特開平９−５
５４２９号公報及び特開平９−２１３７９６号公報
等）。
化珪素膜よりも誘電率が低い材料からなる層間絶縁膜が
形成された半導体装置が提案されている（特開平９−５
５４２９号公報及び特開平９−２１３７９６号公報
等）。
【０００４】しかし、酸化珪素膜よりも低い誘電率を有
する材料を層間絶縁膜の材料として選択すると、層間絶
縁膜の機械的強度及び吸水性等が、酸化珪素膜よりも低
いものとなり、配線に悪影響を与えるという問題点があ
る。
する材料を層間絶縁膜の材料として選択すると、層間絶
縁膜の機械的強度及び吸水性等が、酸化珪素膜よりも低
いものとなり、配線に悪影響を与えるという問題点があ
る。
【０００５】そこで、酸化珪素膜と低誘電率膜とが組み
合わされて使用されている半導体装置が開示されている
（特開平９−３６２２６号公報、特開平９−１１６０１
０号公報）。図５は従来の半導体装置の構造を示す断面
図である。図５に示すように、半導体基板２１上には、
酸化珪素膜２２が形成されている。酸化珪素膜２２上に
は、例えば、アルミニウム合金からなる第１配線２４が
選択的に形成されている。これらの第１配線２４の間に
は、絶縁膜２３が形成されており、これらの上面は平坦
化されている。また、第１配線２４及び絶縁膜２３上に
は、酸化珪素からなる層間絶縁膜２６が形成されてい
る。層間絶縁膜２６には、スルーホール２６ａが選択的
に形成されており、このスルーホール２６ａの内部に
は、タングステン等の導電材料からなるプラグ２５が埋
設されている。更に、層間絶縁膜２６及びプラグ２５の
上に、アルミニウム合金からなる第２配線２７が選択的
に形成されており、第２配線２７と第１配線２４とは、
プラグ２５を介して電気的に接続されている。なお、第
１配線２４間に形成された絶縁膜２３は、層間絶縁膜２
６を構成する材料よりも低い誘電率の材料からなるもの
である。
合わされて使用されている半導体装置が開示されている
（特開平９−３６２２６号公報、特開平９−１１６０１
０号公報）。図５は従来の半導体装置の構造を示す断面
図である。図５に示すように、半導体基板２１上には、
酸化珪素膜２２が形成されている。酸化珪素膜２２上に
は、例えば、アルミニウム合金からなる第１配線２４が
選択的に形成されている。これらの第１配線２４の間に
は、絶縁膜２３が形成されており、これらの上面は平坦
化されている。また、第１配線２４及び絶縁膜２３上に
は、酸化珪素からなる層間絶縁膜２６が形成されてい
る。層間絶縁膜２６には、スルーホール２６ａが選択的
に形成されており、このスルーホール２６ａの内部に
は、タングステン等の導電材料からなるプラグ２５が埋
設されている。更に、層間絶縁膜２６及びプラグ２５の
上に、アルミニウム合金からなる第２配線２７が選択的
に形成されており、第２配線２７と第１配線２４とは、
プラグ２５を介して電気的に接続されている。なお、第
１配線２４間に形成された絶縁膜２３は、層間絶縁膜２
６を構成する材料よりも低い誘電率の材料からなるもの
である。
【０００６】このように構成された半導体装置において
は、第１配線２４間に、層間絶縁膜２６よりも低い誘電
率の絶縁膜２３が存在するので、第１配線２４間の寄生
容量を小さくすることができる。
は、第１配線２４間に、層間絶縁膜２６よりも低い誘電
率の絶縁膜２３が存在するので、第１配線２４間の寄生
容量を小さくすることができる。
【０００７】
【発明が解決しようとする課題】しかしながら、図５に
示す従来の半導体装置においては、長期間にわたって第
１配線２４間を通電すると、この配線間にマイグレーシ
ョンが発生して配線が切断されることがあり、実用性が
低いという問題点がある。
示す従来の半導体装置においては、長期間にわたって第
１配線２４間を通電すると、この配線間にマイグレーシ
ョンが発生して配線が切断されることがあり、実用性が
低いという問題点がある。
【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、配線間容量を低下させることができると共
に、配線間におけるマイグレーションの発生を防止する
ことができ、これにより、信頼性が高い配線を簡単な製
造工程で得ることができる半導体装置及びその製造方法
を提供することを目的とする。
のであって、配線間容量を低下させることができると共
に、配線間におけるマイグレーションの発生を防止する
ことができ、これにより、信頼性が高い配線を簡単な製
造工程で得ることができる半導体装置及びその製造方法
を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体基板と、前記半導体基板の上に形成され所定
の位置にコンタクトホールを有する絶縁膜と、前記絶縁
膜の上に形成され前記コンタクトホールの上に配線用孔
を有し酸化珪素膜よりも低い誘電率を有する低誘電率膜
と、前記コンタクトホール及び前記配線用孔を埋設する
配線材料膜と、前記低誘電率膜と前記配線材料膜との間
に設けられたバリア膜と、を有することを特徴とする。
は、半導体基板と、前記半導体基板の上に形成され所定
の位置にコンタクトホールを有する絶縁膜と、前記絶縁
膜の上に形成され前記コンタクトホールの上に配線用孔
を有し酸化珪素膜よりも低い誘電率を有する低誘電率膜
と、前記コンタクトホール及び前記配線用孔を埋設する
配線材料膜と、前記低誘電率膜と前記配線材料膜との間
に設けられたバリア膜と、を有することを特徴とする。
【００１０】本発明に係る半導体装置の製造方法は、半
導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の
上に酸化珪素膜よりも低い誘電率を有する低誘電率膜を
形成する工程と、前記低誘電率膜に前記絶縁膜に到達す
る配線用孔を設ける工程と、前記配線用孔の内壁面上に
バリア膜を形成する工程と、前記配線用孔の下方におけ
る前記絶縁膜にコンタクトホールを形成する工程と、前
記配線用孔及びコンタクトホールを配線材料膜により埋
設して配線及びコンタクト膜を形成する工程と、を有す
ることを特徴とする。
導体基板の上に絶縁膜を形成する工程と、前記絶縁膜の
上に酸化珪素膜よりも低い誘電率を有する低誘電率膜を
形成する工程と、前記低誘電率膜に前記絶縁膜に到達す
る配線用孔を設ける工程と、前記配線用孔の内壁面上に
バリア膜を形成する工程と、前記配線用孔の下方におけ
る前記絶縁膜にコンタクトホールを形成する工程と、前
記配線用孔及びコンタクトホールを配線材料膜により埋
設して配線及びコンタクト膜を形成する工程と、を有す
ることを特徴とする。
【００１１】前記絶縁膜はＳｉＯ2からなり、前記低誘
電率膜は、フッ化炭素からなることが好ましく、前記バ
リア膜は、ＳｉＯ2、ＳｉＮ及びＳｉＯＮからなる群か
ら選択された１種の材料からなることが望ましい。ま
た、前記配線材料膜は銅又は銅合金からなるものとする
ことができる。
電率膜は、フッ化炭素からなることが好ましく、前記バ
リア膜は、ＳｉＯ2、ＳｉＮ及びＳｉＯＮからなる群か
ら選択された１種の材料からなることが望ましい。ま
た、前記配線材料膜は銅又は銅合金からなるものとする
ことができる。
【００１２】更に、前記バリア膜は前記配線用孔の形成
により露出した前記絶縁膜の上面及び前記低誘電率膜の
上面に３０乃至２００ｎｍの膜厚で形成される条件で化
学気相成長法により形成されることが好ましい。
により露出した前記絶縁膜の上面及び前記低誘電率膜の
上面に３０乃至２００ｎｍの膜厚で形成される条件で化
学気相成長法により形成されることが好ましい。
【００１３】本発明においては、隣接する配線間に、酸
化珪素膜よりも低い誘電率を有する低誘電率膜が存在し
ているので、配線間容量を低減することができる。ま
た、配線と低誘電率膜との間にバリア膜が形成されてお
り、このバリア膜は低誘電率膜よりも高いバリア性を有
するものであって、低誘電率膜よりも機械的強度が高い
と共に、吸水性が低い膜である。このように、配線と低
誘電率膜とが直接接触せず、配線の表面がバリア膜によ
り被覆されているので、低誘電率膜から発生する水分及
びフッ素等による配線の腐食を防止することができると
共に、マイグレーションの発生を防止することができ、
信頼性が高い配線を得ることができる。
化珪素膜よりも低い誘電率を有する低誘電率膜が存在し
ているので、配線間容量を低減することができる。ま
た、配線と低誘電率膜との間にバリア膜が形成されてお
り、このバリア膜は低誘電率膜よりも高いバリア性を有
するものであって、低誘電率膜よりも機械的強度が高い
と共に、吸水性が低い膜である。このように、配線と低
誘電率膜とが直接接触せず、配線の表面がバリア膜によ
り被覆されているので、低誘電率膜から発生する水分及
びフッ素等による配線の腐食を防止することができると
共に、マイグレーションの発生を防止することができ、
信頼性が高い配線を得ることができる。
【００１４】また、本発明においては、配線を形成した
後に配線間の絶縁膜を形成する方法ではなく、所定の領
域に孔を有する絶縁膜を形成し、この孔内に配線を形成
するダマシン法を使用して、配線を形成している。これ
により、銅又は銅合金等の微細加工が困難な材料からな
る配線であっても、容易に微細な配線を形成することが
できる。そして、銅又は銅合金膜からなる配線を形成す
ると、配線抵抗を低下させることができ、これにより、
半導体装置の動作速度を向上させることができる。更
に、本発明においては、コンタクトホールと配線用孔と
を同時に配線材料膜で埋設する二重ダマシン法を使用し
ているので、半導体装置の製造工程数を低減することが
できる。
後に配線間の絶縁膜を形成する方法ではなく、所定の領
域に孔を有する絶縁膜を形成し、この孔内に配線を形成
するダマシン法を使用して、配線を形成している。これ
により、銅又は銅合金等の微細加工が困難な材料からな
る配線であっても、容易に微細な配線を形成することが
できる。そして、銅又は銅合金膜からなる配線を形成す
ると、配線抵抗を低下させることができ、これにより、
半導体装置の動作速度を向上させることができる。更
に、本発明においては、コンタクトホールと配線用孔と
を同時に配線材料膜で埋設する二重ダマシン法を使用し
ているので、半導体装置の製造工程数を低減することが
できる。
【００１５】
【発明の実施の形態】以下、本発明の実施例に係る半導
体装置について、添付の図面を参照して具体的に説明す
る。図１は本発明の実施例に係る半導体装置の構造を示
す断面図である。なお、図１において、ソース、ドレイ
ン拡散層及びゲート電極等の図示を省略している。図１
に示すように、半導体基板１の表面に回路素子（図示せ
ず）が形成されており、この回路素子を覆う酸化珪素膜
（絶縁膜）２が形成されている。酸化珪素膜２上には、
例えば、フッ化炭素からなる低誘電率膜３が形成されて
いる。低誘電率膜３には選択的に第１配線用孔３ａが設
けられており、第１配線用孔３ａの下方における酸化珪
素膜２には、第１配線用孔３ａよりも狭い領域で、基板
１の表面に到達するコンタクトホール２ａが形成されて
いる。第１配線用孔３ａの形成により露出した酸化珪素
膜２の上面、第１配線用孔３ａの内壁面及び低誘電率膜
３の上面には、バリア膜４が形成されている。また、コ
ンタクトホール２ａ及び第１配線用孔３ａの内部には、
例えば銅合金膜（配線材料膜）が埋設されており、これ
により、コンタクト膜５及び第１配線６が形成されてい
る。なお、バリア膜４及び第１配線６の上面は平坦化さ
れている。
体装置について、添付の図面を参照して具体的に説明す
る。図１は本発明の実施例に係る半導体装置の構造を示
す断面図である。なお、図１において、ソース、ドレイ
ン拡散層及びゲート電極等の図示を省略している。図１
に示すように、半導体基板１の表面に回路素子（図示せ
ず）が形成されており、この回路素子を覆う酸化珪素膜
（絶縁膜）２が形成されている。酸化珪素膜２上には、
例えば、フッ化炭素からなる低誘電率膜３が形成されて
いる。低誘電率膜３には選択的に第１配線用孔３ａが設
けられており、第１配線用孔３ａの下方における酸化珪
素膜２には、第１配線用孔３ａよりも狭い領域で、基板
１の表面に到達するコンタクトホール２ａが形成されて
いる。第１配線用孔３ａの形成により露出した酸化珪素
膜２の上面、第１配線用孔３ａの内壁面及び低誘電率膜
３の上面には、バリア膜４が形成されている。また、コ
ンタクトホール２ａ及び第１配線用孔３ａの内部には、
例えば銅合金膜（配線材料膜）が埋設されており、これ
により、コンタクト膜５及び第１配線６が形成されてい
る。なお、バリア膜４及び第１配線６の上面は平坦化さ
れている。
【００１６】更に、バリア膜４及び第１配線６の上に
は、酸化珪素膜７が形成されている。酸化珪素膜７上に
は、例えば、フッ化炭素からなる低誘電率膜８が形成さ
れている。低誘電率膜８には選択的に第２配線用孔８ａ
が設けられており、第２配線用孔８ａの下方における酸
化珪素膜７には、第２配線用孔８ａよりも狭い領域で、
スルーホール７ａが形成されている。第２配線用孔８ａ
の形成により露出した酸化珪素膜７の上面、第２配線用
孔８ａの内壁面及び低誘電率膜８の上面には、バリア膜
９が形成されている。また、スルーホール７ａ及び第２
配線用孔８ａの内部には、例えば銅合金膜が埋設されて
おり、これにより、コンタクト膜１０及び第２配線１１
が形成されている。なお、バリア膜９及び第２配線１１
の上面は平坦化されている。
は、酸化珪素膜７が形成されている。酸化珪素膜７上に
は、例えば、フッ化炭素からなる低誘電率膜８が形成さ
れている。低誘電率膜８には選択的に第２配線用孔８ａ
が設けられており、第２配線用孔８ａの下方における酸
化珪素膜７には、第２配線用孔８ａよりも狭い領域で、
スルーホール７ａが形成されている。第２配線用孔８ａ
の形成により露出した酸化珪素膜７の上面、第２配線用
孔８ａの内壁面及び低誘電率膜８の上面には、バリア膜
９が形成されている。また、スルーホール７ａ及び第２
配線用孔８ａの内部には、例えば銅合金膜が埋設されて
おり、これにより、コンタクト膜１０及び第２配線１１
が形成されている。なお、バリア膜９及び第２配線１１
の上面は平坦化されている。
【００１７】次に、このように構成された半導体装置の
製造方法について、以下に説明する。図２（ａ）乃至
（ｃ）、図３（ａ）乃至（ｃ）及び図４（ａ）乃至
（ｃ）は、本発明の実施例に係る半導体装置の製造方法
を工程順に示す断面図である。図２（ａ）に示すよう
に、先ず、半導体基板１の表面に回路素子（図示せず）
を形成する。次に、半導体基板１上に、回路素子を覆う
酸化珪素膜２を形成した後、この表面をＣＭＰ（化学機
械研磨）により平坦化する。次いで、酸化珪素膜２の上
に、例えばフッ化炭素からなる低誘電率膜３を形成す
る。なお、この低誘電率膜３は、酸化珪素膜よりも低い
誘電率を有する膜である。
製造方法について、以下に説明する。図２（ａ）乃至
（ｃ）、図３（ａ）乃至（ｃ）及び図４（ａ）乃至
（ｃ）は、本発明の実施例に係る半導体装置の製造方法
を工程順に示す断面図である。図２（ａ）に示すよう
に、先ず、半導体基板１の表面に回路素子（図示せず）
を形成する。次に、半導体基板１上に、回路素子を覆う
酸化珪素膜２を形成した後、この表面をＣＭＰ（化学機
械研磨）により平坦化する。次いで、酸化珪素膜２の上
に、例えばフッ化炭素からなる低誘電率膜３を形成す
る。なお、この低誘電率膜３は、酸化珪素膜よりも低い
誘電率を有する膜である。
【００１８】その後、図２（ｂ）に示すように、低誘電
率膜３の上に、フォトレジスト膜を塗布して、これをパ
ターニングすることにより、所定の形状のレジスト膜パ
ターン１５を形成する。その後、図２（ｃ）に示すよう
に、レジスト膜パターン１５をマスクとして、低誘電率
膜３を選択的にエッチング除去することにより、低誘電
率膜３に酸化珪素膜２に到達する第１配線用孔３ａを形
成する。
率膜３の上に、フォトレジスト膜を塗布して、これをパ
ターニングすることにより、所定の形状のレジスト膜パ
ターン１５を形成する。その後、図２（ｃ）に示すよう
に、レジスト膜パターン１５をマスクとして、低誘電率
膜３を選択的にエッチング除去することにより、低誘電
率膜３に酸化珪素膜２に到達する第１配線用孔３ａを形
成する。
【００１９】その後、図３（ａ）に示すように、低誘電
率膜３上のレジスト膜パターン１５を除去する。その
後、図３（ｂ）に示すように、ＣＶＤ（化学気相成長）
法により、酸化珪素膜２の上面に３０乃至２００ｎｍの
膜厚で形成される条件で、バリア膜４を形成する。酸化
珪素膜２の上面における膜厚が３０ｎｍ未満となる条件
でバリア膜４を形成すると、第１配線用孔３ａの内壁面
にバリア膜４が形成されないので、バリア膜としての機
能を得ることができない。一方、酸化珪素膜２の上面に
おける膜厚が２００ｎｍを超える条件でバリア膜４を形
成すると、第１配線用孔３ａの内壁面に１００ｎｍを超
える膜厚でバリア膜４が形成される。そうすると、配線
間の間隔が４００ｎｍ以下である半導体装置において
は、低誘電率膜３を形成する効果が得られなくなる。従
って、バリア膜４の膜厚は３０乃至２００ｎｍとするこ
とが好ましい。
率膜３上のレジスト膜パターン１５を除去する。その
後、図３（ｂ）に示すように、ＣＶＤ（化学気相成長）
法により、酸化珪素膜２の上面に３０乃至２００ｎｍの
膜厚で形成される条件で、バリア膜４を形成する。酸化
珪素膜２の上面における膜厚が３０ｎｍ未満となる条件
でバリア膜４を形成すると、第１配線用孔３ａの内壁面
にバリア膜４が形成されないので、バリア膜としての機
能を得ることができない。一方、酸化珪素膜２の上面に
おける膜厚が２００ｎｍを超える条件でバリア膜４を形
成すると、第１配線用孔３ａの内壁面に１００ｎｍを超
える膜厚でバリア膜４が形成される。そうすると、配線
間の間隔が４００ｎｍ以下である半導体装置において
は、低誘電率膜３を形成する効果が得られなくなる。従
って、バリア膜４の膜厚は３０乃至２００ｎｍとするこ
とが好ましい。
【００２０】なお、バリア膜４としては、低誘電率膜３
よりもバリア性が高い材料からなる膜を使用する。即
ち、低誘電率３よりの機械的強度が高いと共に、吸水性
が低い等の特性を有する酸化珪素（ＳｉＯ2）、窒化珪
素（ＳｉＮ）及び酸化窒化珪素（ＳｉＯＮ）のいずれか
１種を使用することが好ましい。更に、バリア膜４を形
成する手段として、バイアスＣＶＤ法を使用することが
好ましく、これによると、良好な埋め込み性を得ること
ができると共に、優れた膜質を有するバリア膜を形成す
ることができる。他に、平行平板型プラズマＣＶＤ法を
使用してもよく、これにより、良好な生産性を得ること
ができる。
よりもバリア性が高い材料からなる膜を使用する。即
ち、低誘電率３よりの機械的強度が高いと共に、吸水性
が低い等の特性を有する酸化珪素（ＳｉＯ2）、窒化珪
素（ＳｉＮ）及び酸化窒化珪素（ＳｉＯＮ）のいずれか
１種を使用することが好ましい。更に、バリア膜４を形
成する手段として、バイアスＣＶＤ法を使用することが
好ましく、これによると、良好な埋め込み性を得ること
ができると共に、優れた膜質を有するバリア膜を形成す
ることができる。他に、平行平板型プラズマＣＶＤ法を
使用してもよく、これにより、良好な生産性を得ること
ができる。
【００２１】その後、図３（ｃ）に示すように、全面に
フォトレジスト膜を塗布して、これをパターニングする
ことにより、第１配線用孔３ａの底面における領域に選
択的に開口部を有するレジスト膜パターン１６を形成す
る。このとき、バリア膜４が複素屈折率が大きい酸化珪
素により形成されていると、このバリア膜４がフォトレ
ジスト膜をパターニングするときの反射防止膜として作
用するので、良好な形状でフォトレジスト膜をパターニ
ングすることができる。
フォトレジスト膜を塗布して、これをパターニングする
ことにより、第１配線用孔３ａの底面における領域に選
択的に開口部を有するレジスト膜パターン１６を形成す
る。このとき、バリア膜４が複素屈折率が大きい酸化珪
素により形成されていると、このバリア膜４がフォトレ
ジスト膜をパターニングするときの反射防止膜として作
用するので、良好な形状でフォトレジスト膜をパターニ
ングすることができる。
【００２２】その後、図４（ａ）に示すように、レジス
ト膜パターン１６をマスクとして、酸化珪素膜２を選択
的にエッチング除去することにより、酸化珪素膜２に、
第１配線用孔３ａよりも狭い領域で基板１に到達するコ
ンタクトホール２ａが形成される。その後、図４（ｂ）
に示すように、ＣＶＤ法により、全面にコンタクトホー
ル２ａ及び第１配線用孔３ａを埋設する厚さで銅合金膜
１７を成膜する。その後、図４（ｃ）に示すように、エ
ッチングバック法又はＣＭＰ法により、銅合金膜１７の
表面を除去し、バリア膜４を露出させてこれらを平坦化
する。このとき、バリア膜４は、エッチングバック法又
はＣＭＰ法により銅合金膜１７の表面を除去するときの
ストッパーとしても作用する。これにより、第１配線用
孔３ａ内に銅合金膜からなる第１配線６が形成されると
共に、コンタクトホール２ａ内に、第１配線６と半導体
基板１とを電気的に接続する銅合金膜からなるコンタク
ト膜５が形成される。
ト膜パターン１６をマスクとして、酸化珪素膜２を選択
的にエッチング除去することにより、酸化珪素膜２に、
第１配線用孔３ａよりも狭い領域で基板１に到達するコ
ンタクトホール２ａが形成される。その後、図４（ｂ）
に示すように、ＣＶＤ法により、全面にコンタクトホー
ル２ａ及び第１配線用孔３ａを埋設する厚さで銅合金膜
１７を成膜する。その後、図４（ｃ）に示すように、エ
ッチングバック法又はＣＭＰ法により、銅合金膜１７の
表面を除去し、バリア膜４を露出させてこれらを平坦化
する。このとき、バリア膜４は、エッチングバック法又
はＣＭＰ法により銅合金膜１７の表面を除去するときの
ストッパーとしても作用する。これにより、第１配線用
孔３ａ内に銅合金膜からなる第１配線６が形成されると
共に、コンタクトホール２ａ内に、第１配線６と半導体
基板１とを電気的に接続する銅合金膜からなるコンタク
ト膜５が形成される。
【００２３】なお、これらの上面に、酸化珪素膜を形成
し、図２（ａ）乃至図４（ｃ）に示す工程を繰り返すこ
とにより、図１に示す多層配線構造を有する半導体装置
を容易に形成することができる。
し、図２（ａ）乃至図４（ｃ）に示す工程を繰り返すこ
とにより、図１に示す多層配線構造を有する半導体装置
を容易に形成することができる。
【００２４】このように構成された半導体装置において
は、同一層内の配線間に低誘電率膜が存在しているの
で、配線間容量を低減することができる。また、配線６
と低誘電率膜３との間及び配線１１と低誘電率膜８との
間に、夫々、バリア膜４及び９が形成されており、配線
と低誘電率膜とが直接接触していないので、低誘電率膜
３及び８から発生する水分及びフッ素等による配線の腐
食を防止することができる。また、フッ化炭素等からな
る低誘電率膜は機械的強度が低いので、この低誘電率膜
により配線間を絶縁した後、この配線に長期にわたって
通電すると、エレクトロマイグレーション及びストレス
マイグレーション等が発生して、配線が切断されること
がある。しかし、本実施例においては、機械的強度が高
い材料である酸化珪素膜により配線の周囲が覆われてい
るので、マイグレーションの発生を防止することがで
き、信頼性が高い配線を得ることができる。
は、同一層内の配線間に低誘電率膜が存在しているの
で、配線間容量を低減することができる。また、配線６
と低誘電率膜３との間及び配線１１と低誘電率膜８との
間に、夫々、バリア膜４及び９が形成されており、配線
と低誘電率膜とが直接接触していないので、低誘電率膜
３及び８から発生する水分及びフッ素等による配線の腐
食を防止することができる。また、フッ化炭素等からな
る低誘電率膜は機械的強度が低いので、この低誘電率膜
により配線間を絶縁した後、この配線に長期にわたって
通電すると、エレクトロマイグレーション及びストレス
マイグレーション等が発生して、配線が切断されること
がある。しかし、本実施例においては、機械的強度が高
い材料である酸化珪素膜により配線の周囲が覆われてい
るので、マイグレーションの発生を防止することがで
き、信頼性が高い配線を得ることができる。
【００２５】また、本実施例においては、ダマシン法に
より配線を形成するので、ドライエッチングによる微細
加工が困難である銅合金からなる配線を容易に形成する
ことができる。そして、銅合金からなる配線は、アルミ
ニウム合金からなる配線よりも優れた導電性を有してい
るので、アルミニウム合金配線を有する半導体装置より
も配線抵抗を低下させることができ、これにより、半導
体装置の動作速度を向上させることができる。更に、本
実施例においては、二重ダマシン法を使用しているの
で、表面を平坦化する工程が容易であると共に、コンタ
クトホール又はスルーホールと配線用孔とを同時に配線
用の金属膜で埋設するので、従来よりも少ない工程数で
半導体装置を製造することができる。
より配線を形成するので、ドライエッチングによる微細
加工が困難である銅合金からなる配線を容易に形成する
ことができる。そして、銅合金からなる配線は、アルミ
ニウム合金からなる配線よりも優れた導電性を有してい
るので、アルミニウム合金配線を有する半導体装置より
も配線抵抗を低下させることができ、これにより、半導
体装置の動作速度を向上させることができる。更に、本
実施例においては、二重ダマシン法を使用しているの
で、表面を平坦化する工程が容易であると共に、コンタ
クトホール又はスルーホールと配線用孔とを同時に配線
用の金属膜で埋設するので、従来よりも少ない工程数で
半導体装置を製造することができる。
【００２６】
【発明の効果】以上詳述したように、本発明によれば、
同一層内の配線間に低誘電率膜が存在しており、配線と
低誘電率膜との間にバリア膜が形成されているので、配
線間容量を低減することができると共に、配線間のマイ
グレーション等の発生を防止することができ、これによ
り、信頼性が高い配線を得ることができる。また、本発
明方法によれば、コンタクトホールと配線用孔とを同時
に配線用の金属膜で埋設するので、製造工程を省略化す
ることができる。
同一層内の配線間に低誘電率膜が存在しており、配線と
低誘電率膜との間にバリア膜が形成されているので、配
線間容量を低減することができると共に、配線間のマイ
グレーション等の発生を防止することができ、これによ
り、信頼性が高い配線を得ることができる。また、本発
明方法によれば、コンタクトホールと配線用孔とを同時
に配線用の金属膜で埋設するので、製造工程を省略化す
ることができる。
【図１】本発明の実施例に係る半導体装置の構造を示す
断面図である。
断面図である。
【図２】（ａ）乃至（ｃ）は本発明の実施例に係る半導
体装置の製造方法を工程順に示す断面図である。
体装置の製造方法を工程順に示す断面図である。
【図３】（ａ）乃至（ｃ）は図２の次工程を工程順に示
す断面図である。
す断面図である。
【図４】（ａ）乃至（ｃ）は図３の次工程を工程順に示
す断面図である。
す断面図である。
【図５】従来の半導体装置の構造を示す断面図である。
１，２１；半導体基板 ２，７，２２；酸化珪素膜 ２ａ；コンタクトホール ３，８；低誘電率膜 ３ａ，８ａ；配線用孔 ４，９；バリア膜 ５，１０；コンタクト膜 ６，１１，２４，２７；配線 ７ａ，２６ａ；スルーホール １５，１６；レジスト膜パターン １７；銅合金膜 ２３；絶縁膜 ２５；プラグ ２６；層間絶縁膜
Claims (9)
- 【請求項１】 半導体基板と、前記半導体基板の上に形
成され所定の位置にコンタクトホールを有する絶縁膜
と、前記絶縁膜の上に形成され前記コンタクトホールの
上に配線用孔を有し酸化珪素膜よりも低い誘電率を有す
る低誘電率膜と、前記コンタクトホール及び前記配線用
孔を埋設する配線材料膜と、前記低誘電率膜と前記配線
材料膜との間に設けられたバリア膜と、を有することを
特徴とする半導体装置。 - 【請求項２】 前記絶縁膜はＳｉＯ2からなり、前記低
誘電率膜は、フッ化炭素からなることを特徴とする請求
項１に記載の半導体装置。 - 【請求項３】 前記バリア膜は、ＳｉＯ2、ＳｉＮ及び
ＳｉＯＮからなる群から選択された１種の材料からなる
ことを特徴とする請求項１又は２に記載の半導体装置。 - 【請求項４】 前記配線材料膜は銅又は銅合金からなる
ことを特徴とする請求項１乃至３のいずれか１項に記載
の半導体装置。 - 【請求項５】 半導体基板の上に絶縁膜を形成する工程
と、前記絶縁膜の上に酸化珪素膜よりも低い誘電率を有
する低誘電率膜を形成する工程と、前記低誘電率膜に前
記絶縁膜に到達する配線用孔を設ける工程と、前記配線
用孔の内壁面上にバリア膜を形成する工程と、前記配線
用孔の下方における前記絶縁膜にコンタクトホールを形
成する工程と、前記配線用孔及びコンタクトホールを配
線材料膜により埋設して配線及びコンタクト膜を形成す
る工程と、を有することを特徴とする半導体装置の製造
方法。 - 【請求項６】 前記絶縁膜はＳｉＯ2からなり、前記低
誘電率膜は、フッ化炭素からなることを特徴とする請求
項５に記載の半導体装置の製造方法。 - 【請求項７】 前記バリア膜は、ＳｉＯ2、ＳｉＮ及び
ＳｉＯＮからなる群から選択された１種の材料からなる
ことを特徴とする請求項５又は６に記載の半導体装置の
製造方法。 - 【請求項８】 前記配線材料膜は銅又は銅合金からなる
ことを特徴とする請求項５乃至７のいずれか１項に記載
の半導体装置の製造方法。 - 【請求項９】 前記バリア膜は、前記配線用孔の形成に
より露出した前記絶縁膜の上面及び前記低誘電率膜の上
面に３０乃至２００ｎｍの膜厚で形成される条件で、化
学気相成長法により形成されることを特徴とする請求項
５乃至８のいずれか１項に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9326819A JP3065003B2 (ja) | 1997-11-27 | 1997-11-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9326819A JP3065003B2 (ja) | 1997-11-27 | 1997-11-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11162983A true JPH11162983A (ja) | 1999-06-18 |
| JP3065003B2 JP3065003B2 (ja) | 2000-07-12 |
Family
ID=18192073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9326819A Expired - Fee Related JP3065003B2 (ja) | 1997-11-27 | 1997-11-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3065003B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630740B1 (en) | 2000-02-16 | 2003-10-07 | Sharp Kabushiki Kaisha | Semiconductor device |
| CN1302533C (zh) * | 2002-10-24 | 2007-02-28 | 国际商业机器公司 | 甚低有效介电常数互连结构及其制造方法 |
-
1997
- 1997-11-27 JP JP9326819A patent/JP3065003B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630740B1 (en) | 2000-02-16 | 2003-10-07 | Sharp Kabushiki Kaisha | Semiconductor device |
| CN1302533C (zh) * | 2002-10-24 | 2007-02-28 | 国际商业机器公司 | 甚低有效介电常数互连结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3065003B2 (ja) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3961412B2 (ja) | 半導体装置及びその形成方法 | |
| JP4118029B2 (ja) | 半導体集積回路装置とその製造方法 | |
| KR100265771B1 (ko) | 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법 | |
| US7056823B2 (en) | Backend metallization method and device obtained therefrom | |
| KR100266749B1 (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
| US6576550B1 (en) | ‘Via first’ dual damascene process for copper metallization | |
| US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| US6627540B2 (en) | Method for forming dual damascene structure in semiconductor device | |
| KR20000026588A (ko) | 콘택홀을 갖는 반도체 장치 및 그 제조방법 | |
| US6350682B1 (en) | Method of fabricating dual damascene structure using a hard mask | |
| JPH1074834A (ja) | 半導体装置及びその製造方法 | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| US5924006A (en) | Trench surrounded metal pattern | |
| US20010045662A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP3526289B2 (ja) | 半導体装置の製造方法 | |
| US6218291B1 (en) | Method for forming contact plugs and simultaneously planarizing a substrate surface in integrated circuits | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| JP3065003B2 (ja) | 半導体装置及びその製造方法 | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| JP3463961B2 (ja) | 半導体装置 | |
| CN111211095A (zh) | 导电互连线的制造方法 | |
| US20010048162A1 (en) | Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |