KR101096236B1 - 불화아르곤 포토리소그라피 공정을 이용한 금속 박막 패턴형성 방법 및 금속 배선 형성 방법 - Google Patents
불화아르곤 포토리소그라피 공정을 이용한 금속 박막 패턴형성 방법 및 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR101096236B1 KR101096236B1 KR1020030094701A KR20030094701A KR101096236B1 KR 101096236 B1 KR101096236 B1 KR 101096236B1 KR 1020030094701 A KR1020030094701 A KR 1020030094701A KR 20030094701 A KR20030094701 A KR 20030094701A KR 101096236 B1 KR101096236 B1 KR 101096236B1
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- forming
- thin film
- etching
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 103
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 94
- 239000002184 metal Substances 0.000 title claims abstract description 94
- 239000010409 thin film Substances 0.000 title claims abstract description 70
- 238000000206 photolithography Methods 0.000 title claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 74
- 239000000463 material Substances 0.000 claims abstract description 62
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 51
- 239000010408 film Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 23
- 239000010949 copper Substances 0.000 claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000006227 byproduct Substances 0.000 claims description 4
- 230000007261 regionalization Effects 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 15
- 239000007789 gas Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 금속 박막의 식각 특성을 개선하면서도 패턴 변형을 방지할 수 있는 ArF 포토리소그라피 공정을 이용한 금속박막 패턴 형성 방법 및 금속 배선 형성 방법을 제공하기 위한 것으로 이를 위해 본 발명은, 기판 상에 금속 박막을 형성하는 단계; 상기 금속 박막 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막을 차례로 형성하는 단계; ArF 포토리소그라피 공정을 통해 상기 제2하드마스크용 물질막 상에 금속 박막 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; -40℃ 내지 40℃의 온도를 유지하며, 상기 포토레지스트 패턴을 식각마스크로 상기 제2하드마스크용 물질막을 식각하여 제2하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 200℃ 내지 350℃의 온도를 유지하며, 상기 제2하드마스크를 식각마스크로 상기 제1하드마스크용 물질막을 식각하여 제1하드마스크를 형성하는 단계; 및 200℃ 내지 350℃의 온도를 유지하며, 상기 제1하드마스크를 식각마스크로 상기 금속 박막을 식각하여 금속 박막 패턴을 형성하는 단계를 포함하는 ArF 포토리소그라피 공정을 이용한 금속 박막 패턴 형성 방법을 제공한다.
또한, 본 발명은, ArF 포토리소그라피 공정을 이용한 금속 배선 형성 방법을 제공한다.
금속 박막 패턴, 금속 배선, ArF, 로드락 챔버, 하드마스크.
Description
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 금속 박막 패턴 형성을 위한 식각 공정을 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 금속 배선 형성 공정을 도시한 단면도.
도 3은 도 2a 내지 도 2d의 공정이 이루어지기 위한 식각 장치의 챔버 구성을 나타내는 모식도.
*도면의 주요 부분에 대한 부호의 설명
100 : 기판 101b : 금속 박막 패턴
102b : 제1하드마스크 103b : 제2하드마스크
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 불화아르곤(ArF) 포토리소그라피 공정을 이용한 금속 박막 패턴 형성 방법 및 금속 배선 형성 방법에 관한 것이다.
일반적으로 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속배선을 사용하고 있다.
이러한 금속배선 재료로는 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 융점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더이상 적용이 어렵게 되었다. 반도체 소자의 초고집적화에 따라 비저항은 낮고 일렉트로마이그레이션(Electromigration; 이하 EM이라 함) 및 스트레스마이그레이션(Stressmigration; 이하 SM라 함) 등에 대해 신뢰성이 우수한 물질의 이용이 필요하게 되었으며, 이에 부합할 수 있는 가장 적합한 재료 중의 하나가 구리이다.
구리를 금속배선 재료로 이용하는 이유는, 구리의 용융점(Melting point)이 1083℃로서 비교적 높을 뿐만 아니라(알루미늄: 660℃, 텅스텐: 3400℃), 비저항은 1.7μΩ㎝로서 알루미늄(2.7μΩ㎝), 텅스텐(5.6μΩ㎝)보다 매우 낮기 때문이다.
그러나, 구리를 이용한 배선 공정시 종래의 플라즈마 식각법을 사용할 경우에는 식각 생성물의 증기압이 낮아 통상적인 저온 식각 방식으로는 식각이 어렵고, 부식이 확산되는 문제를 지니고 있어서, 실용화에 상당한 어려움을 지니고 있었다.
이를 개선하고 실용화하기 위하여 싱글 다마신 공정(Single damascene process) 또는 듀얼 다마신 공정(Dual damascene process)을 적용하였는데, 특히 듀얼 다마신 공정을 주로 적용하고 있다.
한편, DRAM(Dynamic Random Access Memory)의 경우 소자의 집적도가 매우 높기 때문에 이러한 다마신 공정을 적용하는데에는 어려움이 크다.
따라서, DRAM 등에서는 구리 박막 식각시 Cl 계통의 가스를 이용하는 플라즈마 식각 방식을 주로 사용한다. 플라즈마 식각시 식각 생성물(Etch product) 예를 들어, CuClx 등의 식각 생성물이 생기게 되는데, 이 식각 생성물은 증기압이 낮아 식각속도가 느리기 때문에 저온에서 식각 공정이 이루어질 경우 이 식각 생성물은 휘발되지 않고 구리막 표면에 재증착(Redeposition)되는 문제가 있다.
이러한 문제를 해결하기 위해서는 고온에서 식각 공정이 이루어져야 하는데, 이 경우 식각마스크로 사용되는 포토레지스트 패턴이 변형되어 정확한 패턴 형성이 어렵게 되는 문제점이 발생한다.
특히, 100nm이하의 선폭을 갖는 반도체 소자의 경우에 적용되는 ArF 포토리소그라피 공정은 ArF용 포토레지스트의 물질 특성에 의해 패턴 변형이 심각한데, 이 경우 이러한 기판 온도가 증가할 수록 패턴 변형이 심화되는 문제점은 더욱 증폭되는 바, 이를 개선해야 할 필요성이 있다.
한편, 미국특허출원공보 6,569,778호에서는 콘택홀 등의 패턴 형성시 기판 온도를 변화시키면서 패턴 변형을 최소화하고자 하는 방법이 제시되었다. 그러나, 구리 박막의 경우에는 적용하기가 힘들다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 금속 박막의 식각 특성을 개선하면서도 패턴 변형을 방지할 수 있는 ArF 포토리소그라피 공정을 이용한 금속박막 패턴 형성 방법 및 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해 본 발명은, 기판 상에 금속 박막을 형성하는 단계; 상기 금속 박막 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막을 차례로 형성하는 단계; ArF 포토리소그라피 공정을 통해 상기 제2하드마스크용 물질막 상에 금속 박막 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; -40℃ 내지 40℃의 온도를 유지하며, 상기 포토레지스트 패턴을 식각마스크로 상기 제2하드마스크용 물질막을 식각하여 제2하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 200℃ 내지 350℃의 온도를 유지하며, 상기 제2하드마스크를 식각마스크로 상기 제1하드마스크용 물질막을 식각하여 제1하드마스크를 형성하는 단계; 및 200℃ 내지 350℃의 온도를 유지하며, 상기 제1하드마스크를 식각마스크로 상기 금속 박막을 식각하여 금속 박막 패턴을 형성하는 단계를 포함하는 ArF 포토리소그라피 공정을 이용한 금속 박막 패턴 형성 방법을 제공한다.
또한, 상기의 목적을 달성하기 위해 본 발명은, 기판 상에 금속 박막을 형성하는 단계; 상기 금속 박막 상에 제1하드마스크용 물질막과 제2하드마스크용 물질 막을 차례로 형성하는 단계; ArF 포토리소그라피 공정을 통해 상기 제2하드마스크용 물질막 상에 금속 박막 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; -40℃ 내지 40℃의 온도에서 식각 공정을 진행할 제1챔버와, 200℃ 내지 350℃의 온도에서 식각 공정을 진행할 제2챔버의 적어도 2개의 챔버를 갖는 식각 장치에 상기 포토레지스트 패턴이 형성된 기판을 장입하는 단계; 상기 제1챔버에서, 상기 포토레지스트 패턴을 식각마스크로 상기 제2하드마스크용 물질막을 식각하여 제2하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 제2챔버에서, 상기 제2하드마스크를 식각마스크로 상기 제1하드마스크용 물질막을 식각하여 제1하드마스크를 형성하는 단계; 및 상기 제2챔버에서, 상기 제1하드마스크를 식각마스크로 상기 금속 박막을 식각하여 금속 박막 배선을 형성하는 단계를 포함하는 ArF 포토리소그라피 공정을 이용한 금속 배선 형성 방법을 제공한다.
본 발명은 구리 등의 금속 박막 상에 이중 구조의 하드마스크 구조를 형성하며, 상부의 하드마스크 형성시에는 ArF 패턴의 고온 공정에 의한 패턴 변형을 방지하기 위해 저온 공정을 실시하고, 금속 박막이 노출되는 하부 하드마스크 형성 및 금속 박막 패터닝시에는 고온 공정을 실시함으로써, ArF 포토리소그라피 공정시 고온 적용에 의한 패턴 변형을 방지하면서도, 저온 공정에 의한 금속 박막의 식각 특성 저하를 방지한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 금속 박막 패턴 형성을 위한 식각 공정을 도시한 단면도로서, 이를 참조하여 금속 박막 식각 공정을 살펴본다.
도 1a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(100) 상에 금속 박막(101a)과 제1하드마스크용 물질막(102a)과 제2하드마스크용 물질막(103a)을 차례로 형성한다.
여기서, 금속 박막(101a)은 전기전도도가 우수하여 금속 배선으로 사용되는 구리(Cu), 백금(Pt) 또는 금(Au) 등을 사용한다.
제1하드마스크용 물질막(102a)으로는 배리어막으로 주로 사용되는 TiN, TiW 또는 TaN 등을 사용하며, 제2하드마스크용 물질막(103a)으로는 일반적인 하드마스크로 주로 사용되는 SiN, SiON, W 또는 WN 등을 사용한다.
이어서, 제2하드마스크용 물질막(103a) 상에 ArF 노광원용의 포토레지스트를 스핀 코팅 등의 방법을 통해 적절한 두께로 도포한 다음, ArF 노광원과 금속 박막 패턴의 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정에 의해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(104)을 형성한다.
제2하드마스크용 물질막(103a) 상에 패턴 형성을 위한 노광시 하부 즉, 제2하드마스크용 물질막(103a)의 광반사도가 높임으로써 난반사가 이루어져 원하지 않 는 패턴이 형성되는 것을 방지하며, 제2하드마스크용 물질막(103a)과 후속 포토레지스트의 접착력을 향상시킬 목적으로 반사방지막(도시하지 않음)을 형성할 수 있다.
여기서, 반사방지막은 포토레지스트와 그 식각 특성이 유사한 유기 계열(Organic)의 물질을 사용하는 것이 바람직하다.
아울러, 본 실시예에서는 반사방지막을 사용하지 않는 것을 그 예로 하였으나, 공정에 따라서는 이를 사용하거나 생략할 수도 있다.
이어서, 도 1b에 도시된 바와 같이, 포토레지스트 패턴(104)을 식각마스크로 제2하드마스크용 물질막(103a)을 식각하여 제2하드마스크(103b)를 형성한다.
이 때, 저온의 플라즈마 식각을 실시하는 바, 저온의 식각이 필요한 이유는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태를 포함하는 ArF용 포토레지스트는 고온 공정에서 패턴 변형이 발생하므로 이를 방지하기 위한 것이다.
이 때, 식각 가스로는 F 또는 Cl계열의 가스를 사용하며, 기판의 온도를 -40℃ ∼ 40℃로 유지한다.
이어서, 포토레지스트 스트립(Photoresist strip) 공정을 실시하여 포토레지스트 패턴(104)을 제거한 다음, 세정 공정을 실시한다.
한편, 제2하드마스크(103b) 형성시 포토레지스트 패턴(104)이 동시에 제거가 되도록 포토레지스트 패턴(104)과 제2하드마스크(103b)의 두께를 적절히 조절하는 것이 바람직하다.
포토레지스트 패턴(104)은 'C'를 포함하는 고분자 물질이므로 이를 제거하는 공정에서는 주로 O2 플라즈마를 이용한다. 따라서, 금속 박막(101a)이 노출된 상태에서 포토레지스트 스트립 공정을 실시할 경우 금속 박막(101a)가 산화되어 특성이 열화되므로, 금속 박막(101a)이 노출되기 전에 포토레지스트 패턴(104)을 제거해야 한다.
이어서, 도 1c에 도시된 바와 같이, 제2하드마스크(103b)를 식각마스크로 제1하드마스크용 물질막(102a)을 식각하여 패턴 형상을 전사함으로써, 제1하드마스크(102b)를 형성한다.
또한, 제1하드마스크(102b) 형성시 제2하드마스크(103b)가 동시에 제거가 되도록 제1하드마스크용 물질막(102a)과 제2하드마스크(103b)의 두께를 적절히 조절하는 것이 바람직하다. 이 때, 제2하드마스크(103b)가 일부 잔류하여도 상관은 없다.
계속해서, 제1하드마스크(102b)를 식각마스크로 금속 박막(101a)을 식각하여 금속 박막 패턴(101b)을 형성한다.
도 1c의 공정에서는 식각 가스로는 Cl계열의 가스 만을 사용하며, 기판의 온도를 200℃ ∼ 350℃의 고온으로 유지한다.
여기서, 고온 식각이 필요한 이유는 구리 등의 금속 박막(101a)의 식각이 고온에서 이루어지기 때문이다. 즉, 금속과 Cl 간의 반응 부산물의 증기압이 낮으므로 고온에서의 식각 공정이 필요한다.
또한, 금속 박막 패턴(101b) 형성시 제1하드마스크(102b)이 동시에 제거가 되도록 금속 박막(101a)과 제1하드마스크(102b)의 두께를 적절히 조절하는 것이 바람직하다. 이 때, 제1하드마스크(102b)는 배리어용 금속막으로 이루어진 것이므로 그 일부가 잔류하여도 상관은 없다.
전술한 바와 같은 일실시예에서 살펴 본 바와 같이, ArF 포토리소그라피 공정을 적용하는 금속 박막 패턴 형성 공정에서 각 식각 공정 별로 식각 가스와 온도를 조절함으로써, 패턴의 변형을 방지하면서도 금속 박막 패턴의 불량을 방지할 수 있음을 알아 보았다.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 금속 배선 형성 공정을 도시한 단면도이며, 도 3은 도 2a 내지 도 2d의 공정이 이루어지기 위한 식각 장치의 챔버 구성을 나타내는 모식도로서, 이를 참조하여 금속 배선 형성 공정을 살펴본다.
도 2a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(200) 상에 배리어용 금속막(201a)과 금속 박막(202a)과 제1하드마스크용 물질막(203a)과 제2하드마스크용 물질막(204a)을 차례로 형성한다.
여기서, 배리어용 금속막(201a)은 Ti, TiN, Ta, TaN 등이 단독 또는 조합된 구조를 사용하며, 후속 금속 배선으로부터 금속 이온이 하부의 기판(200) 등으로 확산되는 것을 방지하기 위한 것이다.
금속 박막(202a)은 전기전도도가 우수하여 금속 배선으로 사용되는 구리(Cu), 백금(Pt) 또는 금(Au) 등을 사용한다.
제1하드마스크용 물질막(203a)으로는 배리어막으로 주로 사용되는 TiN 또는 TaN 등을 사용하며, 제2하드마스크용 물질막(204a)으로는 일반적인 하드마스크로 주로 사용되는 SiN, SiON, W 또는 WN 등을 사용한다.
이어서, 제2하드마스크용 물질막(204a) 상에 ArF 노광원용의 포토레지스트를 스핀 코팅 등의 방법을 통해 적절한 두께로 도포한 다음, ArF 노광원과 금속 배선의 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정에 의해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(205)을 형성한다.
제2하드마스크용 물질막(204a) 상에 패턴 형성을 위한 노광시 하부 즉, 제2하드마스크용 물질막(204a)의 광반사도가 높임으로써 난반사가 이루어져 원하지 않는 패턴이 형성되는 것을 방지하며, 제2하드마스크용 물질막(204a)과 후속 포토레지스트의 접착력을 향상시킬 목적으로 반사방지막(도시하지 않음)을 형성할 수 있다.
여기서, 반사방지막은 포토레지스트와 그 식각 특성이 유사한 유기 계열의 물질을 사용하는 것이 바람직하다.
아울러, 여기서는 반사방지막을 사용하지 않는 것을 그 예로 하였으나, 공정에 따라서는 이를 사용하거나 생략할 수도 있다.
이어서, 도 3의 로드락 챔버 구성을 갖는 식각 장치에 기판을 장입한다.
이어서, 도 2b에 도시된 바와 같이, 포토레지스트 패턴(205)을 식각마스크로 제2하드마스크용 물질막(204a)을 식각하여 제2하드마스크(204b)를 형성한다.
이 때, 저온의 플라즈마 식각을 실시하는 바, 저온의 식각이 필요한 이유는 COMA 또는 아크릴레이드 계통의 폴리머 형태, 또는 이들의 혼합 형태를 포함하는 ArF용 포토레지스트는 고온 공정에서 패턴 변형이 발생하므로 이를 방지하기 위한 것이다.
이 때, 식각 가스로는 F 또는 Cl계열의 가스를 사용하며, 기판의 온도를 -40℃ ∼ 40℃로 유지한다.
이어서, 포토레지스트 스트립 공정을 실시하여 포토레지스트 패턴(205)을 제거한 다음, 세정 공정을 실시한다.
한편, 제2하드마스크(204b) 형성시 포토레지스트 패턴(205)이 동시에 제거가 되도록 포토레지스트 패턴(205)과 제2하드마스크(204b)의 두께를 적절히 조절하는 것이 바람직하다.
포토레지스트 패턴(205)은 'C'를 포함하는 고분자 물질이므로 이를 제거하는 공정에서는 주로 O2 플라즈마를 이용한다. 따라서, 금속 박막(202a)이 노출된 상태에서 포토레지스트 스트립 공정을 실시할 경우 금속 박막(202a)가 산화되어 특성이 열화되므로, 금속 박막(202a)이 노출되기 전에 포토레지스트 패턴(205)을 제거해야 한다.
전술한 도 2b의 식각 공정은 저온 공정을 가능하게 하는 제1챔버에서 실시한다.
이어서, 도 2c에 도시된 바와 같이, 제2하드마스크(204b)를 식각마스크로 제1하드마스크용 물질막(203a)을 식각하여 패턴 형상을 전사함으로써, 제1하드마스크(203b)를 형성한다.
또한, 제1하드마스크(203b) 형성시 제2하드마스크(204b)가 동시에 제거가 되도록 제1하드마스크용 물질막(203a)과 제2하드마스크(204b)의 두께를 적절히 조절하는 것이 바람직하다. 이 때, 제2하드마스크(204b)가 일부 잔류하여도 상관은 없다.
계속해서, 제1하드마스크(203b)를 식각마스크로 금속 박막(202a)과 배리어용 금속막(201a)을 차례로 식각하여 금속 배선(202b)/배리어막(201b) 구조를 형성한다.
도 2c의 공정에서는 식각 가스로는 Cl계열의 가스 만을 사용하며, 기판의 온도를 200℃ ∼ 350℃의 고온으로 유지하며, 고온의 식각 공정이 가능한 제2챔버에서 실시한다.
여기서, 고온 식각이 필요한 이유는 구리 등의 금속 박막(202a)의 식각이 고온에서 이루어지기 때문이다. 즉, 금속과 Cl 간의 반응 부산물의 증기압이 낮으므로 고온에서의 식각 공정이 필요한다.
또한, 금속 배선(202b)/배리어막(201b) 형성시 제1하드마스크(203b)이 동시에 제거가 되도록 금속 박막(202a) 및 배리어용 금속막(201a)과 제1하드마스크(203b)의 두께를 적절히 조절하는 것이 바람직하다. 이 때, 제1하드마스크(203b)는 배리어용 금속막으로 이루어진 것이므로 그 일부가 잔류하여도 상 관은 없다.
이어서, 제3챔버로 이동하여 세정 공정을 실시함으로써, 패턴 형성시 발생한 식각 부산물을 제거한다.
이 때, 건식 또는 습식 세정을 이용할 수 있으며 , 제2챔버에서 제3챔버로 이동시 상압보다는 기압이 낮은 진공도를 유지한다.
이어서, 제4챔버로 이동하여 금속 배선(202b)이 형성된 전면에 절연막(206)을 증착한다.
이 때, 절연막(206)은 층간절연을 위한 산화막 계열의 물질과 식각멈춤과 식각선택비 개선을 위한 질화막 계열의 물질 등을 포함하는 바, BSG(Boro Silicate Glass)막, BPSG(Boro Phospho Silicate Glass)막, PSG(Phospho Silicate Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막, HDP(High Density Plasma) 산화막 또는 USG(Undoped Silicate Glass)막 등이 단독 또는 다층구조인 것을 포함한다.
전술한 바와 같은 본 발명의 다른 일실시예에서 살펴 본 바와 같이, ArF 포토리소그라피 공정을 적용하는 금속 배선 형성 공정에서 각 식각 공정 별로 식각 가스와 온도를 조절함으로써, 패턴의 변형을 방지하면서도 금속 배선의 불량을 방지할 수 있음을 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은, ArF 포토리소그라피 공정을 적용하는 금속 박막 및 금속 배선 형성시 패턴 변형을 방지하면서도 양호한 식각 특성을 얻을 수 있어, 반도체 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (13)
- 기판 상에 구리 박막을 형성하는 단계;상기 구리 박막 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막을 차례로 형성하는 단계;ArF 포토리소그라피 공정을 통해 상기 제2하드마스크용 물질막 상에 포토레지스트 패턴을 형성하는 단계;-40℃ 내지 40℃의 기판온도를 유지하며, 상기 포토레지스트 패턴을 식각마스크로 상기 제2하드마스크용 물질막을 식각하여 제2하드마스크를 형성하는 단계;상기 포토레지스트 패턴을 제거하는 단계;200℃ 내지 350℃의 기판온도를 유지하며, 상기 제2하드마스크를 식각마스크로 상기 제1하드마스크용 물질막을 식각하여 제1하드마스크를 형성하는 단계; 및200℃ 내지 350℃의 기판온도를 유지하며, 상기 제1하드마스크를 식각마스크로 상기 구리 박막을 식각하여 구리 박막 패턴을 형성하는 단계를 포함하는 ArF 포토리소그라피 공정을 이용한 금속 박막 패턴 형성 방법.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제2하드마스크용 물질막은 SiN, SiON, W 또는 WN 중 어느 하나를 포함하는 박막이며, 상기 제1하드마스크용 물질막은 TiN, TiW 또는 TaN을 포함하는 박 막인 것을 특징으로 하는 ArF 포토리소그라피 공정을 이용한 금속 박막 패턴 형성 방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 2 항에 있어서,상기 제2하드마스크를 형성하는 단계에서 F 또는 Cl계 가스를 사용하며, 상기 제1하드마스크를 형성하는 단계에서 Cl계 가스를 사용하는 것을 특징으로 하는 ArF 포토리소그라피 공정을 이용한 금속 박막 패턴 형성 방법.
- 삭제
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 제2하드마스크용 물질막 상에 포토레지스트 패턴을 형성하기 이전에 상기 제2하드마스크용 물질막 상에 반사방지막을 형성하는 단계를 더 포함하는 ArF 포토리소그라피 공정을 이용한 금속 박막 패턴 형성 방법.
- 기판 상에 구리 박막을 형성하는 단계;상기 구리 박막 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막을 차례로 형성하는 단계;ArF 포토리소그라피 공정을 통해 상기 제2하드마스크용 물질막 상에 포토레지스트 패턴을 형성하는 단계;-40℃ 내지 40℃의 기판온도에서 식각 공정을 진행할 제1챔버와, 200℃ 내지 350℃의 기판온도에서 식각 공정을 진행할 제2챔버의 적어도 2개의 챔버를 갖는 식각 장치에 상기 포토레지스트 패턴이 형성된 기판을 장입하는 단계;상기 제1챔버에서, 상기 포토레지스트 패턴을 식각마스크로 상기 제2하드마스크용 물질막을 식각하여 제2하드마스크를 형성하는 단계;상기 포토레지스트 패턴을 제거하는 단계;상기 제2챔버에서, 상기 제2하드마스크를 식각마스크로 상기 제1하드마스크용 물질막을 식각하여 제1하드마스크를 형성하는 단계; 및상기 제2챔버에서, 상기 제1하드마스크를 식각마스크로 상기 구리 박막을 식각하여 구리 박막 배선을 형성하는 단계를 포함하는 ArF 포토리소그라피 공정을 이용한 금속 배선 형성 방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 6 항에 있어서,상기 제2하드마스크용 물질막은 SiN, SiON, W 또는 WN 중 어느 하나를 포함하는 박막이며, 상기 제1하드마스크용 물질막은 TiN 또는 TaN을 포함하는 박막인 것을 특징으로 하는 ArF 포토리소그라피 공정을 이용한 금속 배선 형성 방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 7 항에 있어서,상기 제2하드마스크를 형성하는 단계에서 F 또는 Cl계 가스를 사용하며, 상기 제1하드마스크를 형성하는 단계에서 Cl계 가스를 사용하는 것을 특징으로 하는 ArF 포토리소그라피 공정을 이용한 금속 배선 형성 방법.
- 삭제
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제 6 항에 있어서,상기 제2하드마스크용 물질막 상에 포토레지스트 패턴을 형성하기 이전에 상기 제2하드마스크용 물질막 상에 반사방지막을 형성하는 단계를 더 포함하는 ArF 포토리소그라피 공정을 이용한 금속 배선 형성 방법.
- 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제 6 항에 있어서,상기 식각 장치는 세정을 위한 제3챔버를 더 구비하며,상기 금속 배선을 형성하는 단계 후, 식각 부산물을 제거하기 위해 상기 제3 챔버에서 세정 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 ArF 포토리소그라피 공정을 이용한 금속 배선 형성 방법.
- 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제 11 항에 있어서,상기 식각 장치는 절연막 증착을 위한 제4챔버를 더 구비하며,상기 세정하는 단계 후, 상기 제4챔버에서 상기 금속 배선 전면에 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 ArF 포토리소그라피 공정을 이용한 금속 배선 형성 방법.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제 6 항에 있어서,상기 금속 박막을 형성하는 단계 전에,상기 기판과 상기 금속 박막 사이의 계면에 배리어용 금속막을 형성하는 단계를 더 포함하며,상기 금속 배선을 형성하는 단계에서, 상기 배리어용 금속막을 동시에 식각 하는 것을 특징으로 하는 ArF 포토리소그라피 공정을 이용한 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094701A KR101096236B1 (ko) | 2003-12-22 | 2003-12-22 | 불화아르곤 포토리소그라피 공정을 이용한 금속 박막 패턴형성 방법 및 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094701A KR101096236B1 (ko) | 2003-12-22 | 2003-12-22 | 불화아르곤 포토리소그라피 공정을 이용한 금속 박막 패턴형성 방법 및 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050063309A KR20050063309A (ko) | 2005-06-28 |
| KR101096236B1 true KR101096236B1 (ko) | 2011-12-22 |
Family
ID=37255173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030094701A KR101096236B1 (ko) | 2003-12-22 | 2003-12-22 | 불화아르곤 포토리소그라피 공정을 이용한 금속 박막 패턴형성 방법 및 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101096236B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831975B1 (ko) * | 2006-11-02 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| KR100910510B1 (ko) * | 2007-12-20 | 2009-07-31 | 주식회사 동부하이텍 | 하드 마스크 제거 방법 |
| KR101865839B1 (ko) * | 2010-11-04 | 2018-06-11 | 삼성전자주식회사 | 미세 패턴 형성 방법 및 반도체 소자의 제조 방법 |
| US10692759B2 (en) | 2018-07-17 | 2020-06-23 | Applied Materials, Inc. | Methods for manufacturing an interconnect structure for semiconductor devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169302A (ja) * | 2000-12-04 | 2002-06-14 | Sony Corp | 半導体装置の製造方法 |
-
2003
- 2003-12-22 KR KR1020030094701A patent/KR101096236B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169302A (ja) * | 2000-12-04 | 2002-06-14 | Sony Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050063309A (ko) | 2005-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231053A (en) | Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device | |
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| US6114233A (en) | Dual damascene process using low-dielectric constant materials | |
| KR100297966B1 (ko) | 다층 배선구조를 형성하는 방법 | |
| US6501180B1 (en) | Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| US7179734B2 (en) | Method for forming dual damascene pattern | |
| KR101096236B1 (ko) | 불화아르곤 포토리소그라피 공정을 이용한 금속 박막 패턴형성 방법 및 금속 배선 형성 방법 | |
| US6319844B1 (en) | Method of manufacturing semiconductor device with via holes reaching interconnect layers having different top-surface widths | |
| JP2001168192A (ja) | 半導体装置の製造方法 | |
| TW544857B (en) | Manufacturing method of dual damascene structure | |
| US7300872B2 (en) | Method for manufacturing semiconductor device using dual-damascene pattern | |
| KR20040093565A (ko) | 반도체 소자의 제조방법 | |
| KR20030002119A (ko) | 듀얼 다마신 공정에 의한 비아홀 형성 방법 | |
| JP2001313336A (ja) | 銅構造の製造方法 | |
| KR101005738B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100275127B1 (ko) | 반도체 소자의 다층 금속 배선 평탄화방법 | |
| KR100941629B1 (ko) | 듀얼 다마신 공정을 이용한 반도체소자 제조방법 | |
| KR20020055179A (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| KR100315035B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100777365B1 (ko) | 금속배선 형성 방법 | |
| KR0170913B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100400251B1 (ko) | 반도체 소자의 유기 반사 방지막 식각방법 | |
| KR100338109B1 (ko) | 반도체소자의금속배선제조방법 | |
| KR20040001915A (ko) | 듀얼 다마신 공정을 이용한 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |