KR940001155B1 - 다면구조 금속배선 형성방법 - Google Patents

다면구조 금속배선 형성방법 Download PDF

Info

Publication number
KR940001155B1
KR940001155B1 KR1019900012786A KR900012786A KR940001155B1 KR 940001155 B1 KR940001155 B1 KR 940001155B1 KR 1019900012786 A KR1019900012786 A KR 1019900012786A KR 900012786 A KR900012786 A KR 900012786A KR 940001155 B1 KR940001155 B1 KR 940001155B1
Authority
KR
South Korea
Prior art keywords
etching
metal
layer
metal wiring
photoresist mask
Prior art date
Application number
KR1019900012786A
Other languages
English (en)
Other versions
KR920005300A (ko
Inventor
이원규
이병석
천희곤
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019900012786A priority Critical patent/KR940001155B1/ko
Publication of KR920005300A publication Critical patent/KR920005300A/ko
Application granted granted Critical
Publication of KR940001155B1 publication Critical patent/KR940001155B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

다면구조 금속배선 형성방법
제1a도는 종래기술로 형성된 금속배선을 도시한 단면도.
제1b도는 제1a도의 금속배선 상부에 절연층을 증착할때 공동(Void)이 형성되어 있는 상태를 도시한 단면도.
제1c도는 제1b도 공정후 절연층(3)의 평탄화공정으로 절연층에 홈이 존재함을 도시한 단면도.
제2도는 종래기술로 경사진 금속배선을 형성할때 CD 조절의 어려움을 나타내는 단면도.
제3a도 내지 제3d도는 본 발명의 제1실시예에 따라 다면구조의 금속배선을 형성하는 단계를 도시한 단면도.
제4a도 내지 제4b도는 본 발명의 제2실시예에 의해 다면구조의 금속배선을 형성하는 단계를 도시한 단면도.
제5도는 본 발명의 제1 또는 제2실시예에 따라 다면구조의 금속배선 상부에 절연층을 증착할때 공동(Void)이 형성되지 않은 상태를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하층물질 2 : 금속배선
3 : 절연층 4, 4A 및 4B : 포토레지스트 마스크층
40, 40A 및 40B : 포토레지스트 마스크층
7A, 7B 및 7C : 금속배선
본 발명은 고집적 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 금속배선의 형태가 금속배선의 상부 모서리가 제거된 다면형태를 갖추게하여, 다층금속배선 공정에서 금속층간 절연층의 형성시 절연층의 스텝커버리지(Step coverage)를 양호하게 하는 다면구조 금속배선 형성방법에 관한 것이다.
반도체 집적회로의 개발에 있어서, 동작속도의 증가, 전력소비의 극소화, 고도의 기능성 및 단위셀 면적의 축소에 따른 집적도 향상등이 주된 개발 관점이 되어져 왔다. 이는 다층 금속배선 공정의 채택으로 반도체 소자의 동작속도의 증가 및 집적도 증가를 이룰수 있게되어 다층금속배선 공정은 범용 반도체 기억소자의 제조에 응용될 뿐만아니라, 주문형 반도체 소자 및 조직게이트 어레이등의 소자제조에도 적용되는등 반도체 소자제조분야에서 광범위하게 사용되는 공정이다.
상기의 다층 금속배선 공정은 금속배선의 식각공정 및 절연층의 평탄화 공정으로 나누며 그중 금속배선의 식각 방법에 의해 형성되는 금속배선의 형태에 따라 후속공정인 절연층의 평탄화공정이 많은 영향을 받게 된다.
또한, 소자의 집적도가 증가함에 따라 칩면적(Chip Size)의 감소로 인해 상대적으로 단위셀 면적도 감소하게 되었다. 그러나 셀면적의 축소가 되는 만큼 절연막 및 금속배선의 두께가 같은 비율로 축소되지 않은 상태를 유지함에 따라 더욱더 심한 에스팩트비(Aspect ratio ; 배선들간의 간격과 배선 두께의 비)를 가져오게 되어 후속공정이 어려워 지는데 특히, 다층금속배선 공정에서 금속배선의 두께는 일정한데 반해, 금속배선의 폭 및 배선간의 간격이 축소되게 되므로 심한 에스팩트(Aspect)비를 나타내는 결과를 가져온다. 하층금속배선의 에스팩트(Aspect)비가 증가함에 따라 금속배선간의 절연을 위한 절연층 증착과정에서 절연층의 스텝커버리지(Step Coverage)가 나빠지게 되어 상층금속배선을 형성하고 패턴을 형성하기 위해 실시하는 상층금속 배선의 식각공정을 어렵게 할뿐만아니라, 홈등에 남아있는 금속이 금속배선간의 단락을 일으키는 브리지(Bridge) 현상을 야기시키게 된다.
종래기술의 하층금속배선 식각공정은 소자의 집적도 증가에 따른 설계룰(Rule)의 미세화 및 여유지 감소로 식각공정에서 비등방성 식각형태가 요구된다. 그러나, 비등방성 금속배선 식각공정은 설계룰에 맞는 공정형태를 나타내지만 다층금속배선 공정시 금속배선층간의 절연을 위한 절연층 증착공정에서 금속배선간에 공동(Void)을 형성하게 되어 제1c도와 같이 절연층 평탄화후 절연층에 홈을 남기게 된다. 그로인하여 상층금속배선 형성이 브리지 및 금속배선의 끊어짐 현상이 일어나 소자의 신뢰성 및 불량을 야기시키게 된다.
또한, 절연막의 스텝커버리지(Step Coverage)를 완화하기 위한 하층금속배선의 경사단면 형성은 식각공정후 허용된 범위내에서의 금속배선 CD(critical dime ntion)를 맞추기가 어려워진다.(제2도 참조)
현재 널리 사용되고 있는 금속층식각 공정은 보통 금속층 상부에 형성되어여 있는 금속산화막 제거단계, 금속층 주식각 단계, 금속층 잔유물 및 불필요한 부분을 완전제거를 위한 과도식각(Over Etch)단계, 및 금속배선 부식을 방지하는 치환단계등 4단계로 구성된다.
예를들어 Al 금속층에 대한 식각에서 Al 금속층이 대기중에 노출되면 표면에 얇은 Al2O3막이 형성되는데 이 산화막은 결합력이 매우 강하여 쉽게 식각이 되지 않는다. 따라서, 화학적 반응에 의한 식각보다 고에너지 이온 충돌(High energy ion bomba rdmet)을 이용한 물리적 스퍼터(Sputter) 식각으로 제거한다. Al 계 금속층의 식각에 사용되는 기체로는 CCl4, Sicl4, Bcl3등을 들수 있으며 이중 Bcl3는 O2와 H2O를 흡수하고 Al2O3박막을 제거하는데 다른 기체보다 우수한 것으로 알려져 있다. Al2O3박막이 제거되면 순수 Al층이 나타나는데 이 Al은 Cl2와 자발적으로 반응한다. Cl2는 순수 Al 표면에 즉각 증착되는 것으로 알려져 있는데, 이흡착은 기체해리에 의한 분자의 물리적 흡착과 원자의 화학적 흡착과 같은 두가지 현상으로 일어난다.
플라즈마내에서 식각종(Etchant species)은 전자충돌로 다음과 같이 생성되며,
BCl3+e → BCl2+Cl*+e
Cl2+e → Cl2 *, Cl*, Cl*+2e
이때 생성된 BCl2는 Al2O3의 박막을 제거시키고, Cl2 *, Cl*과 같은 염소종(Chlorine species)은 Al과 흡착반응을 하여 Alcl3와 같은 반응생성물을 형성시키므로 식각 반응이 진행된다. 이런 자발적인 식각반응 때문에 순수 Cl만으로는 금속배선 측벽부의 언더컷(undercut)을 방지하기가 어려우므로 다른 기체를 첨가하여 언더컷을 방지하며 비등방성 식각을 가능하게 하여야 한다. 측벽부의 언더컷을 억제하기 위하여 사용되는 기체는 CCl4, CHCl3, CH3Cl, SCl4, CHF3등이 사용된다.
본 발명의 목적은 종래기술의 문제점을 해결하기 위하여 다층금속배선공정의 하부금속배선 형성공정에서 CD 조절을 위한 비등방성식각 특성을 유지하면서 금속배선 상부모서리를 제거한 다면구조 금속배선 형성방법을 제공하는데 있다.
본 발명에 의하면, 고집적반도체 소자의 금속배선 형성방법에 있어서, 하층물질 상부에 증착하고 금속층 상부에 포토레지스트 마스크층을 형성하는 단계와, 노출된 금속층의 표면에 형성된 산화막을 제거하는 단계와, 산화막을 제거한 금속층을 주식각공정으로 하층물질이 노출되기까지 식각하여 금속배선을 형성하고, 상기 주식각 공정으로 소정두께 식각함과 동시에 사다리꼴 형태의 포토레지스트 마스크층을 형성하는 단계와, 상기 금속배선에 대하여 포토레지스트 마스크층의 식각속도를 1 내지 1.5배로 설정한 상태에서 과다식각하여 상기 포토레지스트 마스크층과 금속배선을 식각하여 금속배선 상부 모서리가 제거된 다면구조의 금속배선을 형성하는 단계와, 상기 다면구조의 금속배선 상부의 포토레지스트 마스크층을 제거하는 단계로 이루어지는 것을 특징으로 한다.
본 발명에 의하면, 고집적 반도체 소자의 금속배선 형성방법에 있어서, 하층물질 상부에 금속층을 소정두께 증착하고 금속층 상부에 포토레지스트 마스크층을 형성하되 라운딩 공정 또는 플라즈마식각으로 사다리꼴 형태의 포토레지스트 마스크층을 형성하는 단계와, 노출된 금속층 표면에 형성된 산화막을 제거하는 단계와, 산화막을 제거한 금속층을 주식각공정으로 상기 금속층의 30~70%의 두께만 식각하는 단계와, 상기 금속층에 대하여 포토레지스트 마스크층의 식각속도를 1 내지 1.5배로 설정한 상태에서 포토레지스트 마스크층과 금속층을 식각하여 금속배선 상부모서리가 제거된 다면구조의 금속배선을 형성하는 단계와, 상기 다면구조의 금속배선 형성시 발생하는 잔유물을 제거하기 위해 과다식각을 실시하는 단계와, 상기 다면구조의 금속배선 상부에 남아있는 포토레지스트 마스크층을 제거하는 단계로 이루어진 것을 또 다른 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1a도는 종래기술에 의해 하층물질(1)(예를들어 절연층) 상부에 금속층(Al 또는 Al 합금)을 증착하고 포토레지스트 마스크층(도시않됨)을 형성한 다음, 비등방성 식각으로 상기 금속층의 소정부분을 식각하여 금속배선(2)을 형성한후 포토레지스트 마스층을 제거한 상태의 단면도로써, 상기 금속배선(2)의 단면이 직사각형임을 도시한 것이다.
제1b도는 상기 금속배선(2) 상부에 절연층(3)을 증착하였을때 상기 금속배선 ( 2)을 사이에 공동(10)(Void)이 형성된 것을 도시한 단면도이다.
제1c도는 상기 절연층(3)의 평탄화 공정을 실시한 상태의 단면도로서, 상기 절연층(3) 평탄화 공정시 일정두께가 제거되면서 금속배선(2)과 금속배선(2) 사이에 홈(11)이 남게된 것을 나타낸 단면도이다.
제2도는 상기 제1b도에 나타낸 절연층(3)의 증착시 공동(10)이 발생하지 않도록 금속배선(2) 측면을 경사지게 형성한 것을 도시한 단면도로서, 금속배선(7A)은 비등방성 식각에 의해 CD값이 조절된 4각형으로 형성된 단면이며, 금속배선(7B)은 경사진 측면을 가지도록 포토레지스트와 금속배선과 식각속도비를 동일하게 설정하여 포토레지스트의 형상을 금속배선에 전사시킨 것으로 가장 이상적으로 나타냈지만 식각시간조절이 어렵다. 금속배선(7C)은 CD값이 조절되지 않은 것을 나타낸 것으로 일반적으로 상기와 같은 방법으로 식각하는 경우에 발생되며 금속배선(7C)의 하부폭이 CD값이 정확한 금속배선(7A)보다 줄어들어 있을을 알 수 있다.
제3a도 내지 제3d도는 본 발명의 제1실시예로서, 금속배선 상부에 절연층을 증착하여도 공동이 발생하지 않도록 금속배선 상부모서리를 제거하는 식각방법에 관한 것으로, 제3a도는 하층물질(1), 예를들어 절연막 상부에 금속층(2A)(예를들어 Al, Al-Si), Al-Cu, Al-Si-Cu 또는 Al-Si와 Al-Si-Cu의 복합물질, 상기 물질에 W를 첨가한 물질등)을 증착한 후 그 상부에 포토레지스트 마스크층(4)을 형성한 단면도이다.
제3b도는 상기 공정후 노출된 금속층(2A)을 식각하기 위하여 먼저 금속층 (2A) 상부의 금속산화막(Al2O3)을 예를들어, BCl3/Cl2의 혼합개스를 사용하여 스퍼터링(Sputtering)으로 식각한다음, 주식각 공정으로 금속층(2A) 상부의 하층물질(1)이 노출되기까지 식각하는데 즉, 주식각 공정은 BCl3/Cl2/CHF3의 혼합개스을 사용한 플라즈마 식각으로 금속층(2A)을 식각하여 금속배선(2B)을 형성한 상태의 단면도로써, 상기 혼합개스의 CHF3는 형성된 금속배선(2B) 측벽에 테플론22개 [(C F)x]의 폴리머를 형성하여 보호막(도시않됨)을 형성하여서 이후의 식각공정에서 금속배선(2B) 측벽이 식각되는 것을 방지하는 역할을 하며, 상기 주식각 공정인 플라즈마 식각시 발생된 이온들의 충돌에 의해 상기 포토레지스트 마스크층(제3a도의 4)의 상부 및 측면이 삭가되어 사다리꼴 형태의 포토레지스트 마스크층(4A)이 형성되며, 노출된 하층물질(1) 상부에는 상기 금속층의 잔여물(8)이 남아있게 된다.
제3c도는 제3b도의 공정후 상기 금속배선(2B)의 상측모서리를 제거하기 위하여 금속배선(2B)에 대하여 포토레지스트 마스크층(4B)의 식각비율을 1 내지 1.5배 빠르게 설정한 상태에서 식각시키면(상기 식각조건은 50 내지 150 BCl3/30 내지 50 Cl2/5 내지 15 CHF3, 챔버 진공도 15 내지 40m Torr, 챔버내 인가전압 -160 내지 250V 소량 O2첨가(5-15%) 또는 100 내지 160BCl3/25 내지 35Cl2/5 내지 10CHF3, 챔버진공도 15 내지 40m Torr, 챔버내 인가전압 -250 내지 -350V이다) 포토레지스트 마스크층(4A)이 식각되면서 노출되는 금속배선(2B)의 상부모서리를 식각하게 되어 다면구조의 금속배선(2C)을 형성한 상태의 단면도로서, 다면구조의 금속배선(2C) 상부모서리의 거리 “d”와 각도“θ”는 식각속도를 조절함에 따라 변화될 수 있는데, 포토레지 스트마스크층(4B)의 식각속도가 금속배선(2C)보다 각도 “θ” 는 커지게되며 거리 “d”는 식각시간이 증가함에 따라 커지게 된다. 또한 상기 다면구조의 금속배선(2C)을 형성하는 식각과정에서 제3b도의 하층물질(1) 상부에 남아있는 잔여물 ( 8)도 모두 제거된다.
제3d도는 상기 다면구조의 금속배선(2C) 상부에 남아있는 포토레지스트 마스크층(4B)을 제거한 상태의 단면도이다.
제4a도 내지 제4e도는 본 발명의 제2실시예로서, 제4a로서 하층물질(1) 상부에 금속층(2A)을 증착시키고, 그상부에 포토레지스트 마스크층(40)을 형성한 상태의 단면도로서, 상기 포토레지스트 마스크층(40)형성시 라운딩 공정 또는 플라즈마 식각으로 포토레지스트 마스크층(40)이 사다리꼴 형태로 되어 있음을 나타낸다.
제4b도는 제4a도의 공정으로 노출된 금속층(2A)을 식각하기 위하여, 먼저 금속층(2A) 상부에 금속산화막을 예를들어 BCl3/Cl2혼합개스를 사용하여 스퍼터링 식각으로 제거한 다음, 주식각 공정, 예를들어 BCl3/Cl2/CHF3의 혼합 개스를 사용한 플라즈마 식각으로 30 내지 70%의 금속층(2A) 두께를 식각한 상태의 단면도로서, 상기 주식각공정시 이온충돌에 의해 포토레지스트 마스크층(40A)의 일정두께가 식각된다.
제4c도는 제4b도의 금속층(2A)에 대하여 포토레지스트 마스크층(40A)의 식각속도를 1 내지 1.5배 정조 빠르게 조절하여 하층물질(1)이 노출되기까지 식각하여 상부모서리가 제거된 다면구조의 금속배선(2B)을 형성한 상태의 단면도로써, 상기의 식각속도를 금속층(2A)에 비해 1 내지 1.5배 정도 빠르게 설정한 상태에서 식각한 것이다. 상기의 식각조건은 예를들면 다음과 같다. 50 내지 160BCl3/30 내지 50 Cl/5 내지 15CHF, 챔버진공도 15 내지 40m Torr, 침버내 인가전압 -160 내지 -250V, 소량의 V2를 첨가(5-15%) 또는, 100 내지 160BCl3/25 내지 35Cl/5 내지 10CHF3, 챔버 진공도 15 내지 40m Torr, 챔버내 -250 내지 -350V의 조건이다. 상기 식각공정으로 포토레지스트 마스크층(제4b도 40A)의 상부 및 측면 일정두께가 식각되면서 상기 금속층(2a)의 모서리를 식각하여 다면구조의 금속배선(2B)을 형성한 것이다. 또한, 노출된 하층물질(1) 상부에는 잔여물(8)이 남아있다.
제4d도는 제4c도의 잔여물(8)을 제거하기 위해 과다식각 즉, 비등방성 식각을 진행한 상태의 단면도로써, 제4c도의 다면구조의 금속배선(2B) 모서리가 조금더 제거된 다면구조의 금속배선(2C)을 형성한다.
제4e도는 상기 다면구조의 금속배선(2C) 상부의 포토레지스트 마스크층(40C)을 제거한 상태의 단면도이다.
제5도는 본 발명에 의해 하층물질(1) 상부에 형성된 다면구조 금속배선(2C) 및 노출된 하층물질(1) 상부에 절연층(3)을 증착한 상태의 단면도로서, 절연층(3) 내에 공동이 발생하지 않음을 도시한 것이다.
상기한 바와같이 본 발명은 비등방성 식각에 의해 CD값이 조절이 가능하며, 금속배선의 상부모서리를 제거한 다면 구조의 금속배선을 형성할 수 있어서 다층 금속배선공정을 용이하게 실시할 수 있다.

Claims (8)

  1. 고집적반도체 소자의 금속배선 형성방법에 있어서, 하층물질 상부에 금속층을 증착하고 그상부에 포토레지스트 마스크층을 형성하는 단계와, 노출된 금속층을 식각공정으로 하층물질이 노출될때까지 식각하여 금속배선을 형성하고, 상기 식각공정에서 포토레지스트 마스크층의 일정두께를 식각하여 포토레지스트 마스크를 사다리꼴 형태로 형성하는 단계와, 상기 포토레지스트 마스크와 금속배선에 대하여 예정된 식각비를 갖는 건식식각으로 일정두께의 포토레지스트 마스크를 식각하는 동시에 노출되어지는 하부 금속배선의 일정두께를 식각하여 금속배선의 상부 양측 모서리가 제거된 금속배선을 형성하는 단계와, 남아있는 포토레지스트 마스크층을 제거하는 단계를 포함하는 다면구조 금속배선 형성방법.
  2. 제1항에 있어서, 상기 금속층은 Al 또는 Al을 포함하는 합금인 것을 특징으로 하는 다면구조 금속배선 형성방법.
  3. 제1항에 있어서, 상기 금속배선을 형성하는 식각공정은 BCl3/Cl2/CHF3의 혼합개스를 사용한 플라즈마 식각인 것을 특징으로 하는 다면구조 금속배선 형성방법.
  4. 제1항에 있어서, 상기 포토레지스트 마스크층과 금속배선에 대하여 예정된 식각비를 갖는 건식식각은 BCl3/Cl2또는 BCl3/Cl2/CHF3의 혼합개스를 사용하여 금속층과 포토레지스트 마스크의 식각비가 1 : 1-1.5로 한 플라즈마 식각인 것을 특징으로 하는 다면구조 금속배선 형성방법.
  5. 고집적반도체 소자의 금속배선 형성방법에 있어서, 하층물질 상부에 금속층을 증착하고 그상부에 포토레지스트 마스크층을 형성하는 단계와, 라운딩공정 또는 플라즈마식각공정으로 포토레지스트 마스크층을 사다리꼴 형태로 형성하는 단계와, 노출된 금속층의 30-70%의 두께만 식각하는 단계와, 상기 포토레지스트 마스크와 금속배선에 대하여 예정된 식각비를 갖는 건식식각으로 상기 포토레지스트 마스크에 의해 노출된 금속층을 식각하여 금속배선을 형성하는 동시에 상기 포토레지스트 마스크층도 식각하여 노출되어지는 금속배선의 상부 모서리를 식각하여 상부 양측 모서리부가 제거된 금속배선을 형성하는 단계와, 남아 있는 포토레지스트 마스크를 제거하는 단계를 포함하는 다면 구조 금속배선 형성방법.
  6. 제5항에 있어서, 상기 금속층은 Al 또는 Al을 포함하는 합금인 것을 특징으로 하는 다면구조 금속배선 형성방법.
  7. 제5항에 있어서, 상기 금속배선을 형성하는 식각공정은 BCl3/Cl2/CHF3의 혼합개스를 사용한 플라즈마 식각인 것을 특징으로 하는 다면구조 금속배선 형성방법.
  8. 제5항에 있어서, 상기 포토레지스트 마스크층과 금속배선에 대하여 예정된 식각비를 갖는 건식식각은 BCl3/Cl2또는 BCl3/Cl2/CHF3의 혼합개스를 사용하여 금속층과 포토레지스트 마스크의 식각비가 1 : 1-1.5로 한 플라즈마 식각인 것을 특징으로 하는 다면구조 금속배선 형성방법.
KR1019900012786A 1990-08-20 1990-08-20 다면구조 금속배선 형성방법 KR940001155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900012786A KR940001155B1 (ko) 1990-08-20 1990-08-20 다면구조 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900012786A KR940001155B1 (ko) 1990-08-20 1990-08-20 다면구조 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR920005300A KR920005300A (ko) 1992-03-28
KR940001155B1 true KR940001155B1 (ko) 1994-02-14

Family

ID=19302499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012786A KR940001155B1 (ko) 1990-08-20 1990-08-20 다면구조 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR940001155B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219701B1 (ko) * 1996-01-23 1999-09-01 손욱 편향요오크
KR100464390B1 (ko) * 1997-07-23 2005-02-28 삼성전자주식회사 반도체장치의게이트전극형성방법
KR100800892B1 (ko) * 2006-08-16 2008-02-04 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성방법

Also Published As

Publication number Publication date
KR920005300A (ko) 1992-03-28

Similar Documents

Publication Publication Date Title
US5691238A (en) Subtractive dual damascene
US4879257A (en) Planarization process
US5686354A (en) Dual damascene with a protective mask for via etching
US4832788A (en) Method of fabricating a tapered via hole in polyimide
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
US4461672A (en) Process for etching tapered vias in silicon dioxide
US20010029105A1 (en) Semiconductor device and method for manufacturing the same
JPH0212917A (ja) 半導体装置の製造方法
JPH0529476A (ja) 半導体装置の配線接続構造
KR940008323B1 (ko) 반도체장치의 층간접속방법
KR970001203B1 (ko) 폴리실리콘 막 에칭 방법
US6274486B1 (en) Metal contact and process
KR100581244B1 (ko) 반도체 장치의 제조 방법
US6479884B2 (en) Interim oxidation of silsesquioxane dielectric for dual damascene process
KR940001155B1 (ko) 다면구조 금속배선 형성방법
US6348736B1 (en) In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
CN1050693C (zh) 半导体器件薄膜的平面化方法
KR100289655B1 (ko) 반도체소자의금속배선형성방법
US5372971A (en) Method for forming via hole in multiple metal layers of semiconductor device
US5509995A (en) Process for anisotropically etching semiconductor material
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
JPH0766178A (ja) 半導体装置の製造方法
KR100549333B1 (ko) 반도체 소자의 금속배선 형성 방법
KR20010003687A (ko) 반도체소자에서의 개선된 듀얼 대머신 공정

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee