KR920005300A - 다면구조 금속배선 형성방법 - Google Patents

다면구조 금속배선 형성방법 Download PDF

Info

Publication number
KR920005300A
KR920005300A KR1019900012786A KR900012786A KR920005300A KR 920005300 A KR920005300 A KR 920005300A KR 1019900012786 A KR1019900012786 A KR 1019900012786A KR 900012786 A KR900012786 A KR 900012786A KR 920005300 A KR920005300 A KR 920005300A
Authority
KR
South Korea
Prior art keywords
metal
metal wiring
photoresist mask
forming
layer
Prior art date
Application number
KR1019900012786A
Other languages
English (en)
Other versions
KR940001155B1 (ko
Inventor
이원규
이병석
천희곤
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019900012786A priority Critical patent/KR940001155B1/ko
Publication of KR920005300A publication Critical patent/KR920005300A/ko
Application granted granted Critical
Publication of KR940001155B1 publication Critical patent/KR940001155B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

다면구조 금속배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3D도는 본 발명의 제1 실시예에 의해 다면구조의 금속배선을 형성하는 단계를 나타낸 단면도,
제4A도 내지 제4E도는 본 발명의 제2실시예에 의해 다면구조의 금속배선을 형성하는 단계를 나타낸 단면도,
제5도는 본 발명의 제1 또는 제2실시예에 의해 다면구조의 금속배선 상부에 절연층을 증착할때 공동(Void)이 형성되지 않은 상태를 나타낸 단면도.

Claims (10)

  1. 고집적반도체 소자의 금속배선 형성방법에 있어서, 하층물질 상부에 금고층을 증착하고 금속층 상부에 포토레지스를 마스크층을 형성하는 단계와, 노출된 금속층의 표면에 대기상태에서 형성된 산화막을 제거하는 단계와, 산화막을 제거한 금속층을 주식가공정으로 하층물질이 노출되기까지 식각하여 금속배선을 형성하고, 상기 주식각 공정으로 인하여 소정두께 식각함으로 단면이 사다리꼴 형태의 포토레지스트 마스크층으로 형성하는 단계와, 상기 금속배선에 대하여 포토레지스트 마스크층과 금속층과의 식각속도비를 1 내지 1.5로 설정한 상태에서 상기 포토레지스트 마스크층과 금속배선을 식각하여 금속배선 단면 상부 모서리가 제거된 다면 구조의 금속배선을 형성하는 단계와, 상기 다면 구조의 금속배선 상부의 포토레지스트 마스크층을 제거하는 단계로 이루어지는 것을 특징으로 하는 다면구조 금속배선 형성방법.
  2. 제1항에 있어서, 상기 금속층은 Al 또는 Al을 포함하는 합금인 것을 특징으로 하는 다면구조 금속배선 형성방법.
  3. 제1항에 있어서, 상기 주식각공정은 BCl3/Cl2/CHF3의 혼합개스를 사용한 플라즈마 식각인 것을 특징으로 하는 다면구조 금속배선 형성방법.
  4. 제1항에 있어서, 상기 금속배선에 대하여 포토레지스트 마스크층의 식각속도를 1 내지 1.5배로 설정하기 위한 조건은 50 내지 150BCl2/30 내지 50 내지 15CHF3, 챔버진공도 15 내지 40m Torr, 챔버내 인가전압-160 내지 -250V, 소량 O2(5-15%)를 첨가한 것을 특징으로 하는 다면구조 금속배선 형성방법.
  5. 제1항 또는 4항에 있어서, 상기 금속배선에 대하여 포토레지스트 마스크층의 식각속도를 1 내지 1.5배로 설정하기 위한 조건은 100 내지 160BCl2/25 내지 35 Cl2/5 내지 10CHF3, 챔버진공도 15 내지 40m Torr, 챔버내 인가전압-250 내지 -350V 인 것을 특징으로 하는 다면구조 금속배선 형성방법.
  6. 고집적 반도체 소자의 금속배선 형성방법에 있어서, 하층물질 상부에 금속층을 소정두께 증착하고 금속층 상부에 포토레지스트 마스크층을 형성하되 라운딩 공정 또는 플라즈마식각으로 사다리꼴 형태의 포토레지스트 마스크층을 형성하는 단계와, 노출된 금속층 표면에 대기상태에서 형성된 산화막을 제거하는 단계와,산화막을 제거한 금속층을 주식각공정으로 상기 금속층의 30~70%의 두께만 식각하는 단계와, 상기 금속층에 대하여 포토레지스트 마스크층의 식각속도를 1 내지 1.5배로 설정한 상태에서 포토레지스트 마스크층과 금속층을 식각하여 금속배선의 단면 상부모서리가 제거된 다면구조의 금속배선을 형성하는 단계와, 상기 다면구조의 금속배선 형성시 발생하는 잔유물을 제거하기 위해 과다식각을 실시하는 단계와, 상기 다면구조의 금속배선상부에 남아있는포토레지스트 마스크층을 제거하는 단계로 이루어지는 것을 특징으로 하는 다면구조 금속배선 형성방법.
  7. 제6항에 있어서, 상기 금속층은 Al 또는 Al을 포함하는 합금인 것을 특징으로 하는 다면구조 금속배선 형성방법.
  8. 제6항에 있어서, 상기 주식각공정은 BCl3/Cl2/CHF3의 혼합개스를 사용한 플라즈마 식각인 것을 특징으로 하는 다면구조 금속배선 형성방법.
  9. 제6항에 있어서, 상기 금속배선에 대하여 포토레지스트 마스크층의 식각속도를 1 내지 1.5배로 설정하기 위한 조건은 50 내지 150BCl2/30 내지 50 Cl2/5내지 15CHF3, 챔버진공도 15 내지 40m Torr, 챔버내 인가전압-160 내지 -250V, 소량 O2(5-15%)를 첨가한 것을 특징으로 하는 다면구조 금속배선 형성방법.
  10. 제6항 또는 9항에 있어서, 상기 금속배선에 대하여 포토레지스트 마스크층의 식각속도를 1 내지 1.5배로 설정하기 위한 조건은 100 내지 160BCl2/25 내지 35 Cl2/5 내지 10CHF3, 챔버진공도 15 내지 40m Torr, 챔버내 인가전압-250 내지 -350V 인 것을 특징으로 하는 다면구조 금속배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900012786A 1990-08-20 1990-08-20 다면구조 금속배선 형성방법 KR940001155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900012786A KR940001155B1 (ko) 1990-08-20 1990-08-20 다면구조 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900012786A KR940001155B1 (ko) 1990-08-20 1990-08-20 다면구조 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR920005300A true KR920005300A (ko) 1992-03-28
KR940001155B1 KR940001155B1 (ko) 1994-02-14

Family

ID=19302499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012786A KR940001155B1 (ko) 1990-08-20 1990-08-20 다면구조 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR940001155B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219701B1 (ko) * 1996-01-23 1999-09-01 손욱 편향요오크
KR100464390B1 (ko) * 1997-07-23 2005-02-28 삼성전자주식회사 반도체장치의게이트전극형성방법
KR100800892B1 (ko) * 2006-08-16 2008-02-04 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219701B1 (ko) * 1996-01-23 1999-09-01 손욱 편향요오크
KR100464390B1 (ko) * 1997-07-23 2005-02-28 삼성전자주식회사 반도체장치의게이트전극형성방법
KR100800892B1 (ko) * 2006-08-16 2008-02-04 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성방법

Also Published As

Publication number Publication date
KR940001155B1 (ko) 1994-02-14

Similar Documents

Publication Publication Date Title
KR960042996A (ko) 화학량론적으로 변화된 질화물 에치 정치층을 사용한 고밀도의 선택적 SiO_2 : Si_3N_4 에칭
KR970067702A (ko) 반도체 장치 및 그 제조 방법
KR920005300A (ko) 다면구조 금속배선 형성방법
KR960035802A (ko) 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법
KR930005118A (ko) 반도체 장치의 제조방법
KR940016470A (ko) 경사면을 갖는 콘택홀 형성방법
KR960042958A (ko) 반도체 소자의 콘택홀 형성 방법
KR900002432A (ko) 반도체의 사이드벽 형성방법
KR970018038A (ko) 고집적 반도체장치의 배선형성방법
KR970052786A (ko) 금속배선의 절연막 형성방법
KR960043119A (ko) 반도체 소자의 비아홀 형성 방법
KR970052419A (ko) 반도체 소자의 패드 형성 방법
KR960026303A (ko) 미세패턴 형성방법
KR940027071A (ko) 시각베리어층을 이용한 텅스텐 배선 형성방법
KR960019518A (ko) 반도체 소자의 콘택홀 및 그의 형성방법
KR960026628A (ko) 금속배선 형성 방법
KR960026230A (ko) 텅스텐 배선 제조방법
KR970053955A (ko) 반도체 장치의 제조방법
KR960043176A (ko) 캐패시터 제조방법
KR910019140A (ko) AI-Si 합금배선 패턴형성시 Si 노듈식각방법
KR930001400A (ko) A1-Si-Cu 합금 배선 패턴 형성시 잔여물 제거방법
KR940001268A (ko) 반도체 소자의 자기정렬 콘택형성방법
KR940016508A (ko) 경사면을 갖는 반도체 소자의 콘택 제조 방법
KR960019515A (ko) 콘택식각방법
KR920020692A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee