KR960019518A - 반도체 소자의 콘택홀 및 그의 형성방법 - Google Patents

반도체 소자의 콘택홀 및 그의 형성방법 Download PDF

Info

Publication number
KR960019518A
KR960019518A KR1019940030998A KR19940030998A KR960019518A KR 960019518 A KR960019518 A KR 960019518A KR 1019940030998 A KR1019940030998 A KR 1019940030998A KR 19940030998 A KR19940030998 A KR 19940030998A KR 960019518 A KR960019518 A KR 960019518A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
insulating layer
contact hole
insulating
Prior art date
Application number
KR1019940030998A
Other languages
English (en)
Other versions
KR0151620B1 (ko
Inventor
김병섭
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940030998A priority Critical patent/KR0151620B1/ko
Publication of KR960019518A publication Critical patent/KR960019518A/ko
Application granted granted Critical
Publication of KR0151620B1 publication Critical patent/KR0151620B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 및 그의 형성방법에 관한 것으로, 반도체 기판과, 반도체 기판 상에 형성되고 콘택부위가 개구된 제1절연막과, 제1절연막 상에 형성되고 금속배선층과 절연되도록 제2절연막으로 절연된 복수의 워드라인과, 전면에 형성되고 콘택부위가 개구된 제3절연막을 포함하여 이루어지며, 또 그의 형성방법은 1) 반도체 기판 상에 제1절연막을 형성하고, 전면에 워드라인 형성물질을 형성하고, 제1절연막과 식각선택성을 갖는 제2절연막을 전면에 형성하는 단계와, 2) 제2절연막과 워드라인 형성물질을 반응성이온 식각으로 식각하여 상면에 제2절연막이 잔류하는 복수의 워드라인을 형성하는 단계와, 3) 전면에 제2절연막을 형성하고 에치백하여 워드라인 측면과 상면에 제2절연막을 남기는 단계와, 4) 제2절연막과 식각선택성을 갖는 제3절연막을 전면에 형성하고, 제2절연막에 대해서 제3절연막과 제1절연막을 선택적 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 콘택홀 및 그의 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 반도체 소자의 배선 패턴을 설명하기 위해 도시한 배선 패턴도이다.

Claims (8)

  1. 반도체 기판과, 반도체 기판 상에 형성되고 콘택부위가 개구된 제1절연막과, 제1절연막 상에 형성되고 금속배선층과 절연되도록 제2절연막으로 절연된 복수의 워드라인과, 전면에 형성되고 콘택부위가 개구된 제3절연막을 포함하여 이루어진 반도체 소자의 콘택홀.
  2. 제1항에 있어서, 상기 제2절연막은 제1절연막 및 제3절연막과 식각선택성을 갖는 물질인 것을 특징으로 하는 반도체 소자의 콘택홀.
  3. 제2항에 있어서, 상기 제1절연막은 열산화막으로 형성하고, 제3절연막은 CVD 산화막으로 형성하고, 제2절연막은 Al2O3로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀.
  4. 제1항에 있어서, 상기 워드라인 형성물질은 다결정 실리콘인 것을 특징으로 하는 반도체 소자의 콘택홀.
  5. 워드라인 간에 형성되는 반도체 소자의 콘택홀 형성방법에 있어서, 1) 반도체 기판 상에 제1절연막을 형성하고, 전면에 워드라인 형성물질을 형성하고, 제1절연막과 식각선택성을 갖는 제2절연막을 전면에 형성하는 단계와, 2) 상기 제2절연막과 워드선과 형성물질을 반응성 이온 식각으로 식각하여 상면에 제2절연막이 잔류하는 복수의 워드라인을 형성하는 단계와, 3) 전면에 제2절연막을 형성하고 에치백하여 상기 워드라인 측면과 상면에 제2절연막을 남기는 단계와, 4) 제2절연막과 식각선택성을 갖는 제3절연막을 전면에 형성하고, 제2절연막에 대해서 제3절연막과 제1절연막을 선택적 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어진 반도체 소자의 콘택홀 형성방법.
  6. 제5항에 있어서, 상기 제1절연막은 열산화막으로 형성하고, 제3절연막은 CVD 산화막으로 형성하고, 제2절연막은 Al2O3로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  7. 제5항에 있어서, 상기 워드라인 형성물질은 다결정 실리콘인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  8. 제5항에 있어서, 상기 제3절연막 및 제1절연막의 식각에서, 제3절연막은 감광막을 마스크로 하고 제1절연막은 제2절연막 또는 감광막을 마스크로 하여 식각하는 것이 특징인 반도체 소자의 콘택홀 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940030998A 1994-11-24 1994-11-24 반도체 소자의 콘택홀 및 그의 형성방법 KR0151620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940030998A KR0151620B1 (ko) 1994-11-24 1994-11-24 반도체 소자의 콘택홀 및 그의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030998A KR0151620B1 (ko) 1994-11-24 1994-11-24 반도체 소자의 콘택홀 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR960019518A true KR960019518A (ko) 1996-06-17
KR0151620B1 KR0151620B1 (ko) 1998-12-01

Family

ID=19398826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030998A KR0151620B1 (ko) 1994-11-24 1994-11-24 반도체 소자의 콘택홀 및 그의 형성방법

Country Status (1)

Country Link
KR (1) KR0151620B1 (ko)

Also Published As

Publication number Publication date
KR0151620B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR970013204A (ko) 스페이서를 이용한 트렌치 형성방법
KR960042979A (ko) 미세패턴 형성방법
KR960019518A (ko) 반도체 소자의 콘택홀 및 그의 형성방법
KR930005118A (ko) 반도체 장치의 제조방법
KR960042958A (ko) 반도체 소자의 콘택홀 형성 방법
KR950007100A (ko) 자기정렬 콘택 형성 방법
KR960019488A (ko) 반도체장치의 배선패턴 형성방법
KR970018072A (ko) 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법
KR960002714A (ko) 반도체소자의 소자분리절연막 형성방법
KR970051889A (ko) 반도체 소자의 자기 정렬 마스크 형성방법
KR960005957A (ko) 다층배선 형성방법
KR960002547A (ko) 반도체 소자의 콘택홀 형성방법
KR970024271A (ko) 반도체장치의 금속 샐리사이드 형성방법
KR970052361A (ko) 반도체장치의 콘택형성방법
KR970030326A (ko) 반도체 소자의 콘택홀 형성방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR940001268A (ko) 반도체 소자의 자기정렬 콘택형성방법
KR970052398A (ko) 반도체 장치의 제조방법
KR950027947A (ko) 반도체 소자의 금속콘택 제조방법
KR960035981A (ko) 반도체 장치의 금속배선 콘택부 형성방법
KR960035800A (ko) 반도체 소자의 콘택 형성방법
KR960043176A (ko) 캐패시터 제조방법
KR970024299A (ko) 반도체 소자 제조 방법
KR930001389A (ko) 메탈 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee