KR950027947A - 반도체 소자의 금속콘택 제조방법 - Google Patents

반도체 소자의 금속콘택 제조방법 Download PDF

Info

Publication number
KR950027947A
KR950027947A KR1019940004120A KR19940004120A KR950027947A KR 950027947 A KR950027947 A KR 950027947A KR 1019940004120 A KR1019940004120 A KR 1019940004120A KR 19940004120 A KR19940004120 A KR 19940004120A KR 950027947 A KR950027947 A KR 950027947A
Authority
KR
South Korea
Prior art keywords
forming
contact hole
semiconductor device
metal contact
insulating layer
Prior art date
Application number
KR1019940004120A
Other languages
English (en)
Other versions
KR100347243B1 (ko
Inventor
김대영
이충훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940004120A priority Critical patent/KR100347243B1/ko
Publication of KR950027947A publication Critical patent/KR950027947A/ko
Application granted granted Critical
Publication of KR100347243B1 publication Critical patent/KR100347243B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 금속콘택 제조방법에 관한 것으로, 특히 반도체 공정에서 절연막의 두께가 심하게 차이가 나는 곳에 콘택홀을 형성할 때 먼저 깊이가 깊은 콘택홀에 선택적으로 금속 플러그를 형성하고, 후공정으로 깊이가 얕은 콘택홀에 금속콘택을 형성하는 제조방법에 관한 것이다.

Description

반도체 소자의 금속콘택 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제5도는 본 발명의 제1실시예에 의해 금속콘택을 형성하는 방법을 도시한 단면도.

Claims (3)

  1. 반도체 소자의 제조방법에 있어서, 실리콘기판상부에 제1절연막을 형성하고, 그 상부에 비트라인이나 워드라인으로 사용되는 제1도전층을 형성하고, 그 상부에 제2절연막을 형성하는 단계와, 제1금속콘택마스크를 이용하여 상기 절연막의 일정부분을 식각하여 콘택홀을 형성하되, 절연막 두께가 두꺼운 지역을 식각하여 깊이가 깊은 콘택홀만 형성하는 단계와, 선택적 텅스텐(selective W)을 증착하여 상기 깊이가 깊은 콘택홀에 텅스텐을 채운 금속 플러그를 형성하는 단계와, 제2금속콘택마스크를 이용하여 절연막의 일정부분을 식각하되 절연막 두께가 얕은 지역에 위치하는 콘택홀을 형성하는 단계와, 전체적으로 전면성 텅스텐을 증착하고 예정된 패턴을 형성하는 단계를 포함하는 반도체소자의 금속콘택 제조방법.
  2. 제1항에 있어서, 상기 깊이가 깊은 콘택홀은 반도체기판이 노출되도록 형성하는 것을 특징으로 하는 반도체소자의 금속콘택 제조방법.
  3. 제1항에 있어서, 상기 깊이가 얕은 콘택홀은 제1도전층이나 반도체기판이 노출되도록 형성하는 것을 특징으로 하는 반도체소자의 금속콘택 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940004120A 1994-03-03 1994-03-03 반도체소자의금속배선형성방법 KR100347243B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940004120A KR100347243B1 (ko) 1994-03-03 1994-03-03 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940004120A KR100347243B1 (ko) 1994-03-03 1994-03-03 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR950027947A true KR950027947A (ko) 1995-10-18
KR100347243B1 KR100347243B1 (ko) 2002-10-30

Family

ID=37488750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004120A KR100347243B1 (ko) 1994-03-03 1994-03-03 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100347243B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306623A (ja) * 1989-05-22 1990-12-20 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100347243B1 (ko) 2002-10-30

Similar Documents

Publication Publication Date Title
KR880013239A (ko) 반도체소자의 접속구멍형성 방법
KR900013585A (ko) 반도체 소자의 제조방법
KR950001901A (ko) 콘택홀 제조방법
KR950021710A (ko) 반도체 장치의 캐패시터 제조방법
KR950027947A (ko) 반도체 소자의 금속콘택 제조방법
KR960015794A (ko) 반도체소자 제조방법
KR940016503A (ko) 텅스텐을 이용한 콘택플러그 제조방법
KR930011116A (ko) 반도체장치의 제조방법
KR940016504A (ko) 반도체 소자의 콘택 제조방법
KR940016479A (ko) 반도체 소자의 콘택제조방법
KR960026210A (ko) 미세콘택 형성방법
KR970052255A (ko) 반도체 소자의 콘택홀 매립 방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR970054004A (ko) 반도체장치의 비트라인 형성방법
KR920022477A (ko) 반도체 장치의 비어 콘택 제조 방법
KR960005784A (ko) 반도체 소자의 버리드 콘택홀 형성방법
KR980005474A (ko) 반도체 소자 제조방법
KR960039356A (ko) 반도체 소자의 전하저장전극 제조방법
KR930001389A (ko) 메탈 콘택 형성 방법
KR910003761A (ko) 반도체 소자의 다층금속배선 공정방법
KR960019511A (ko) 반도체장치의 제조방법
KR970052322A (ko) 반도체 소자의 콘택 홀 형성 방법
KR980005468A (ko) 반도체 장치의 다중 콘택 형성방법
KR940007611A (ko) 반도체 소자의 금속 배선 식각 방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee