KR980005468A - 반도체 장치의 다중 콘택 형성방법 - Google Patents

반도체 장치의 다중 콘택 형성방법 Download PDF

Info

Publication number
KR980005468A
KR980005468A KR1019960022998A KR19960022998A KR980005468A KR 980005468 A KR980005468 A KR 980005468A KR 1019960022998 A KR1019960022998 A KR 1019960022998A KR 19960022998 A KR19960022998 A KR 19960022998A KR 980005468 A KR980005468 A KR 980005468A
Authority
KR
South Korea
Prior art keywords
forming
conductive layer
mask
insulating film
etching
Prior art date
Application number
KR1019960022998A
Other languages
English (en)
Other versions
KR100381017B1 (ko
Inventor
김동현
여환천
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019960022998A priority Critical patent/KR100381017B1/ko
Publication of KR980005468A publication Critical patent/KR980005468A/ko
Application granted granted Critical
Publication of KR100381017B1 publication Critical patent/KR100381017B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치 형성 방법에 있어서, 반도체 기판상에 기형성 된 제1절연막을 선택식각하여 소정부위의 반도체 기판이 노출되는 다수개의 콘택홀을 형성하는 단계; 상기 제1절연막 측벽에 제2절연막 스페이서를 형성하는 단계; 상기 다수의 콘택홀을 매립하도록 전체구조 상부에 전도층을 형성하는 단계; 제1마스크를 사용한 상기 전도층의 선택식각으로 소정의 콘택홀에만 콘택된 전도층 패턴을 형성하는 단계; 전체구조 상부에 제3절연막을 형성하는 단계; 및 제2마스크를 사용하여 상기 전도층 패턴이 형성되지 않은 콘택홀상의 상기 제3절연막을 식각하는 단계를 포함해서 이루어진 반도체 장치의 다중 콘택 형성방법에 관한 것으로, 비트라인 전극 콘택홀 및 전하저장전극 콘택홀을 동시에 형성함으로써, 이후 SOSCON형성을 위한 스페이서용 산화막 증착 및 식각 공정을 1번으로 줄여서 공정을 단수화할 수 있으며, 또한 홀 지름 비율차에 의한 마이크로 로딩 효과를 제거하여 콘택홀이 오픈되지 않는 등의 소자의 폐일을 방지할 수 있다.

Description

반도체 장치의 다중 콘택 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2e도는 본 발명의 일실시예에 따른 반도체 장치의 다중 콘택 형성 공정 단면도.

Claims (4)

  1. 반도체 장치 형성 방법에 있어서, 반도체 기판상에 기형성된 제1 절연막을 선택식각하여 소정부뷔의 반도체 기판이 노출되는 다수개의 콘택홀을 형성하는 단계; 상기 제1 절연막 측벽에 제2 절연막 스페이서를 형성하는 단계; 상기 다수의 콘택홀을 매립하도록 전체구조 상부에 전도층을 형성하는 단계; 제1 마스크를 사용한 상기 전도층의 선택식각으로 서정의 콘택홀에만 콘택된 전도층 패턴을 형성하는 단계; 전체구조 상부에 제3절연막을 형성하는 단계; 및 제2 마스크를 사용하여 상기 전도층 패턴이 형성되진 않은 콘택홀상의 상기 제3절연막을 식각하는 단계를 포함해서 이루어진 반도체 장치의 다중 콘택 형성방법.
  2. 제1항에 있어서, 상기 제1 내지 제3 절연막은 산화막인 것을 특징으로 하는 반도체 장치의 다중 콘택 형성방법.
  3. 제1항에 있어서, 상기 제1 마스크는 비트라인 마스크인 것을 특징으로 반도체 장치의 다중 콘택 형성방법.
  4. 제3항에 있어서, 상기 제2 마스크는 전하저장전극 콘택 마스크인 것을 특징으로 하는 반도체 장치의 다중 콘택 형성방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960022998A 1996-06-21 1996-06-21 반도체 장치의 다중 콘택 형성방법 KR100381017B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022998A KR100381017B1 (ko) 1996-06-21 1996-06-21 반도체 장치의 다중 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022998A KR100381017B1 (ko) 1996-06-21 1996-06-21 반도체 장치의 다중 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR980005468A true KR980005468A (ko) 1998-03-30
KR100381017B1 KR100381017B1 (ko) 2003-07-10

Family

ID=37417196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022998A KR100381017B1 (ko) 1996-06-21 1996-06-21 반도체 장치의 다중 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100381017B1 (ko)

Also Published As

Publication number Publication date
KR100381017B1 (ko) 2003-07-10

Similar Documents

Publication Publication Date Title
KR970067775A (ko) 반도체 장치
KR960026113A (ko) 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법
KR980005468A (ko) 반도체 장치의 다중 콘택 형성방법
KR960019522A (ko) 반도체 소자의 플러그 형성방법
KR100364802B1 (ko) 더미 셀 배치 방법
KR960039356A (ko) 반도체 소자의 전하저장전극 제조방법
KR960036059A (ko) 반도체 메모리장치의 금속배선 및 그 제조방법
KR970030326A (ko) 반도체 소자의 콘택홀 형성방법
KR980005474A (ko) 반도체 소자 제조방법
KR20010039149A (ko) 반도체 소자의 전도층 패턴 형성방법
KR950027947A (ko) 반도체 소자의 금속콘택 제조방법
KR980011848A (ko) 비트라인 컨택 형성방법
KR970052851A (ko) 반도체 소자의 평탄화 방법
KR960043152A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR960039146A (ko) 반도체장치의 비트라인 콘택 형성방법 및 구조
KR970024189A (ko) 반도체 메모리 소자 및 그 저항층 형성방법
KR970052364A (ko) 반도체 장치의 콘택 형성 방법
KR940016933A (ko) 반도체 소자의 개패시터 형성방법
KR960019742A (ko) 스태틱 랜덤 억세스 메모리(sram) 소자 및 제조방법
KR970054004A (ko) 반도체장치의 비트라인 형성방법
KR950007100A (ko) 자기정렬 콘택 형성 방법
KR970052537A (ko) 반도체장치의 제조방법
KR960012512A (ko) 반도체장치의 제조방법
KR970052322A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee