KR960012512A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR960012512A KR960012512A KR1019940023070A KR19940023070A KR960012512A KR 960012512 A KR960012512 A KR 960012512A KR 1019940023070 A KR1019940023070 A KR 1019940023070A KR 19940023070 A KR19940023070 A KR 19940023070A KR 960012512 A KR960012512 A KR 960012512A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- substrate
- gate
- oxide film
- conductive layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
- H01L23/53261—Refractory-metal alloys
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로, 보다 안정된 동작을 행할 수 있는 SRAM셀을 구현하기 위한 것이다.
본 발명은 반도체 기판의 액티브영역상에 게이트산화막을 형성하는 공정과, 상기 게이트산화막을 선택적으로 제거하여 셀노드콘택을 형성하는 공정, 기판 전면에 도전층을 형성하는 공정, 상기 도전층을 소정패턴으로 패터닝하여 게이트를 형성하는 공정, 노출된 기판부위를 건식식각하는 공정, 노출된 실리콘 표면에 선택적 텅스텐을 증착하는 공정을 포함하는 반도체 장치의 제조방법을 제공함으로써 폴리1매몰콘택구조의 SPAM셀에 있어서의 확산층부위인 실리콘기판의 식각부분에서의 공정상의 난점을 해결하고이에따라 확산층 저항을 감소시키고 구동능력을 향상시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 의한 폴리1매몰콘택구조의 SRAM셀 제조방법을 도시한 공정순서도.
제3도는 본 발명의 다른 실시예에 의한 폴리1매몰콘택구조의 SRAM셀 제조방법을 도시한 공정순서도.
Claims (4)
- 반도체 기판의 액티브영역상에 게이트산화막을 형성하는 공정과, 상기 게이트산화막을 선택적으로 제거하여 셀노드콘택을 형성하는 공정, 기판 전면에 도전층을 형성하는 공정, 상기 도전층을 소정패턴으로 패터닝하여 게이트를 형성하는 공정, 노출된 기판부위를 건식식각하는 공정, 노출된 실리콘 표면에 선택적 텅스텐을 증착하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 선택적 텅스텐은 상기 게이트 표면 및 상기 식각된 기판부분상에 증착되는 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체 기판의 액티브영역상에 게이트산화막을 형성하는 공정과, 상기 게이트산화막을 선택적으로 제거하여 셀노드콘택을 형성하는 공정, 기판 전면에 도전층과 절연막을 차례로 형성하는 공정, 상기 도전층 및 절연막을 게이트패턴으로 패터닝하는 공정, 노출된 기판부위를 건식식각하는 공정, 기판전면에 내화금속을 증착하는 공정, 열처리를 행하여 상기 내화금속과 노출된 실리콘 부위를 반응시켜 실리사이드를 형성하는 공정, 실리사이드화되지 않은 내화금속층을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제3항에 있어서, 상기 실리사이드층은 상기 식각된 기판부분 및 상기 게이트 측면에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940023070A KR960012512A (ko) | 1994-09-13 | 1994-09-13 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940023070A KR960012512A (ko) | 1994-09-13 | 1994-09-13 | 반도체장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960012512A true KR960012512A (ko) | 1996-04-20 |
Family
ID=66687053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940023070A KR960012512A (ko) | 1994-09-13 | 1994-09-13 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960012512A (ko) |
-
1994
- 1994-09-13 KR KR1019940023070A patent/KR960012512A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003718A (ko) | 모스 전계 효과 트랜지스터 형성 방법 | |
| KR910005384A (ko) | 반도체 디바이스 내의 코프래너한 자기- 정합 접촉 구조물의 제조방법 | |
| KR950001901A (ko) | 콘택홀 제조방법 | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| KR960042923A (ko) | 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 | |
| US5396105A (en) | Semiconductor device | |
| KR960012512A (ko) | 반도체장치의 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR960002878A (ko) | 바이폴라 접합 트랜지스터(bjt) 제조방법 | |
| KR960042948A (ko) | 반도체장치의 폴리사이드 콘택 및 그 형성방법 | |
| KR960026245A (ko) | 폴리사이드 콘택 및 그 형성방법 | |
| JP3036034B2 (ja) | 半導体装置の製造方法 | |
| KR100257753B1 (ko) | 반도체 장치의 콘택 패드 형성방법 | |
| KR960039285A (ko) | 반도체 소자 제조방법 | |
| KR970003537A (ko) | 타타늄 폴리-계의 cmos 회로 접촉부의 제조 방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR20000001660A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR960015733A (ko) | 반도체 장치의 금속배선 접촉부 형성방법 및 그 구조 | |
| KR970053005A (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR970030498A (ko) | 반도체장치의 제조방법 | |
| KR980006316A (ko) | 반도체 소자의 제조방법 | |
| KR960035809A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR880014676A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| KR960039420A (ko) | 3극 필드 에미터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |