KR970003537A - 타타늄 폴리-계의 cmos 회로 접촉부의 제조 방법 - Google Patents

타타늄 폴리-계의 cmos 회로 접촉부의 제조 방법 Download PDF

Info

Publication number
KR970003537A
KR970003537A KR1019960020244A KR19960020244A KR970003537A KR 970003537 A KR970003537 A KR 970003537A KR 1019960020244 A KR1019960020244 A KR 1019960020244A KR 19960020244 A KR19960020244 A KR 19960020244A KR 970003537 A KR970003537 A KR 970003537A
Authority
KR
South Korea
Prior art keywords
layer
tisi
forming
region
poly
Prior art date
Application number
KR1019960020244A
Other languages
English (en)
Inventor
고이찌 미조부찌
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR970003537A publication Critical patent/KR970003537A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

집적 회로 소자의 상보성 금속 산화물 반도체 기판 영역의 n+ 및 p+ 도핑 영역 모두에 오옴 접촉부를 형성하기 위해, 도핑된 기판 영역을 노출시키는 절연 영역에 하드 마스크의 폴리 - Si층을 사용하여 절연층에 웰(접촉 홀)이 형성된다. TiSiX층은 물리적 증기 증착으로서 웰의 벽과 베이스 상에 형성되거나 또는 폴리 - Si층을 Ti층과 결합함으로서 형성된다. TiSi3는 어닐링 단계 동안 도핑 영역으로 확산된다. 또한, TiSi2층은 어닐링 단계에 의해 낮은 저항율의 C54 구성으로 변환된다.

Description

티타늄 폴리 - 계의 CMOS 회로 접촉부의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 "비트 라인 하의 캐패시터(capacitor under bit line)" 구성을 갖는 집적 회로 메모리 소자의 일부에 대한 단면도.

Claims (21)

  1. 집적 회로의 절연층에서 접촉 홀의 바닥에 노출된 기판의 n + - 또는 p + - 도핑 영역에 오옴 접촉부를 제공하는 방법에 있어서, 상기 집적 회로의 절연층에서 상기 웰의 상기 바닥 및 측면 위에 TiSix층을 형성하는 단계, 상기 TiSix층의 적어도 일부를 TiSi2재료로 변화시키는 단계; 및 상기 TiSi2재료를 상기 영역속으로 확산시키는 단계를 구비하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  2. 제1항에 있어서, 상기 집적 회로를 어닐링시키는 단계를 더 포함하고, 상기 어닐링 단계는 상기 확산 및 상기 변환 단계들을 제공하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  3. 제2항에 있어서, 폴리 - Si 마스크를 사용하여 상기 절연층에 상기 웰을 형성하는 단계를 더 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  4. 제3항에 있어서, 폴리 - Si층을 패턴화하여 에칭함으로서 상기 폴리 - Si 마스크를 형성하는 단계를 더 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  5. 제1항에 있어서, 상기 TiSix형성 단계는 상기 웰의 상기 바닥 및 측면에 도핑되지 않은 폴리 - Si층을 형성하는 단계, 상기 폴리 - Si층 위에 Ti층을 형성하는 단계, 및 상기 소자를 어닐링하는 단계를 포함하고, 상기 Ti층 및 상기 폴리 - Si층은 상기 TiSix층을 형성하기 위해 결합하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  6. 제5항에 있어서, 상기 어닐링 단계는 N2및/또는 H2+ N2가스 분위기에서 상기 소자를 어닐링하는 단계를 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  7. 제6항에 있어서, 상기 어닐링 단계에서 형성된 TiN(Ti)층을 스트립(stripping)하는 단계를 더 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  8. 제7항에 있어서, 상기 변환 단계는 상기 TiSi2층을 C49 구조에서 C54 구조로 변환하기 위해 상기 소자를 어닐링하는 단계를 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  9. 제1항에 있어서, 상기 TiSix층의 형성 단계는 물리적 증기 증착으로서 상기 TiSix층을 증착시키는 단계를 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는방법.
  10. 집적 회로 소자 기판의 n + 또는 p + 영역에 오옴 접촉부를 제공하는 방법에 있어서, 바닥이 상기 기판의 영역을 노출시키고, 상기 기판을 피복하는 절연 재료로 웰(a well)을 제조하는 단계, 상기 웰의 상기 영역 및 측면 위에 TiSi2층을 형성하는 단계, 및 상기 TiSi2층을 상기 영역속으로 확산시키는 단계를 구비하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  11. 제10항에 있어서, 상기 형성 단계는 물리적 증기 증착으로서 TiSix층을 증착시키는 단계를 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  12. 제11항에 있어서, 상기 형성 단계는 상기 TiSix층의 적어도 일부를 TiSi2층으로 변환하는 단계를 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  13. 제12항에 있어서, 상기 변환 단계 및 상기 확산 단계는 어닐링 단계에 의해 수행되는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  14. 제10항에 있어서, 상기 형성 단계는 상기 영역 및 상기 측면 위에 도핑되지 않은 폴리 - Si층을 형성하는 단계, 상기 도핑되지 않은 폴리 - Si층 위에 Ti층을 형성하는 단계, 및 상기 영역 및 측면 위에 TiSi2층을 형성하기 위해 상기 소자를 어닐링하는 단계를 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  15. 제14항에 있어서, 상기 확산 단계는 상기 어닐링 단계 동안 수행되는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  16. 제15항에 있어서, 상기 TiSi2층을 형성한 후 잔류하는 비 - TiSi2성분을 제거하기 위한 스트립 단계(stripping step)를 더 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  17. 제16항에 있어서,상기 TiSi2구조를 C49 구조에서 C54 구조로 변환하는 두번째 어닐링 단계를 더 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  18. 제10항에 있어서, 상기 웰의 제조 단계는 상기 기판 위에 절연층을 형성하는 단계, 상기 절연층 위에 도핑되지 않은 폴리 - Si층을 형성하는 단계, 상기 절연층의 선정된 표면을 노출시키기 위해 상기 도핑되지 않은 폴리 - Si층을 패턴화시키고 에칭하는 단계, 및 상기 선정된 표면 중 한 표면 밑에 상기 절연 재료의 영역을 에칭함으로서 상기 웰을 형성하는 단계를 포함하는 것을 특징으로 하는 오옴 접촉부를 제공하는 방법.
  19. n+ 및/또는 p+ 영역 모두를 갖는 영역을 포함하는 일부의 기판을 갖는 유형의 집적 회로에서, 전도성 통로와 상기 영역을 결합시키는 접촉부가 제10항의 공정으로서 제조되는 것을 특징으로 하는 집적 회로.
  20. 제19항에 있어서, 상기 집적 회로는 DRAM 메모리 유닛인 것을 특징으로 하는 집적 회로.
  21. 제20항에 있어서, 상기 DRAM 메모리 유닛은 비트 라인 구성 위에 캐패시터를 갖는 것을 특징으로 하는 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960020244A 1995-06-06 1996-06-07 타타늄 폴리-계의 cmos 회로 접촉부의 제조 방법 KR970003537A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46997495A 1995-06-06 1995-06-06
US08/469,974 1995-06-06

Publications (1)

Publication Number Publication Date
KR970003537A true KR970003537A (ko) 1997-01-28

Family

ID=23865777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020244A KR970003537A (ko) 1995-06-06 1996-06-07 타타늄 폴리-계의 cmos 회로 접촉부의 제조 방법

Country Status (3)

Country Link
US (1) US5888895A (ko)
JP (1) JPH08335641A (ko)
KR (1) KR970003537A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211503B2 (ja) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141890A (en) * 1982-02-01 1992-08-25 Texas Instruments Incorporated CMOS sidewall oxide-lightly doped drain process
US4522845A (en) * 1983-06-20 1985-06-11 Varian Associates, Inc. Process for producing a layer of a metal silicide by applying multichromatic radiation
US4818723A (en) * 1985-11-27 1989-04-04 Advanced Micro Devices, Inc. Silicide contact plug formation technique
US4873205A (en) * 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
US4966868A (en) * 1988-05-16 1990-10-30 Intel Corporation Process for selective contact hole filling including a silicide plug
JPH03110837A (ja) * 1989-09-26 1991-05-10 Seiko Instr Inc 半導体装置の製造方法
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
US5138432A (en) * 1990-08-30 1992-08-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5196360A (en) * 1990-10-02 1993-03-23 Micron Technologies, Inc. Methods for inhibiting outgrowth of silicide in self-aligned silicide process
US5462895A (en) * 1991-09-04 1995-10-31 Oki Electric Industry Co., Ltd. Method of making semiconductor device comprising a titanium nitride film
KR950007354B1 (ko) * 1992-06-05 1995-07-10 현대전자산업주식회사 티탄늄 실리사이드 콘택 제조방법
KR960004095B1 (en) * 1993-02-17 1996-03-26 Hyundai Electronics Ind Manufacturing method of metal plug in contact-hole
JP3337825B2 (ja) * 1994-06-29 2002-10-28 三菱電機株式会社 内部配線を有する半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH08335641A (ja) 1996-12-17
US5888895A (en) 1999-03-30

Similar Documents

Publication Publication Date Title
US8003526B2 (en) Low resistance metal silicide local interconnects and a method of making
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR950001901A (ko) 콘택홀 제조방법
KR19980024825A (ko) 콘택트홀/스루홀의 형성방법
KR960042923A (ko) 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법
US7176096B1 (en) Transistor gate and local interconnect
KR950021406A (ko) 멀티 레벨 상호 접속 구조를 가진 반도체 장치
JPH06163578A (ja) 接続孔形成法
KR950021526A (ko) 반도체 장치 및 그의 제조방법
US7101791B2 (en) Method for forming conductive line of semiconductor device
KR970003537A (ko) 타타늄 폴리-계의 cmos 회로 접촉부의 제조 방법
JPH08321591A (ja) 半導体装置及びその製造方法
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR980006341A (ko) 반도체 소자의 캐패시터 제조 방법
KR970003508A (ko) 반도체소자의 제조방법
JPH0228956A (ja) 半導体集積回路装置
KR970072090A (ko) 반도체 소자의 배선층 형성 방법
JP3407500B2 (ja) 半導体装置の製造方法
KR950024265A (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
KR950004548A (ko) 반도체소자 제조방법
KR950024340A (ko) 반도체 장치의 캐패시터와 그 제조방법
KR960026205A (ko) 금속 배선 콘택 제조방법
KR970053822A (ko) 반도체소자의 커패시터 제조방법
KR950025868A (ko) 반도체 소자의 비트라인 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application