KR960039146A - 반도체장치의 비트라인 콘택 형성방법 및 구조 - Google Patents

반도체장치의 비트라인 콘택 형성방법 및 구조 Download PDF

Info

Publication number
KR960039146A
KR960039146A KR1019950008399A KR19950008399A KR960039146A KR 960039146 A KR960039146 A KR 960039146A KR 1019950008399 A KR1019950008399 A KR 1019950008399A KR 19950008399 A KR19950008399 A KR 19950008399A KR 960039146 A KR960039146 A KR 960039146A
Authority
KR
South Korea
Prior art keywords
region
forming
bit line
semiconductor substrate
active region
Prior art date
Application number
KR1019950008399A
Other languages
English (en)
Other versions
KR0165378B1 (ko
Inventor
김동준
최정혁
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950008399A priority Critical patent/KR0165378B1/ko
Publication of KR960039146A publication Critical patent/KR960039146A/ko
Application granted granted Critical
Publication of KR0165378B1 publication Critical patent/KR0165378B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체장치의 고집적화를 위하여 특정영역에 비트라인 콘택 형성방법 및 구조에 관해 개시한다. 본 발명의 비트라인 콘택구조는 반도체기판, 상기 반도체기판상에 형성된 필드 및 활성영역, 상기 활성영역상에 형성된 얕은 정크션, 상기 활성영역 또는 활성영역 일부와 상기 필드영역일부를 포함하는 영역에 비 대칭적으로 형성된 깊은 정크션, 상기 깊은 영역상에 형성된 콘택홀 및 상기 콘택홀을 매립하면서 반도체기판 전면에 형성된 도핑된 도전층을 패터닝하여 형성된 비트라인을 구비한다.
본 발명에 의하면 비트라인 콘택의 다양한 형성방법을 제공한다. 그리고 이 모든 방법은 비트라인간의 절연길이를 증대시킨다. 따라서 절연성을 유지하면서 비트라인 간의 간격을 좁게 형성할 수 있다. 따라서 반도체장치의 고집적화를 달성할 수 있다.

Description

반도체장치의 비트라인 콘택 형성방법 및 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3a도 내지 제3c도는 본 발명을 이용한 반도체장치의 비트라인 콘택 형성방법을 단계별로 나타낸 도면들이다.

Claims (6)

  1. 반도체기판상에 필드영역을 형성하는 단계; 상기 필드영역에 의하여 활성영역을 한정하는 단계; 상기 활성영역 또는 활성영역의 일부와 그 부분에 접하는 필드영역의 일 부분을 포함하는 영역에 비 대칭적으로 깊은 정크션을 형성하는 단계; 상기 반도체기판상의 활성영역에 얕은 정크션을 형성하는 단계; 상기 반도체기판 전면에 층간 절연막을 형성하는 단계; 상기 깊은 정크션이 형성된 영역상에 콘택홀을 형성하는 단계 및 상기 콘택홀을 매립하면서 반도체기판 전면에 형성된 도핑된 도전층 또는 금속층을 패터닝하여 비트라인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 비트라인 콘택 형성방법.
  2. 제1항에 있어서, 상기 깊은 정크션은 상기 필드영역의 아래부분까지 형성되는 것을 특징으로 하는 반도체 장치의 비트라인 콘택형성방법.
  3. 제1항에 있어서, 상기 콘택홀을 상기 활성영역의 가장자리에 형성하는 방법, 상기 활성영역의 가장자리 일부분과 이 일 부분과 접하는 상기 필드영역의 일 부분을 포함하는 영역상에 형성하는 방법 및 이들을 혼용하여 형성하는 방법으로 이루어진 방법중 선택된 어느 한 방법으로 형성하는 것을 특징으로 하는 반도체장치의 비트라인 콘택형성방법.
  4. 반도체기판; 상기 반도체기판상에 형성된 필드 및 활성영역; 상기 반도체기판의 활성영역에 대칭적으로 형성된 얕은 정크션; 상기 활성영역 또는 활성영역의 일부와 그 부분에 접하는 필드영역의 일 부분을 포함하는 영역에 비 대칭적으로 형성된 깊은 정크션; 상기 반도체기판상에 형성된 깊은 정크션영역상에 콘택홀을 갖는 층간절연막; 및 상기 콘택홀을 매립하면서 반도체기판 전면에 형성된 도핑된 도전층 또는 금속층 또는 금속층을 패터닝하여 형성된 비트라인을 구비하는 것을 특징으로 하는 반도체장치의 비트라인 콘택 형성구조.
  5. 제4항에 있어서, 상기 깊은 정크션은 상기 필드영역의 아래부분까지 형성된 것을 특징으로 하는 반도체장치의 비트라인 콘택구조.
  6. 제4항에 있어서, 콘택홀의 배열구조는 상기 활성영역의 가장자리에만 형성된 배열구조, 상기 활성영역의 가장자리 일 부분과 이 부분과 접한 필드영역의 일 부분으로 이루어진 영역상에 형성된 배열구조 및 이들을 혼용하여 형성된 배열구조중 선택된 어느 한 구조로 이루어진 것을 특징으로 하는 반도체장치의 비트라인 콘택구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008399A 1995-04-11 1995-04-11 고집적 비트라인 콘택구조를 갖는 반도체 장치 및 그 제조방법 KR0165378B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008399A KR0165378B1 (ko) 1995-04-11 1995-04-11 고집적 비트라인 콘택구조를 갖는 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008399A KR0165378B1 (ko) 1995-04-11 1995-04-11 고집적 비트라인 콘택구조를 갖는 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960039146A true KR960039146A (ko) 1996-11-21
KR0165378B1 KR0165378B1 (ko) 1999-02-01

Family

ID=19411929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008399A KR0165378B1 (ko) 1995-04-11 1995-04-11 고집적 비트라인 콘택구조를 갖는 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0165378B1 (ko)

Also Published As

Publication number Publication date
KR0165378B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR970067775A (ko) 반도체 장치
KR960026113A (ko) 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법
KR840002162A (ko) 반도체 장치(半導體裝置)
KR970072325A (ko) 반도체 장치 및 그 제조 방법
KR960039146A (ko) 반도체장치의 비트라인 콘택 형성방법 및 구조
WO2001099180A3 (en) Novel frontside contact to substrate of soi device
KR960026245A (ko) 폴리사이드 콘택 및 그 형성방법
TW330330B (en) A semiconductor device
KR960015733A (ko) 반도체 장치의 금속배선 접촉부 형성방법 및 그 구조
KR970052361A (ko) 반도체장치의 콘택형성방법
KR970052364A (ko) 반도체 장치의 콘택 형성 방법
KR970052367A (ko) 반도체 장치의 콘택홀 형성방법
KR950007100A (ko) 자기정렬 콘택 형성 방법
KR970060385A (ko) 가드링을 구비하는 반도체장치 및 이를 이용한 콘택 형성방법
KR980005468A (ko) 반도체 장치의 다중 콘택 형성방법
KR960019742A (ko) 스태틱 랜덤 억세스 메모리(sram) 소자 및 제조방법
KR960043170A (ko) 반도체 소자 제조방법
KR920008841A (ko) 반도체 장치의 평탄화 방법 및 반도체 장치
KR970030820A (ko) 반도체 장치의 배선층 형성방법
KR960002560A (ko) 반도체소자의 콘택 제조방법
KR950034526A (ko) 고부하저항 제조방법
KR970052369A (ko) 반도체 장치의 콘택홀 형성방법
KR980005670A (ko) 반도체 장치의 메탈 콘택구조
KR970030341A (ko) 콘택 스페이서 형성방법
KR970008606A (ko) 반도체메모리셀 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee