KR960026113A - 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법 - Google Patents

스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법 Download PDF

Info

Publication number
KR960026113A
KR960026113A KR1019940040680A KR19940040680A KR960026113A KR 960026113 A KR960026113 A KR 960026113A KR 1019940040680 A KR1019940040680 A KR 1019940040680A KR 19940040680 A KR19940040680 A KR 19940040680A KR 960026113 A KR960026113 A KR 960026113A
Authority
KR
South Korea
Prior art keywords
layer
contact hole
access memory
random access
static random
Prior art date
Application number
KR1019940040680A
Other languages
English (en)
Other versions
KR0145058B1 (ko
Inventor
이찬조
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940040680A priority Critical patent/KR0145058B1/ko
Priority to TW084111429A priority patent/TW297159B/zh
Priority to JP7286956A priority patent/JPH08330446A/ja
Priority to US08/557,865 priority patent/US5856706A/en
Publication of KR960026113A publication Critical patent/KR960026113A/ko
Application granted granted Critical
Publication of KR0145058B1 publication Critical patent/KR0145058B1/ko
Priority to US09/172,441 priority patent/US6110773A/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

SRAM 및 그 제조방법을 개시한다. 셀 어레이부와 주변회로부로 구분된 반도체기판, 상기 기판 상에 형성된 소자들과 박막트랜지스터를 절연시키기 위한 제 1 절연층, 상기 제1 절연층 상에 형성되고 셀에 일정전원을 공급하기 위하여 상기 셀어레이부 내에 형성된 도전충, 상기 결과물 전면에 형성되고, 상기 도전층을 노출시키는 제1 콘택홀, 및 상기기판을 노출시키는 제2 콘택홀을 갖는 물질층, 상기 셀 이레이부 내의 상기 도전층 및 물질층 사이에 형성되고, 상기 제ㅈ 콘택홀을갖는 버퍼층, 및 상기 물질층 상에 형성되고 상기 제1 콘택홀을 통해 상기 도전층에 접속되는 금속층의 제1 패턴, 및 상기 제2 콘택홀을 통해 상기 기판에 접속되는 금속층의 제2 패턴을 구비하는 것을 특징으로 하는 스태틱랜덤 억세스 메모리 소자를 제공한다. 본 발명에 의하면, 메로리셀 영역과 주변회로부의 수직단차에서 발생하는 식각 마진을 해결하고, 메로리셀 영역내의 얇은 일정전원선 위와 주변회로부 내의 기판 위에 콘택홀을 동시에 형성시켜 금속층과 연결할 수 있다.

Description

스태틱 랜덤 억세스 메모리(SRAM) 소자 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 스태틱 랜덤 억세스 메로리소자의 구조를 도시한 단면도.

Claims (12)

  1. 셀 어레이부와 주변회로부로 구분된 반도체기판; 상기 기판상에 형성된 소자들과 박막트랜지스터를 절연시키기 위한 제1 절연층; 상기 제1 절연층 상에 형성되고 셀에 일정전원을 공급하기 위하여 상기 셀 어레이부 내에 형성된도전층; 상기 결과물 전면에 형성되고, 상기 도전층을 노출시키는 제1 콘택홀 및 상기 기판을 노출시키는 제2 콘택홀을갖는 물질층; 셀 어레이부 내의 상기 도전층 및 물질층 사이에 형성되고, 제1 콘택홀을 갖는 버퍼층; 및 상기 물질층 상에 형성되고 상기 제1 콘택홀을 통해 상기 도전층에 접속되는 금속층의 제1 패턴, 및 상기 제2 콘택홀을 통해 상기 기판에 접속되는 금속층의 제2 패턴을 구비하는 것을 특징으로 하는 스태틱랜덤억세스 메모리 소자.
  2. 제1항에 있어서, 상기 버퍼층은 상기 물질층 및 제1 절연층에 비해 식각선택비가 큰 물질로 형성된 것을특징으로 하는 스태틱랜덤 억세스 메모리 소자.
  3. 제2항에 있어서, 상기 버퍼층은 실리콘 질화물로 형성된 것을 특징으로 하는 스태틱랜덤 억세스 메로리 소자.
  4. 제1항에 있어서, 상기 버퍼층은 500∼1000Å 의 두께로 형성된 것을 특징으로 하는 스태틱랜덤 억세스 메모리 소자.
  5. 제1항에 있어서, 상기 셀 어레이부와 주변회로부의 수직단차가 5000Å 이상인 것을 특징으로 하는 스태틱랜덤 억세스 메모리 소자.
  6. 제1항에 있어서, 상기 도전층은 박막트랜지스터의 채널과 일정전원선이 형성되어 있는 것을 특징으로 하는스태틱랜덤 억세스 메모리 소자.
  7. 제6항에 있어서, 상기 도전층은 300∼500Å 의 두께로 형성된 것을 특징으로 하는 스태틱랜덤 억세스 메모리소자.
  8. 반도체 기판 상에 제1 절연층을 형성하는 단계; 상기 제1 절연층 상에 도전층 및 버퍼층을 형성하는 단계;상기 도전층 및 버퍼층을 패터닝하는 단계; 상기 결과물 상에 물질층을 형성하는 단계; 상기 물질층을 식각하여 상기 버퍼층을 노출시키는 제1 콘택홀과 상기 물질층 및 제1 절연층을 식각하여 상기 기판을 노출시키는 제2 콘택홀을 형성하는단계; 상기 제 콘택홀 내부의 버퍼층을 식각하여 상기 도전층의 일부를 노출시키는 단계; 및 상기 겨로가물 전면에 도전물을 증착한 다음 패터닝하여 상기 도전층과 접속하는 금속층의 제1 패턴 및 상기 기판과 접속하는 금속층의 제2 패턴을형성하는 단계를 구비하는 것을 특징으로 하는 스태티랜덤 억세스 메모리 소자 제조방법.
  9. 제8항에 있어서, 상기 제1 및 제2 콘택홀 형성하는 단계에서 상기 물질층 및 제1 절연층을 식각하는 동안상기 버퍼층이 상기 도전층의 식각을 방지하는 역할을 하는 것을 특징으로 하는 스태틱랜덤 억세스 메모리 제조방법.
  10. 제8항에 있어서, 상기 물질층은 평탄화층 및 제2 절연층으로 형성하는 것을 특징으로 하는 스태틱랜덤 억세스 메모리 소자 제조방법.
  11. 제10항에 있어서, 상기 평탄화층은 BPSG로, 상기 제2 절연층은 산화물로 형성하는 것을 특징으로 하는 스태틱랜덤 억세스 메모리 소자 제조방법.
  12. 제8항에 있어서, 상기 제2 콘택홀은 주변회로부에 형성하는 것을 특징으로 하는 스태틱랜덤 억세스 메모리 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940040680A 1994-12-31 1994-12-31 스태틱 랜덤 억세스 메모리 소자 및 제조방법 KR0145058B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940040680A KR0145058B1 (ko) 1994-12-31 1994-12-31 스태틱 랜덤 억세스 메모리 소자 및 제조방법
TW084111429A TW297159B (ko) 1994-12-31 1995-10-28
JP7286956A JPH08330446A (ja) 1994-12-31 1995-11-06 スタティックランダムアクセスメモリ素子及びその製造方法
US08/557,865 US5856706A (en) 1994-12-31 1995-11-13 Static random access memory device and manufacturing method therefor
US09/172,441 US6110773A (en) 1994-12-31 1998-10-14 Static random access memory device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040680A KR0145058B1 (ko) 1994-12-31 1994-12-31 스태틱 랜덤 억세스 메모리 소자 및 제조방법

Publications (2)

Publication Number Publication Date
KR960026113A true KR960026113A (ko) 1996-07-22
KR0145058B1 KR0145058B1 (ko) 1998-07-01

Family

ID=19406287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040680A KR0145058B1 (ko) 1994-12-31 1994-12-31 스태틱 랜덤 억세스 메모리 소자 및 제조방법

Country Status (4)

Country Link
US (2) US5856706A (ko)
JP (1) JPH08330446A (ko)
KR (1) KR0145058B1 (ko)
TW (1) TW297159B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346832B1 (ko) * 2000-01-12 2002-08-03 삼성전자 주식회사 스태틱 랜덤 억세스 메모리 소자 및 그 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789317A (en) 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
US5994780A (en) * 1997-12-16 1999-11-30 Advanced Micro Devices, Inc. Semiconductor device with multiple contact sizes
JP3515363B2 (ja) * 1998-03-24 2004-04-05 株式会社東芝 半導体装置の製造方法
KR20000012252U (ko) * 1998-12-16 2000-07-05 전주범 압전소자를 사용한 커넥터
US6720660B1 (en) * 1998-12-22 2004-04-13 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
JP3204316B2 (ja) * 1998-12-28 2001-09-04 日本電気株式会社 半導体装置の製造方法
US6521947B1 (en) 1999-01-28 2003-02-18 International Business Machines Corporation Method of integrating substrate contact on SOI wafers with STI process
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
KR100354440B1 (ko) * 2000-12-04 2002-09-28 삼성전자 주식회사 반도체 장치의 패턴 형성 방법
KR100378200B1 (ko) * 2001-05-22 2003-03-29 삼성전자주식회사 반도체 소자의 콘택 플러그 형성방법
US6621129B1 (en) * 2002-05-24 2003-09-16 Macronix International Co., Ltd. MROM memory cell structure for storing multi level bit information
KR20080076459A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229976A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置およびその製造方法
US5401994A (en) * 1991-05-21 1995-03-28 Sharp Kabushiki Kaisha Semiconductor device with a non-uniformly doped channel
EP0523856A3 (en) * 1991-06-28 1993-03-17 Sgs-Thomson Microelectronics, Inc. Method of via formation for multilevel interconnect integrated circuits
JP3065829B2 (ja) * 1992-12-25 2000-07-17 新日本製鐵株式会社 半導体装置
KR0161378B1 (ko) * 1994-06-13 1998-12-01 김광호 바이폴라 접합 트랜지스터 제조방법
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
KR0161398B1 (ko) * 1995-03-13 1998-12-01 김광호 고내압 트랜지스터 및 그 제조방법
KR0176199B1 (ko) * 1996-03-19 1999-04-15 김광호 반도체 소자의 접촉창 형성방법
KR0183877B1 (ko) * 1996-06-07 1999-03-20 김광호 불휘발성 메모리 장치 및 그 제조방법
KR100267087B1 (en) * 1997-01-07 2000-10-02 Samsung Electronics Co Ltd Manufacturing method of capacitor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346832B1 (ko) * 2000-01-12 2002-08-03 삼성전자 주식회사 스태틱 랜덤 억세스 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US5856706A (en) 1999-01-05
TW297159B (ko) 1997-02-01
US6110773A (en) 2000-08-29
KR0145058B1 (ko) 1998-07-01
JPH08330446A (ja) 1996-12-13

Similar Documents

Publication Publication Date Title
KR960026113A (ko) 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법
KR100207487B1 (ko) 반도체 기억소자의 완충패드 형성방법
KR910019237A (ko) 커패시터 dram 셀의 제조방법
KR970067775A (ko) 반도체 장치
KR970077642A (ko) 반도체 소자의 캐패시터 제조 방법
KR950021083A (ko) 반도체 장치 및 그 제조방법
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
TW253992B (en) Dielectric as load resistor in 4T SRAM
US5320980A (en) Interconnection structure in semiconductor device and the method thereof
KR930015002A (ko) 반도체 메모리 장치 및 그 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR960026245A (ko) 폴리사이드 콘택 및 그 형성방법
US6188116B1 (en) Structure of a polysilicon plug
KR980005626A (ko) 반도체 소자의 콘택 형성방법
KR960019742A (ko) 스태틱 랜덤 억세스 메모리(sram) 소자 및 제조방법
KR19990015448A (ko) 반도체 장치의 제조방법
KR950007163A (ko) Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법
KR920008841A (ko) 반도체 장치의 평탄화 방법 및 반도체 장치
KR930022475A (ko) 반도체 장치의 콘텍 형성방법 및 그 구조
KR980006404A (ko) 스태틱램 셀 제조방법
KR930014899A (ko) 반도체 소자의 접속장치
KR980006316A (ko) 반도체 소자의 제조방법
KR20000044902A (ko) 강유전체 메모리 소자 제조 방법
KR960036059A (ko) 반도체 메모리장치의 금속배선 및 그 제조방법
KR970067896A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee