KR950007163A - Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법 - Google Patents
Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR950007163A KR950007163A KR1019940021405A KR19940021405A KR950007163A KR 950007163 A KR950007163 A KR 950007163A KR 1019940021405 A KR1019940021405 A KR 1019940021405A KR 19940021405 A KR19940021405 A KR 19940021405A KR 950007163 A KR950007163 A KR 950007163A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- pad
- electrically connected
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000011229 interlayer Substances 0.000 claims abstract 9
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims 51
- 239000002184 metal Substances 0.000 claims 6
- 238000000034 method Methods 0.000 claims 4
- 238000002844 melting Methods 0.000 claims 3
- 230000008018 melting Effects 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 229920005591 polysilicon Polymers 0.000 claims 3
- 229910021332 silicide Inorganic materials 0.000 claims 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 3
- 230000010354 integration Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체장치에 있어서, 반도체장치의 고집적화와 그에따른 막수의 증가로 인하여 층간절연막의 높이가 증가하는 경우에도 컨택트홀이 용이하게 형성될 수 있다.
반도체장치에서 배선패드 12a가 N-웰 전위고정영역 6에 형성된다. 배선패드 13에는 배선패드 12a상에 위치한 컨택트홀 13c이 형성되어 있다.
이렇게하여, 반도체기판 1의 주표면으로부터 층간절연막 13의 상면까지의 높이가 증가하는 경우에도 컨택트홀 13c이 용이하게 형성될 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체장치의 주변회로부를 표시하는 평면도,
제2도는 제1도의 라인 100-100을 따른 주변회로부와 메모리셀부의 단면도,
제3도는 제2도에 표시된 제1실시예의 반도체 장치를 제조하는 단면도.
Claims (12)
- 주표면을 가지는 제1도전형의 반도체영역과, 상기 반도체영역의 전위를 고정하기 위하여 상기 반도체영역의 상기 주변면상의 소정영역에 형성된 제1도전형의 전위고정영역과, 상기 반도체영역을 커버하고 상기 전위고정영역 상방에 위치하는 제1개구를 가지는 제1층간절연막과, 제1개구를 통하여 상기 전위고정영역에 전기적으로 접속되고, 상기 제1개구에 위치하는 제1부분과 상기 제1층간절연막의 상면을 따라 연장되는 제2부분을 가지는 패드층과, 상기 반도체영역의 전체표면을 커버하고 상기 패드층 상방에 위치하는 제2개구를 가지는 제2층간절연막과, 상기 제2개구를 통하여 상기 패드층의 상면에 전기적으로 접속되는 전위공급층과를 포함하는 반도체장치.
- 주변면을 가지는 제1도전형의 반도체영역과, 상기 반도체영역의 상기 주변면에 형성되고, 서로 소정거리를 두고 채널영역의 대향면에 위치하는 제2도전형의 소스영역 및 드레인영역과, 게이트절연막을 매개로하여 상기 채널영역상에 형성된 게이트전극과, 상기 반도체영역의 전위를 고정하기위하여 상기 반도체영역의 상기 주표면상의 소정영역에 형성되는 제1도전형의 전위고정영역과, 상기 소스영역에서 전기적으로 접속되도록 형성되는 제1패드층과, 상기 드레인영역에서 전기적으로 접속되도록 형성되는 제2패드층과, 상기 전위고정영역에서 전기적으로 접속되도록 형성되는 제3패드층과, 상기 제1,2,3패드층을 커버하고, 상기 제1,2,3패드층 상방에까지 각각 도달하는 제1,2,3개구를 가지는 층간절연막과, 상기 제1개구를 통하여 상기 제1패드층에 전기적으로 접속되는 제1배선층과, 상기 제2개구를 통하여 상기 제2패드층에 전기적으로 접속되는 제2배선층과, 상기 제3개구를 통하여 상기 제3패드층에 전기적으로 접속되는 전위공급층과를 포함하는 반도체장치.
- 제2항에 있어서, 상기 제1,3패드층이 서로 전기적으로 접속되고, 각각 녹는점이 높은 메탈로 형성되는 반도체장치.
- 제3항에 있어서, 상기 제2패드층 또한 녹는점이 높은 메탈로 형성되는 반도체장치.
- 제2항에 있어서, 상기 제1,3패드층이 서로 전기적으로 접속되고, 각각 폴리실리콘층과 메탈실리사이드층을 포함하는 2층 구조인 반도체장치.
- 제5항에 있어서, 상기 제2패드층 또는 폴리실리콘층과 메탈실리사이드층을 포함하는 2층 구조인 반도체장치.
- 제2항에 있어서, 상기 제1,3패드층이 서로 전기적으로 접속되는 반도체장치.
- 상기 반도체영역의 주표면상의 소정영역에 제1도전형의 반도체영역의 전위를 고정하기 위하여 제1도전형의 전위고정영역을 형성하는 공정과, 상기 전위고정영역상에서 전기적으로 접속되도록 패드층을 형성하는 공정과, 상기 패드층을 커버하고 상기 패드층 상방에 위치하는 개구를 가지는 층간절연막을 형성하는 공정과, 상기 개구를 통하여 상기 패드층에 전기적으로 접속되는 배선층을 형성하는 공정과를 포함하는 반도체장치의 제조방법.
- 제1도전형의 반도체영역의 주표면상에 제2도전형의 소스영역과 드레인영역을형성하되, 상기 소스영역과 상기 드레인영역이 서로 소정거리를 두고 채널영역의 대향면에 위치하며, 게이트절연막을 매개로하여 상기 채널영역상에 게이트전극을 형성하는 공정과, 상기 반도체영역의 상기 주표면상의 소정영역에 상기 반도체영역의 전위를 고정하기위한 제1도전형의 전위고정영역을 형성하는 공정과, 상기 소스영역상에서 전기적으로 접속되도록 제1패드층을 형성하는 공정과, 상기 드레인영역상에서 전기적으로 접속되도록 제2패드층을 형성하는 공정과, 상기 전위고정영역상에서 전기적으로 접속되도록 제3패드층을 형성하는 공정과, 상기 제1,2,3패드층을 커버하는 층간절연막을 형성하는 공정과, 상기 층간절연막에 제1,2,3개구를 형성하되, 상기 제1,2,3개구가 상기 제1,2,3패드층 상방에까지 각각 도달하고, 상기 제1개구를 통하여 상기 제1패드층에 전기적으로 접속되는 제1배선층을 형성하는 공정과, 상기 제2개구를 통하여 상기 제2패드층에 전기적으로 접속되는 제2배선층을 형성하고, 상기 제3개구를 통하여 상기 제3패드층에 전기적으로 접속되는 제3배선층을 형성하는 공정과를 포함하는 반도체 장치의 제조방법.
- 제9항에 있어서, 상기 제1,2,3패드층이 동일 공정에서 형성되는 반도체장치의 제조방법.
- 제10항에 있어서, 상기 제1,2,3패드층 각각이 폴리실리콘층과 메탈실리사이드층을 포함하는 2층구조를 가지는 반도체장치의 제조방법.
- 제10항에 있어서, 상기 제1,2,3패드층이 녹는점이 높은 메탈로 형성되는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21576293 | 1993-08-31 | ||
| JP93-215762 | 1993-08-31 | ||
| JP6165610A JPH07122645A (ja) | 1993-08-31 | 1994-07-18 | 半導体装置およびその製造方法 |
| JP94-165610 | 1994-07-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950007163A true KR950007163A (ko) | 1995-03-21 |
Family
ID=26490278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940021405A KR950007163A (ko) | 1993-08-31 | 1994-08-29 | Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH07122645A (ko) |
| KR (1) | KR950007163A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045475A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 웰 바이어싱 트랜지스터 형성방법 |
| JP2008060537A (ja) * | 2006-07-31 | 2008-03-13 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
1994
- 1994-07-18 JP JP6165610A patent/JPH07122645A/ja not_active Withdrawn
- 1994-08-29 KR KR1019940021405A patent/KR950007163A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07122645A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850007719A (ko) | 콘덴서 내장형 메모리셀을 갖춘 반도체 메모리장치 및 그 제조방법 | |
| KR920010904A (ko) | 반도체 기억회로 장치와 그 제조방법 | |
| KR850005733A (ko) | 반도체 기억장치 | |
| KR910019237A (ko) | 커패시터 dram 셀의 제조방법 | |
| KR910020904A (ko) | 반도체기억장치 및 그 제조 방법 | |
| KR910015056A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR970067835A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970071090A (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| KR970067716A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970003831A (ko) | 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법 | |
| KR850007718A (ko) | 반도체 장치 | |
| KR960009182A (ko) | 반도체 메모리장치 및 그의 제조방법 | |
| KR960019497A (ko) | Soi 구조를 가지는 반도체장치 및 그의 제조방법 | |
| KR960026113A (ko) | 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법 | |
| KR950002040A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR930001413A (ko) | 반도체기억장치 및 그 제조 방법 | |
| KR980006220A (ko) | 정전기 보호회로를 구비한 반도체장치 | |
| KR970030838A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR920003550A (ko) | 반도체 장치 | |
| KR880011808A (ko) | 불휘발성 반도체기억장치 | |
| KR950007163A (ko) | Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법 | |
| KR960002753A (ko) | 내부배선을 갖는 반도체 장치와 그의 제조 방법 | |
| KR840005929A (ko) | Mos 트랜지스터 집적회로 | |
| KR950004522A (ko) | 차폐용 플레이트를 갖는 반도체소자 제조방법 | |
| KR950010066A (ko) | 박막배선을 갖는 반도체장치와 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |