KR970024189A - 반도체 메모리 소자 및 그 저항층 형성방법 - Google Patents
반도체 메모리 소자 및 그 저항층 형성방법 Download PDFInfo
- Publication number
- KR970024189A KR970024189A KR1019950037169A KR19950037169A KR970024189A KR 970024189 A KR970024189 A KR 970024189A KR 1019950037169 A KR1019950037169 A KR 1019950037169A KR 19950037169 A KR19950037169 A KR 19950037169A KR 970024189 A KR970024189 A KR 970024189A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive layer
- peripheral circuit
- resistive
- cell array
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract 9
- 239000000758 substrate Substances 0.000 claims abstract 6
- 238000000151 deposition Methods 0.000 claims abstract 3
- 238000000059 patterning Methods 0.000 claims abstract 3
- 238000005530 etching Methods 0.000 claims 2
- 238000002955 isolation Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체 메모리 소자 및 그 저항층 형성방법에 대해 기재되어 있다. 반도체 기판 상에 게이트 전극 및 이를 절연시키기 위한 절연층을 형성하는 제1 단계, 상기 절연층 상에 제1 도전층을 증착한 다음 에치-백(etch-back)하여 주변회로부 내의 상기 제1 도전층을 제거하는 제2 단계, 및 에치-백 공정이 수행된 상기 결과물 상에 제2 도전층을 증착한 다음 패터닝하여 셀어레이부 내에 패드도전층 및 주변회로부 내에 저항층을 형성하는 제3 단계를 구비한다. 따라서, 일정한 저항값을 갖는 저항층을 형성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 내지 제8도는 본 발명의 일 실시예에 의한 반도체 메모리 소자의 저항층 형성방법을 설명하기 위해 도시한 단면도들이다.
Claims (10)
- 반도체 메모리 소자의 저항층 형성방법에 있어서, 셀어레이부의 게이트와 게이트 사이에 형성되는 패드 도전층 형성시 주변회로부 내에 저항층을 동시에 형성하는 것을 특징으로 하는 반도체 메모리 소자의 저항층 형성 방법.
- 제1항에 있어서, 상기 패드 도전층 및 저항층은, 반도체 기판 상에 게이트 전극 및 이를 절연시키기 위한 절연층을 형성하는 제1 단계; 상기 절연증 상에 제1 도전층을 증착한 다음 에치-백(etch-back)하여 주변회로부 내의 상기 제1 도전층을 제거하는 제2 단계; 에치-백 공정이 수행된 상기 결과물 상에 제2 도전층을 증착한 다음 패터닝하여 셀어레이부 내에 패드도전층 및 주변회로부 내에 저항층을 형성하는 제3 단계를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 저항층 형성방법.
- 제2항에 있어서, 제2 단계의 에치백 공정시 셀어레이부 내의 게이트와 게이트 사이의 상기 제1 도전층의 일부를 잔류시켜 표면을 평탄화하는 것을 것을 특징으로 하는 반도체 메모리 소자의 저항층 형성방법.
- 제2항에 있어서, 상기 제1 도전층과 상기 절연층은 식각선택비가 큰 물질로 형성하여 상기 제1 도전층의 에치-백 공정시 상기 절연층이 손상되지 않도록 하는 것을 특징으로 하는 반도체 메모리 소자의 저항층 형성방법.
- 제2항에 있어서, 제2 단계의 에치백 공정시 상기 절연층을 식각종말점으로 이용하는 것을 특징으로 하는 반도체 메모리 소자의 저항층 형성방법.
- 제2항에 있어서, 상기 제1 도전층은 2000Å-3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 저항층 형성방법.
- 제1항에 있어서, 상기 패드 도전층 및 저항층은 불순물이 도우프된 다결정실리콘으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 저항층 형성방법.
- 제1항에 있어서, 상기 저항층은 주변회로부의 활성영역 및 소자분리영역에 형성하는 것을 특징으로 하는 반도체 메모리 소자의 저항층 형성방법.
- 주변회로부와 셀어레이부로 구분된 반도체 기판; 상기 반도체 기판 상에 소자분리를 위해 형성된 필드산화막; 상기 반도체 기판 상에 형성된 게이트 전극; 셀어레이부의 상기 게이트 전극을 둘러싸도록 형성되고, 주변회로부의 반도체 기판 전면에 형성된 절연층; 셀어레이부의 상기 절연층과 절연층 사이에 형성된 패드 도전층; 및 주변회로부의 상기 절연층 상에 형성된 저항층을 구비하는 것을 특징으로 하는 반도체 메모리 소자.
- 제5항에 있어서, 상기 패드 도전층 및 저항층은 한 번의 패터닝 공정으로 동시에 형성된 것을 특징으로 하는 반도체 메모리 소자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950037169A KR0176162B1 (ko) | 1995-10-25 | 1995-10-25 | 반도체 메모리 소자 및 그 저항층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950037169A KR0176162B1 (ko) | 1995-10-25 | 1995-10-25 | 반도체 메모리 소자 및 그 저항층 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024189A true KR970024189A (ko) | 1997-05-30 |
| KR0176162B1 KR0176162B1 (ko) | 1999-03-20 |
Family
ID=19431338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950037169A KR0176162B1 (ko) | 1995-10-25 | 1995-10-25 | 반도체 메모리 소자 및 그 저항층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0176162B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470992B1 (ko) * | 1997-10-20 | 2005-07-04 | 삼성전자주식회사 | 비활성메모리장치의저항형성방법 |
-
1995
- 1995-10-25 KR KR1019950037169A patent/KR0176162B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470992B1 (ko) * | 1997-10-20 | 2005-07-04 | 삼성전자주식회사 | 비활성메모리장치의저항형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0176162B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970077642A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR960039276A (ko) | 반도체 장치의 소자분리방법 | |
| KR970052023A (ko) | 에스 오 아이 소자 및 그의 제조방법 | |
| KR940001409A (ko) | 반도체 메모리 장치의 제조방법 | |
| KR970024189A (ko) | 반도체 메모리 소자 및 그 저항층 형성방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR100505101B1 (ko) | 반도체 장치의 콘택 형성 방법 | |
| JPS5838939B2 (ja) | 集積回路 | |
| KR0140733B1 (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| KR100306902B1 (ko) | 반도체장치의캐피시터제조방법 | |
| KR960043301A (ko) | 불휘발성 메모리 장치 및 그 제조방법 | |
| KR100196504B1 (ko) | 스태틱 램 제조 방법 | |
| KR940003049A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970063725A (ko) | 반도체 메로리장치의 커패시터 제조방법 | |
| KR970030343A (ko) | 반도체 메모리소자의 전극 및 이를 형성하는 방법 | |
| KR960002789A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026828A (ko) | 반도체 메모리장치에서의 저항소자의 구조 및 그 형성방법 | |
| KR19990057364A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR19980051519A (ko) | 반도체 소자의 제조방법 | |
| KR930011231A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960043192A (ko) | 반도체 캐패시터 및 그 제조 방법 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |