KR960039276A - 반도체 장치의 소자분리방법 - Google Patents
반도체 장치의 소자분리방법 Download PDFInfo
- Publication number
- KR960039276A KR960039276A KR1019950009455A KR19950009455A KR960039276A KR 960039276 A KR960039276 A KR 960039276A KR 1019950009455 A KR1019950009455 A KR 1019950009455A KR 19950009455 A KR19950009455 A KR 19950009455A KR 960039276 A KR960039276 A KR 960039276A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- insulating film
- inactive region
- isolation
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
반도체기판을 활성영역 및 비활성영역으로 구분하기 위한 소자분리방법에 관해 개시한다. 본 발명은 제1 비활성영역에 트렌치분리방법에 의한 제1 분리절연막을 형성한 다음, 상기 제1 비활성영역 보다 넓은 제2 비활성 영역에 국부적 산화방법에 의해 제2 분리절연막을 형성하는 것을 특징으로 한다. 본 발명에 따르면, 소자분리영역중 좁은 부위에 트렌치방법에 의한 분리절연막을 형성하고 CMP를 실시함으로써 종래의 CMP공정시 발생하는 디슁현상을 없앨 수 있고, 상기 트렌치 소자분리공정 이후에 넓은 소자분리영역에 선택적 산화에 의해 분리 절연막을 형성함으로써 트렌치 매몰산화막과 상기 선택적 산화에 의한 열산화막의 경계면에서 활성영역의 노출이 없이 소자분리를 할 수 있어 소자의 전기적 특성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도 내지 제14도는 본 발명의 일실시예에 따른 소자분리방법을 설명하기 위해 도시한 단면도들이다.
Claims (9)
- 반도체 기판의 제1 비활성영역에, 트렌치분리 방법에 의해 제1 분리절연막을 형성한 다음, 상기 제1 비활성영역 보다 넓은 제2 비활성영역에 국부적 산화방법에 의해 제2 분리절연막을 형성하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제1항에 있어서, 상기 제1 비활성영역은 셀 배열부에 존재하는 비활성영역이고, 상기 제2 비활성영역은 주변회로부에 존재하는 비활성영역인 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제1항에 있어서, 상기 제1 분리절연막은 CVD(Chemical Vapor Deposition) 산화막으로 형성되는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 반도체 기판 상에 패드산화막 및 제1 질화막을 순차적으로 적층하는 제1공정; 상기 제1 질화막 및 패드산화막을 부분적으로 식각하여 제1 비활성영역의 반도체기판을 노출시키는 제2공정; 노출된 상기 반도체 기판을 식각하여 트렌치를 형성하는 제3공정; 상기 트렌치에 제1분리절연막을 형성하는 제4공정; 결과물 전면에 제2질화막을 적층하는 제5공정; 상기 제1 비활성영역 보다 넓은 제2 비활성영역의 상기 제2 질화막 및 제1 질화막 을 식각하는 제6공정; 및 상기 제2 비활성영역의 소정영역에 제2 분리절연막을 형성하는 제7공정을 포함하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제4항에 있어서, 상기 제1 분리절연막은 CVD 산화막으로 형성되는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제4항에 있어서, 상기 제4공정 이후에, 결과물 전면에 CMP 또는 반응성 이온식각으로, 상기 제2 분리절연막을 에치백하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제6항에 있어서, 에치백 공정은 상기 제1 질화막의 표면이 드러날 때까지 실시하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제7항에 있어서, 상기 에치백 공정 후, 상기 제1질화막을 반응성 이온식각 방법으로 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제4항에 있어서, 상기 제1 비활성영역은 셀 배열부에 존재하는 비활성영역이고, 상기 제2 비활성영역은 주변회로부에 존재하는 비활성영역인 것을 특징으로 하는 반도체장치의 소자분리방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950009455A KR0147630B1 (ko) | 1995-04-21 | 1995-04-21 | 반도체 장치의 소자분리방법 |
US08/591,826 US5728620A (en) | 1995-04-21 | 1996-01-25 | Isolation method of semiconductor device |
EP96301226A EP0739032B1 (en) | 1995-04-21 | 1996-02-23 | Isolation method of semiconductor device |
DE69634675T DE69634675T2 (de) | 1995-04-21 | 1996-02-23 | Verfahren zur Isolierung einer Halbleiteranordnung |
JP8041380A JPH08293541A (ja) | 1995-04-21 | 1996-02-28 | 半導体装置の素子分離方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950009455A KR0147630B1 (ko) | 1995-04-21 | 1995-04-21 | 반도체 장치의 소자분리방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960039276A true KR960039276A (ko) | 1996-11-21 |
KR0147630B1 KR0147630B1 (ko) | 1998-11-02 |
Family
ID=19412675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950009455A KR0147630B1 (ko) | 1995-04-21 | 1995-04-21 | 반도체 장치의 소자분리방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5728620A (ko) |
EP (1) | EP0739032B1 (ko) |
JP (1) | JPH08293541A (ko) |
KR (1) | KR0147630B1 (ko) |
DE (1) | DE69634675T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000041419A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 트렌치 형성 공정 및 로코스 공정을 이용한 반도체 소자의 소자분리막 형성 방법 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970023978A (ko) * | 1995-10-04 | 1997-05-30 | 김주용 | 반도체 소자의 평탄된 소자분리막 제조 방법 |
US5858842A (en) * | 1996-07-03 | 1999-01-12 | Samsung Electronics Co., Ltd. | Methods of forming combined trench and locos-based electrical isolation regions in semiconductor substrates |
JPH10144785A (ja) * | 1996-11-06 | 1998-05-29 | Samsung Electron Co Ltd | 半導体装置及びその素子分離方法 |
US5897356A (en) * | 1997-02-27 | 1999-04-27 | Micron Technology, Inc. | Methods of forming field oxide and active area regions on a semiconductive substrate |
US5858830A (en) * | 1997-06-12 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making dual isolation regions for logic and embedded memory devices |
KR100253078B1 (ko) | 1997-12-23 | 2000-04-15 | 윤종용 | 반도체 장치의 트렌치 격리 형성 방법 |
US6004862A (en) * | 1998-01-20 | 1999-12-21 | Advanced Micro Devices, Inc. | Core array and periphery isolation technique |
TW449900B (en) * | 1998-05-26 | 2001-08-11 | United Microelectronics Corp | Method to define dummy patterns |
KR100286736B1 (ko) | 1998-06-16 | 2001-04-16 | 윤종용 | 트렌치 격리 형성 방법 |
US6372601B1 (en) | 1998-09-03 | 2002-04-16 | Micron Technology, Inc. | Isolation region forming methods |
US6274498B1 (en) * | 1998-09-03 | 2001-08-14 | Micron Technology, Inc. | Methods of forming materials within openings, and method of forming isolation regions |
US6149830A (en) * | 1998-09-17 | 2000-11-21 | Siemens Aktiengesellschaft | Composition and method for reducing dishing in patterned metal during CMP process |
US6528389B1 (en) | 1998-12-17 | 2003-03-04 | Lsi Logic Corporation | Substrate planarization with a chemical mechanical polishing stop layer |
US6300220B1 (en) * | 2000-01-06 | 2001-10-09 | National Semiconductor Corporation | Process for fabricating isolation structure for IC featuring grown and buried field oxide |
JP2001230315A (ja) * | 2000-02-17 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6465324B2 (en) * | 2001-03-23 | 2002-10-15 | Honeywell International Inc. | Recessed silicon oxidation for devices such as a CMOS SOI ICs |
JP2009182114A (ja) * | 2008-01-30 | 2009-08-13 | Elpida Memory Inc | 半導体装置およびその製造方法 |
JP2009272480A (ja) * | 2008-05-08 | 2009-11-19 | Nec Electronics Corp | 半導体装置の製造方法 |
US20090311868A1 (en) * | 2008-06-16 | 2009-12-17 | Nec Electronics Corporation | Semiconductor device manufacturing method |
US8211778B2 (en) * | 2008-12-23 | 2012-07-03 | Micron Technology, Inc. | Forming isolation regions for integrated circuits |
US8680617B2 (en) * | 2009-10-06 | 2014-03-25 | International Business Machines Corporation | Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS |
CN102709227A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | 浅沟槽隔离平坦化方法以及半导体制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394196A (en) * | 1980-07-16 | 1983-07-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of etching, refilling and etching dielectric grooves for isolating micron size device regions |
JPH077794B2 (ja) * | 1984-07-11 | 1995-01-30 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
FR2598557B1 (fr) * | 1986-05-09 | 1990-03-30 | Seiko Epson Corp | Procede de fabrication d'une region d'isolation d'element d'un dispositif a semi-conducteurs |
US4892614A (en) * | 1986-07-07 | 1990-01-09 | Texas Instruments Incorporated | Integrated circuit isolation process |
US4980311A (en) * | 1987-05-05 | 1990-12-25 | Seiko Epson Corporation | Method of fabricating a semiconductor device |
JPH01215036A (ja) * | 1988-02-24 | 1989-08-29 | Seiko Epson Corp | 半導体集積回路装置 |
US4942137A (en) * | 1989-08-14 | 1990-07-17 | Motorola, Inc. | Self-aligned trench with selective trench fill |
US4994406A (en) * | 1989-11-03 | 1991-02-19 | Motorola Inc. | Method of fabricating semiconductor devices having deep and shallow isolation structures |
JP2597022B2 (ja) * | 1990-02-23 | 1997-04-02 | シャープ株式会社 | 素子分離領域の形成方法 |
US5130268A (en) * | 1991-04-05 | 1992-07-14 | Sgs-Thomson Microelectronics, Inc. | Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby |
JPH0574927A (ja) * | 1991-09-13 | 1993-03-26 | Nec Corp | 半導体装置の製造方法 |
-
1995
- 1995-04-21 KR KR1019950009455A patent/KR0147630B1/ko not_active IP Right Cessation
-
1996
- 1996-01-25 US US08/591,826 patent/US5728620A/en not_active Expired - Lifetime
- 1996-02-23 EP EP96301226A patent/EP0739032B1/en not_active Expired - Lifetime
- 1996-02-23 DE DE69634675T patent/DE69634675T2/de not_active Expired - Lifetime
- 1996-02-28 JP JP8041380A patent/JPH08293541A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000041419A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 트렌치 형성 공정 및 로코스 공정을 이용한 반도체 소자의 소자분리막 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH08293541A (ja) | 1996-11-05 |
DE69634675D1 (de) | 2005-06-09 |
US5728620A (en) | 1998-03-17 |
EP0739032A2 (en) | 1996-10-23 |
EP0739032B1 (en) | 2005-05-04 |
DE69634675T2 (de) | 2006-01-19 |
KR0147630B1 (ko) | 1998-11-02 |
EP0739032A3 (en) | 1997-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960039276A (ko) | 반도체 장치의 소자분리방법 | |
TW362256B (en) | Isolation method in a semiconductor device | |
KR970030640A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
KR970053386A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR950021390A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR970072295A (ko) | 반도체 소자의 격리막 형성방법 | |
KR0170897B1 (ko) | 반도체 소자의 소자분리 절연막의 제조방법 | |
KR960015711A (ko) | 이중 스토퍼를 이용한 소이(soi) 웨이퍼 제조방법 | |
KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
KR960002744A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR970053405A (ko) | 반도체 소자의 소자간 분리막 제조 방법 | |
KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
KR970024189A (ko) | 반도체 메모리 소자 및 그 저항층 형성방법 | |
KR970018363A (ko) | 반도체 장치의 로커스와 트랜치 조합형 소자분리 방법 | |
KR960002743A (ko) | 트렌치와 필드절연막으로 소자분리된 반도체 장치 및 그 제조방법 | |
KR970008482A (ko) | 반도체 장치 소자분리 방법 | |
KR20040008943A (ko) | 반도체소자의 콘택 형성방법 | |
KR970053458A (ko) | 반도체 소자 분리 방법 | |
KR980006079A (ko) | 반도체장치의 소자 분리막 형성방법 | |
KR960043090A (ko) | 반도체장치의 소자분리방법 | |
KR960012324A (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
KR960026575A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR980006046A (ko) | 반도체 장치의 소자 분리 방법 | |
KR960043203A (ko) | 반도체장치의 제조방법 | |
KR960043176A (ko) | 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100429 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |