KR980006046A - 반도체 장치의 소자 분리 방법 - Google Patents

반도체 장치의 소자 분리 방법 Download PDF

Info

Publication number
KR980006046A
KR980006046A KR1019960023657A KR19960023657A KR980006046A KR 980006046 A KR980006046 A KR 980006046A KR 1019960023657 A KR1019960023657 A KR 1019960023657A KR 19960023657 A KR19960023657 A KR 19960023657A KR 980006046 A KR980006046 A KR 980006046A
Authority
KR
South Korea
Prior art keywords
thermal oxide
oxide film
trench
forming
etching
Prior art date
Application number
KR1019960023657A
Other languages
English (en)
Other versions
KR100228345B1 (ko
Inventor
이영철
남기원
이기엽
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960023657A priority Critical patent/KR100228345B1/ko
Publication of KR980006046A publication Critical patent/KR980006046A/ko
Application granted granted Critical
Publication of KR100228345B1 publication Critical patent/KR100228345B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 기판 상에 트렌치를 형성하는 단계; 열산화에 의해 상기 트렌치가 형성된 반도체 기판 상에 열산화막을 형성하는 단계; 상기 열산화막 상에 화학기상증착에 의해 절연막을 형성하는 단계; 및 상기 절연막과 상기 열 산화막을 에치백하여 평탄화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 소자분리 방법에 관한 것으로, 열산화막으로 소자분리막이 형성되므로 절연 특성이 우수하고, 버즈비크의 발생을 원칙적으로 방지하므로 넓은 활성영역을 확보하며, 평탄화 역시 좋아 계속적으로 이어지는 후속 공정의 마진을 확보하는 효과가 있다.

Description

반도체 장치의 소자 분리 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시에에 따른 소자분리 공정도이다.

Claims (14)

  1. 반도체 장치 제조방법에 있어서, 반도체 기판 상에 트렌치를 형성하는 단계; 열산화에 의해 상기 트렌치가 형성된 반도체 기판 상에 열 산화막을 형성하는 단계; 상기 열 산화막 상에 화학기상증착에 의해 절연막을 형성하는 단계; 및 상기 절연막과 상기 열 산화막을 에치백하여 평탄화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  2. 제1항에 있어서, 상기 트렌치를 형성하는 단계는 소자분리지역이 노출되도록 상기 반도체 기판 상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 장벽으로 상기 노출된 반도체 기판을 소정 깊이 식각하는 단계; 및 상기 감광막 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  3. 제1항에 있어서, 상기 트렌치를 소자분리 지역의 절반 크기로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  4. 제1항 또는 제3항에 있어서, 상기 열 산화막을 트렌치 내의 양측면에서 성장해 오는 열산화막이 서로 만나지 않도록 형성하는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  5. 제4항에 있어서, 상기 열 산화막이 상기 트렌치의 측면보다는 상기 트렌치의 바닥쪽에 더 많이 성장하도록 하는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  6. 제5항에 있어서, 상기 열 산화막이 상기 트렌치의 측면보다는 상기 트렌치의 바닥쪽에 더 많이 성장하도록 하는 방법으로 상기 열산화이전에 상기 트렌치 바닥면에 아세닉(As) 또는 붕소(B)를 이온주입하는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  7. 제1항에 있어서, 상기 에치백은 플라즈마 식각으로 실시하는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  8. 제7항에 있어서, 상기 플라즈마 식각은 상기 절연막 및 상기 열산화막이 동일한 식각률을 갖도록 실시하는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  9. 제1항에 있어서, 상기 에치백은 CMP(Chemical mechanical polishing)로 실시하는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  10. 제1항에 있어서, 상기 에치백은 상기 반도체 기판 상에 소정의 열 산화막을 잔류시키도록 플라즈마 식각하고 상기 잔류하는 열 산화막을 습식으로 제거하여 실시하는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  11. 제9항에 있어서, 상기 습식식각은 상기 절연막 및 상기 열 산화막이 동일한 식각률을 갖도록 실시하는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  12. 제11항에 있어서, 상기 절연막은 산화막인 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  13. 제12항에 있어서, 상기 습식식각 용액은 HF 또는 BOE용액인 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  14. 제10항에 있어서, 상기 잔류하는 열산화막을 100Å~500Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960023657A 1996-06-25 1996-06-25 반도체 장치의 소자분리 방법 KR100228345B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960023657A KR100228345B1 (ko) 1996-06-25 1996-06-25 반도체 장치의 소자분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023657A KR100228345B1 (ko) 1996-06-25 1996-06-25 반도체 장치의 소자분리 방법

Publications (2)

Publication Number Publication Date
KR980006046A true KR980006046A (ko) 1998-03-30
KR100228345B1 KR100228345B1 (ko) 1999-11-01

Family

ID=19463370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023657A KR100228345B1 (ko) 1996-06-25 1996-06-25 반도체 장치의 소자분리 방법

Country Status (1)

Country Link
KR (1) KR100228345B1 (ko)

Also Published As

Publication number Publication date
KR100228345B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
KR20040050789A (ko) 반도체소자의 소자분리막 형성방법
KR960039276A (ko) 반도체 장치의 소자분리방법
US6727150B2 (en) Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
US6090683A (en) Method of etching thermally grown oxide substantially selectively relative to deposited oxide
WO1997039479A1 (en) Method for forming semiconductor field region dielectrics having globally planarized upper surfaces
KR980006046A (ko) 반도체 장치의 소자 분리 방법
KR100390894B1 (ko) 반도체 소자의 소자 분리막 형성방법
JPH0729971A (ja) 半導体装置の製造方法
KR100417853B1 (ko) Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법
JP3114062B2 (ja) 半導体装置の隔離膜形成方法
KR100237749B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR19980083839A (ko) 반도체장치의 트랜치 소자분리방법
KR20040110792A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100291507B1 (ko) 반도체장치의 트렌치형 필드절연막 형성방법
KR100236074B1 (ko) 격리막 및 그 형성 방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR960039275A (ko) 반도체 장치의 소자분리방법
KR20000045374A (ko) 반도체소자의 제조방법
KR100417195B1 (ko) 반도체 소자의 제조방법
KR0161888B1 (ko) 반도체장치의 소자격리방법
KR100223911B1 (ko) 반도체 소자의 격리영역 형성방법
KR100455095B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR20070070934A (ko) 반도체 소자의 격리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070720

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee