KR940003049A - 반도체 메모리장치 및 그 제조방법 - Google Patents
반도체 메모리장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR940003049A KR940003049A KR1019920013440A KR920013440A KR940003049A KR 940003049 A KR940003049 A KR 940003049A KR 1019920013440 A KR1019920013440 A KR 1019920013440A KR 920013440 A KR920013440 A KR 920013440A KR 940003049 A KR940003049 A KR 940003049A
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- semiconductor memory
- trench
- film
- storage electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000003860 storage Methods 0.000 claims abstract 11
- 238000000034 method Methods 0.000 claims abstract 5
- 239000003990 capacitor Substances 0.000 claims abstract 4
- 230000001590 oxidative effect Effects 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 3
- 239000004020 conductor Substances 0.000 claims 5
- 238000000151 deposition Methods 0.000 claims 4
- 230000002265 prevention Effects 0.000 claims 4
- 230000003064 anti-oxidating effect Effects 0.000 claims 2
- 239000003963 antioxidant agent Substances 0.000 claims 2
- 230000003078 antioxidant effect Effects 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 트렌치형 커패서터를 갖춘 반도체 메모리장치 및 그 제조방법에 관한 것이다.
본 발명에 의하면, 반도체기판에 형성된 트렌치 내벽에 형성된 스토리지전극, 상기 스토리지전극상에 형성된 유전체막 및 상기 유전체막상에 형성된 플레이트전극으로 이루어진 트렌치형 커패시터를 갖춘 반도체 메모리장치에 있어서, 상기 스토지전극상의 트렌치 내벽에 인접하는 부분에 절연막이 형성되어 있는 것을 특징으로 하는 반도체 메모리장치가 제공된다.
따라서 본 발명에 의하면 스토리지전극 상부를 산화시킴에 의해 스토리지전극과 플레이트전극 사이의 누실전류를 효과적으로 방지하는 한편, 공정상의 마진을 확보하여 고집적화에 유리하면서도 신뢰성 높은 반도체 메모리장치를 실현할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 6 도 내지 제 7 도는 본 발명에 의한 반도체 메모리장치의 제조방법을 설명하기 위해 도시한 단면도들.
Claims (9)
- 반도체기판에 형성된 트렌치 내벽에 형성된 스토리지전극, 상기 스토리지전극상에 형성된 유전체막 및 상기 유전체막상에 형성된 플레이트전극으로 이루어진 트렌치형 커패시터를 갖춘 반도체 메모리장치에 있어서, 상기 스토리지전극 상부의 트렌치 내벽에 인접하는 부분에 절연막이 형성되어 있는 것을 특징으로 하는 반도체 메모리장치.
- 제 1 항에 있어서, 상기 스토리지전극 하부의 트렌치내벽에 누설전류방지막이 형성된 것을 특징으로 하는 반도체 메모리장치.
- 제 2 항에 있어서, 상기 누설전류방지막은 산화막인 것을 특징으로 하는 반도체 메모리장치.
- 제 1 항에 있어서, 상기 절연막은 산화막인 것을 특징으로 하는 반도체 메모리장치.
- 반도체기판에 형성된 트렌치 내벽에 형성된 스토리지전극, 상기 스토리지전극상에 형성된 유전체막 및 상기 유전체막상에 형성된 플레이트전극으로 이루어진 트렌치형 커패시터를 갖춘 반도체 메모리장치의 제조방법에 있어서, 상기 트렌치형 커패시터를 형성하는 공정이, 상기 트렌치내벽에 제 1 도전물질을 증착하고 이어서 산화방지막을 증착하는 공정과, 상기 산화방지막을 에치백하여 상기 트렌치영역이외의 부분에 형성된 질화막을 제거하고 이어서 상기 제 1 도전물질층을 에치백하여 스토리지전극을 형성하는 공정, 상기 결과물을 산화하는 공정, 상기 산화방지막을 제거하는 공정, 상기 결과물상에 유전체막을 형성하는 공정, 및 상기 유전체막상에 제 2 도전물질을 증착한 다음 패터닝하여 플레이트전극을 형성하는 공정으로 구성된 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제 5 항에 있어서, 상기 트렌치 내벽에 제 1 도전물질을 증착하는 공정전에 누설전류방지막을 형성하는 공정이 더 포함되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제 6 항에 있어서, 상기 누설전류방지막을 형성하는 공정은 상기 트렌치를 산화하여 그 내벽에 산화막을 형성하는 공정인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제 5 항에 있어서, 상기 제 1 도전물질은 불순물이 도우프된 다결정실리콘인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제 5 항에 있어서, 상기 산화방지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920013440A KR960003770B1 (ko) | 1992-07-27 | 1992-07-27 | 반도체 메모리장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920013440A KR960003770B1 (ko) | 1992-07-27 | 1992-07-27 | 반도체 메모리장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940003049A true KR940003049A (ko) | 1994-02-19 |
| KR960003770B1 KR960003770B1 (ko) | 1996-03-22 |
Family
ID=19337064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920013440A KR960003770B1 (ko) | 1992-07-27 | 1992-07-27 | 반도체 메모리장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960003770B1 (ko) |
-
1992
- 1992-07-27 KR KR1019920013440A patent/KR960003770B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960003770B1 (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930020581A (ko) | 콘택 홀(contact hole)구조 및 제조방법 | |
| KR960032739A (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| KR940003049A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR100268776B1 (ko) | 반도체 소자 제조방법 | |
| KR950004539A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR960026658A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970024189A (ko) | 반도체 메모리 소자 및 그 저항층 형성방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR970024179A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR960002827A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930015009A (ko) | 디램 셀 제조방법 | |
| KR970003965A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR930020674A (ko) | 반도체장치 및 그 제조방법 | |
| KR960043192A (ko) | 반도체 캐패시터 및 그 제조 방법 | |
| KR960043198A (ko) | 반도체 메모리 장치의 커패시터 및 그 제조방법 | |
| KR20010017088A (ko) | 아날로그 커패시터의 콘택홀 형성방법 | |
| KR960015940A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950004563A (ko) | 반도체 기억장치 제조방법 | |
| KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR940016827A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970053888A (ko) | 캐패시터의 전하 저장 전극 형성 방법 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| KR940008095A (ko) | 반도체메모리장치의 제조방법 | |
| KR950007112A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010215 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |