KR960043192A - 반도체 캐패시터 및 그 제조 방법 - Google Patents

Abstract

본 발명은 핀형 캐패시터 제조 방법에 관한 것으로, 먼저, 반도체 기판 상부에 제1절연막 위에 제 2절연막, 그리고 제2절연막 위에 제3절연막을 순차적으로 형성하고 제1, 제2, 및 제3절연막을 선택식각하여 접촉홀을 형성시킨다. 다음으로, 접촉홀 측면의 제1, 제3절연막을 식각하여 제2절연막의 돌출부를 형성시킨다. 이어서, 제3절연막 상부와, 접촉홀에 캐패시터의 축전전극을 형성시킨다. 다음으로, 제3절연막을 제거하고, 축전전극위에 유전막을 형성시킨다. 이어, 유전막 위에 플레이트 전극을 형성시킨다. 다음으로, 제3절연막을 제거하고, 축전전극위에 유전막을 형성시킨다. 이어, 유전막 위에 플레이트 전극을 형성신키는 단계를 포함하여 이루어져 제2절연막에 돌출부를 형성시켜 식각 저지막으로써의 제2절연막의 기능을 향상시켜, 신뢰성이 높은 소자를 제조할 수 있음을 특징으로 한다.

Description

반도체 캐패시터 및 그 제조 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3(라)도는 본 발명의 반도체 캐패시터의 구조 및 제조의 각단게를 예시한 공정도.

Claims (5)

1. 반도체 캐패시터 제조방법에 있어서, 1) 반도체 기판 상부에 제1절연막 위에 제2절연막, 그리고 제2절연막 위에 제3절연막을 순차적으로 형성하고, 상기 제1,제2 및 제3절연막을 선택식각하여 접촉홀을 형성시키는 단계와, 2) 상기 접촉홀 측면의 상기 제1, 제3절연막을 식각하여 제2절연막의 돌출부를 형성시키는 단계와, 3) 상기 제3절연막 상부와, 상기 접촉홀에 캐패시터의 축전전극을 형성시키는 단계와, 4) 상기 제3절연막을 제거하는 단계와, 5) 상기 축전전극 위에 유전막을 형성시키는 단계와, 5) 상기 축전전극 위에 유전막을 형성시키는 단계와, 6)상기 유전막 위에 플레이트 전극을 형성시키는 단계를 포함하여 이루어진 반도체 캐패시터 제조 방법.
2. 제1항에 있어서, 상기 제2절연막은 제1절연막은 제3절연막에 대해 식각 선택비가 다른 물질을 사용하는 것을 특징으로 하는 반도체 캐피시터 제조방법.
3. 제1항 또는 제2항에 있어서, 상기 제1절연막과, 제3절연막을 산화막으로 형성시키고, 제2절연착을 질화막으로 형성시키는 것을 특징으로 하는 반도체 캐패시터 제조방법.
4. 제1항에 있어서, 축적전극은 다결정 실리콘인 것을 특징으로 하는 반도체 캐패시터 제조방법.
5. 반도체 캐피시터에 있어서, 기판과, 상기 기판위에 형성된 제1절연막과, 제2절연막과, 상기 제1, 2절연막을 통해서 형성된 접촉홀과, 상기 접촉홀 내측에 형선된 제2절연막 돌출부와, 상기 접촉홀 내부와 이에 연장하여 상기 제2절연막 상부에 형성된 축전전극과, 상기 축전전극 위에 형성된 유전막과, 상기 유전막 위에 형성된 플레이트전극을 포함하여 이루어진 반도체 캐패시터.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.