KR910003761A - 반도체 소자의 다층금속배선 공정방법 - Google Patents

반도체 소자의 다층금속배선 공정방법 Download PDF

Info

Publication number
KR910003761A
KR910003761A KR1019890010614A KR890010614A KR910003761A KR 910003761 A KR910003761 A KR 910003761A KR 1019890010614 A KR1019890010614 A KR 1019890010614A KR 890010614 A KR890010614 A KR 890010614A KR 910003761 A KR910003761 A KR 910003761A
Authority
KR
South Korea
Prior art keywords
metal wiring
via contact
contact hole
forming
layer
Prior art date
Application number
KR1019890010614A
Other languages
English (en)
Other versions
KR920010126B1 (ko
Inventor
이원규
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019890010614A priority Critical patent/KR920010126B1/ko
Publication of KR910003761A publication Critical patent/KR910003761A/ko
Application granted granted Critical
Publication of KR920010126B1 publication Critical patent/KR920010126B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Abstract

내용 없음.

Description

반도체 소자의 다층금속배선 공정방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2F도는 본 발명에 의한 다층금속배선 공정과정을 나타낸 단면도.

Claims (3)

  1. 다층금속배선이 형성되는 반도체 소자를 제조하기 위하여, 실리콘 기판 상부에 게이트 전극, 소오스 및 드레인 전극용 확산층, 전도체, 소자분리 산화막 및 절연층등을 형성하고 그 상부에서 상기의 형성된 소정부분에 접속시켜 형성하는 하부금속배선과, 그 상부에 형성되는 상부금속배선을 비아콘택홀을 통하여 접속시키는 반도체 소자의 다층금속배선 공정방법에 있어서, 상기 하부금속배선을 형성한후 상부금속배선을 선택적으로 접속시키는 공정과정을 단순화하기 위하여, 상기 하부금속배선을 형성한후 절연막을 증착하고 그 상부에 감광막을 도포한 다음 상기 감광막의 일정부분 제거하여 비아콘택 마이크 패턴을 형성하는 공정과, 비등방성 식각공정으로 비아콘택홀을 절연막의 소정깊이까지 형성하는 공정과, 상기 감광막과 절연막의 식각속도비를 1:1인 상태에서 식각하여, 절연막에 비아콘택홀을 완전히 형성하는 공정과, 남아있는 감광막을 완전히 제거한후, 상층금속배선을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체 소자의 다층금속배선 공정방법.
  2. 제1항에 있어서, 상기 감광막의 일정부분을 제거하여 비아콘택마스크 패턴을 형성하는 공정 에서, 상기금속 배선층 형성시 홀에서의 에스펙트비(Aspect Ratio)를 개선하기 위하여, 상기 감광막이 비아콘택홀 형성부에 열적흐름으로 라운딩(Raunding)시킨후 비등방성 식각으로 일정부분 제거하여 비아콘택 마이크 패턴을 형성하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 다층금속배선 공정방법.
  3. 제1항에 있어서, 비등방성 식각공정으로 비아콘택홀를 절연막의 소정깊이 까지 형성하는 공정에서, 상층금속배선 형성시 비아콘택 홀에서의 에스텍트비를 개선하기 위하여 동방성 식각공정을 1단계로 실시한후 비등방성 식각공정을 2단계로 실시하여 비아콘택홀을 절연막 소정깊이까지 형성하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 다층금속배선 공정 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890010614A 1989-07-27 1989-07-27 반도체 소자의 다층금속배선 공정방법 KR920010126B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890010614A KR920010126B1 (ko) 1989-07-27 1989-07-27 반도체 소자의 다층금속배선 공정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890010614A KR920010126B1 (ko) 1989-07-27 1989-07-27 반도체 소자의 다층금속배선 공정방법

Publications (2)

Publication Number Publication Date
KR910003761A true KR910003761A (ko) 1991-02-28
KR920010126B1 KR920010126B1 (ko) 1992-11-16

Family

ID=19288427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010614A KR920010126B1 (ko) 1989-07-27 1989-07-27 반도체 소자의 다층금속배선 공정방법

Country Status (1)

Country Link
KR (1) KR920010126B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
KR920010126B1 (ko) 1992-11-16

Similar Documents

Publication Publication Date Title
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR950024266A (ko) 반도체장치의 제조방법
KR910003761A (ko) 반도체 소자의 다층금속배선 공정방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
JPS6484722A (en) Manufacture of semiconductor device
JPH0391243A (ja) 半導体装置の製造方法
KR970003851A (ko) 반도체 소자의 금속배선 형성방법
KR950021076A (ko) 반도체 소자의 콘택홀 형성방법
KR970003850A (ko) 반도체 소자의 다층 금속 배선 형성방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR970013155A (ko) 금속배선용 콘택식각 모니터링 방법
KR950021096A (ko) 반도체 소자의 콘택홀 형성방법
KR970053509A (ko) 반도체 소자의 다중 금속층 형성 방법
KR930006837A (ko) 금속접착층을 이용한 텅스텐 선택증착방법
KR970052537A (ko) 반도체장치의 제조방법
KR960005957A (ko) 다층배선 형성방법
KR930009024A (ko) 반도체 소자의 콘택형성방법
KR900019169A (ko) 반도체소자의 다층금속배선 공정방법
KR960002547A (ko) 반도체 소자의 콘택홀 형성방법
KR960026199A (ko) 반도체 소자의 콘택홀 형성방법
JPH06232123A (ja) 半導体装置の製造方法
KR970052306A (ko) 반도체 소자의 콘택 홀 형성 방법
KR920010877A (ko) 금속배선 콘택형성 방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR960026159A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021018

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee