KR0151620B1 - 반도체 소자의 콘택홀 및 그의 형성방법 - Google Patents

반도체 소자의 콘택홀 및 그의 형성방법 Download PDF

Info

Publication number
KR0151620B1
KR0151620B1 KR1019940030998A KR19940030998A KR0151620B1 KR 0151620 B1 KR0151620 B1 KR 0151620B1 KR 1019940030998 A KR1019940030998 A KR 1019940030998A KR 19940030998 A KR19940030998 A KR 19940030998A KR 0151620 B1 KR0151620 B1 KR 0151620B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
insulating layer
contact hole
insulating
Prior art date
Application number
KR1019940030998A
Other languages
English (en)
Other versions
KR960019518A (ko
Inventor
김병섭
Original Assignee
문정환
금성일렉트론주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론주식회사 filed Critical 문정환
Priority to KR1019940030998A priority Critical patent/KR0151620B1/ko
Publication of KR960019518A publication Critical patent/KR960019518A/ko
Application granted granted Critical
Publication of KR0151620B1 publication Critical patent/KR0151620B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 반도체 소자의 콘택홀 및 그의 형성방법에 관한 것으로, 반도체 기판과, 반도체기판 상에 형성되고 콘택부위가 개구된 제1절연막과, 제1절연막 상에 형성되고 금속배선층과 절연되도록 제2절연막으로 절연된 복수의 워드라인과, 전면에 형성되고 콘택부위가 개구된 제3절연막을 포함하여 이루어지며, 또 그의 형성방법은 반도체기판 상에 제1절연막을 형성하고, 상기 제1절연막 상에 워드라인 형성물질층을 형성하고, 상기 제1절연막과 식각선택성을 갖는 제2절연막을 전면에 형성하는 단계와, 상기 제2절연막과 상기 워드라인 형성물질을 순차적으로 패터닝하여 상면에 제2절연막이 잔류하는 복수의 워드라인을 형성하는 단계와, 상기 워드라인 측면에 상기 제2절연막으로 이루어진 측벽을 형성하는 단계와, 상기 제1절연막 상에 상기 제2절연막을 덮도록 상기 제2절연막과 식각선택성을 갖는 제3절연막을 형성하고 상기 제2절연막에 대하여 제3절연막과 제1절연막을 선택적으로 건식식각하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 콘택홀 및 그의 형성방법
* 도면의 주요부분에 대한 부호의 설명
21,31 : 반도체기판 22,32 : 제1절연막
33,33-1,33-2,33-3 : 제2절연막(Al2O3)
14,24,34-1 : 워드라인 34 : 폴리실리콘
25,35 : 제3절연막 26,36 : 감광막
17,27 : 콘택홀과 워드라인 간의 마진
28,38 : 금속배선층 19,39 : 콘택홀 디자인 룰
본 발명은 반도체 소자의 콘택홀 및 그의 형성방법에 관한 것으로, 특히 초집적 반도체 소자에 적합하도록 한 콘택홀 및 그의 형성방법에 관한 것이다.
제1도는 반도체 소자의 배선 패턴을 설명하기 위해 도시한 배선 패턴도이다. 도시한 바와 같이 콘택홀은 워드라인과 워드라인 사이에 형성된다. 이때 콘택홀과 워드라인 간에 절연을 위한 마진을 두어야 한다.
제2도는 종래의 콘택홀 형성방법을 설명하기 위해 도시한 반도체 소자의 일부 단면도이다. 첨부한 도면을 참조하여 종래의 콘택홀 및 그의 형성방법을 설명하면 다음과 같다.
종래의 콘택홀 형성방법은 먼저, 제2a도에 도시한 바와 같이 실리콘기판(21) 상에 제1절연막(22)을 형성하고 그 위에 워드라인(24)을 형성한다.
그다음, 제1b도와 같이 전면에 제2절연막(25)을 CVD 산화막으로 형성한다.
이어, 제1c도와 같이 전면에 감광막(26)을 도포하고 콘택홀 형성영역을 정의 한 다음 제3절연막(25)과 제1절연막(22)을 식각하여 콘택홀을 형성한다. 이때 콘택홀 내에 형성될 금속층과 워드라인(24) 간의 절연을 위해 마진(27)을 두어야 한다.
이어, 제1d도에 도시한 바와 같이 금속층을 전면에 형성하여 콘택홀 내에서 기판의 접촉부와 금속층이 접촉하게 하여 금속배선층(28)을 형성한다.
그런데 종래의 콘택홀 형성방법은 미세 디자인 룰을 갖는 소자에 있어서 마스크 정렬 시 콘택홀과 워드라인의 마진(Margin) 부족으로 정열작업이 곤란한 점과, 제2d도에 도시한 바와 같이 콘택홀과 워드라인(24)과의 마진(Margin)(27) 부족으로 금속배선층(28)과 워드라인(24)과의 쇼트(Short)가 발생하는 문제점이 있다.
본 발명의 목적은 상술한 문제점을 해결하기 위해 안출된 것으로 워드라인과 콘택홀의 마진은 없게하고 정렬 마진을 크게하여 정렬작업의 용이함과 콘택홀과 워드라인의 마진부족으로 발생하는 금속층과 워드라인의 쇼트의 발생을 없게 하는 반도체 소자의 콘택홀 및 그의 형성방법을 제공하는 데 있다.
본 발명의 반도체 소자 콘택홀은 반도체 기판과, 반도체기판 상에 형성되고 콘택부위가 개구된 제1절연막과, 제1절연막 상에 형성되고 금속배선층과 절연되도록 제2절연막으로 절연된 복수의 워드라인과, 전면에 형성되고 콘택부위가 개구된 제3절연막을 포함하여 이루어진다. 여기에서, 제2절연막은 제1절연막 및 제3절연막과 식각선택성을 갖는 물질로 형성한다. 즉 제1절연막은 열산화막으로 형성하고, 제3절연막은 CVD 산화막으로 형성하고, 제2절연막은 Al2O3로 형성한다.
또, 반도체 소자의 콘택홀 형성방법은 반도체기판 상에 제1절연막을 형성하고, 상기 제1절연막 상에 워드라인 형성물질층을 형성하고, 상기 제1절연막과 식각선택성을 갖는 제2절연막을 전면에 형성하는 단계와, 상기 제2절연막과 상기 워드라인 형성물질을 순차적으로 패터닝하여 상면에 제2절연막이 잔류하는 복수의 워드라인을 형성하는 단계와, 상기 워드라인 측면에 상기 제2절연막으로 이루어진 측벽을 형성하는 단계와, 상기 제1절연막 상에 상기 제2절연막을 덮도록 상기 제2절연막과 식각선택성을 갖는 제3절연막을 형성하고 상기 제2절연막에 대하여 제3절연막과 제1절연막을 선택적으로 건식식각하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 단계를 포함하여 이루어진다.
여기에서, 제1절연막은 열산화막으로 형성하고, 제3절연막은 CVD 산화막으로 형성하고, 제2절연막은 Al2O3로 형성한다. 4)단계의 제3절연막 및 제1절연막의 식각에서, 제3절연막은 감광막을 마스크로 하고 제1절연막은 제2절연막 또는 감광막을 마스크로 하여 식각한다.
제3도는 본 발명의 반도체 소자의 콘택홀 및형성방법을 설명하기 위해 반도체 소자의 일부 단면을 도시한 단면도이다.
이하, 도면을 참조하여 본 발명의 반도체 소자의 콘택홀 형성방법을 상세히 설명하면 다음과 같다.
먼저, 제3a도에 도시한 바와 반도체기판(31) 상에 제1절연막(32)을 열산화하여 산화막으로 형성하고, 전면에 폴리실리콘(34)을 증착하고, 이 폴리실리콘(34) 상에 제1절연막(32)인 산화막과 식각선택성을 갖는 Al2O3(33)로 형성한다.
이어서, 제3b도에 도시한 바와 같이 Al2O3(33)과 폴리실리콘(34)을 반응성 이온 식각으로 식각하여 상면에 Al2O3막이 잔류(33-1)하는 복수의 워드라인(34-1)을 형성한다.
그다음, 제3c도와 같이 전면에 Al2O3막(33-2)을 형성한다.
이어서, 제3d도에 도시한 바와 같이 Al2O3막(33-2)을 상면에 잔류하는 Al2O3막(33-1)이 노출되도록 에치백하여 워드라인(34-1) 측면과 상면에 Al2O3막으로 이루어진 제2절연막(33-3)을 형성한다.
그다음, 제3e도에 도시한 바와 같이 제2절연막(33-3)과 식각선택성을 갖는 제3절연막(35)을 형성한다. 상기에서, 제3절연막(35)을 산화막을 화학기상증착(Chemical Vapor Deposition : CVD) 방법으로 형성한다. 그리고 제3절연막(35) 상에 감광막(36)을 도포하여 콘택홀 형성영역을 정의한 후, 제2절연막(33-3)에 대하여 CVD 산화막(35)과 열산화막(32)을 선택적으로 건식식각하여 콘택홀을 형성한다. 이때, 제3절연막(35)은 감광막(36)을 마스크로하고, 제1절연막(32)은 제2절연막(33-3) 또는 감광막(36)이 마스크로 이용된다.
다음은 제3f도에 도시한 바와 같이 금속배선층(38)을 형성한다.
본 발명의 실시에 따른 개선효과는 다음과 같다.
본 발명의 반도체 소자의 콘택홀 및 그의 형성방법은 워드라인 측면과 상면에 타절연막과 식각선택성을 갖는 물질로 절연막을 형성하고 콘택홀을 개구하므로 정렬마진을 없게하여 초집적 반도체 제조가 용이하고, 종래에 발생하였던 금속층과 워드라인 간의 쇼트가 발생하지 않는 효과가 있다. 즉 첨부도면 제3f도를 참조하여 덧붙여 설명하면 각 워드라인(34-1)의 접근정도와 관계없이 콘택홀을 디자인 할 수 있어 특히 초집적 반도체 제조에 용이하다.

Claims (8)

  1. 반도체기판과, 상기 반도체기판 상에 형성되고 콘택부위가 개구된 제1절연막과, 상기 제1절연막 상에 형성되고 금속배선층과 절연되도록 제2절연막으로 절연된 복수의 워드라인과, 전면에 형성되고 콘택부위가 개구된 제3절연막을 포함하여 이루어진 반도체 소자의 콘택홀.
  2. 제1항에 있어서, 상기 제2절연막은 제1절연막 및 제3절연막과 식각선택성을 갖는 물질인 것을 특징으로 하는 반도체 소자의 콘택홀.
  3. 제2항에 있어서, 상기 제1절연막은 열산화막으로 형성하고, 제3절연막은 CVD 산화막으로 형성하고, 제2절연막은 Al2O3로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀.
  4. 제1항에 있어서, 상기 워드라인 형성물질은 다결정 실리콘인 것을 특징으로 하는 반도체 소자의 콘택홀.
  5. 워드라인 간에 형성되는 반도체 소자의 콘택홀 형성방법에 있어서, 1) 반도체기판 상에 제1절연막을 형성하고, 상기 제1절연막 상에 워드라인 형성물질층을 형성하고, 상기 제1절연막과 식각선택성을 갖는 제2절연막을 전면에 형성하는 단계와, 2) 상기 제2절연막과 상기 워드라인 형성물질을 순차적으로 패터닝하여 상면에 제2절연막이 잔류하는 복수의 워드라인을 형성하는 단계와, 3) 상기 워드라인 측면에 상기 제2절연막으로 이루어진 측벽을 형성하는 단계와, 4) 상기 제1절연막 상에 상기 제2절연막을 덮도록 상기 제2절연막과 식각선택성을 갖는 제3절연막을 형성하고 상기 제2절연막에 대하여 제3절연막과 제1절연막을 선택적으로 건식식각하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 단계를 포함하여 이루어진 반도체 소자의 콘택홀 형성방법.
  6. 제5항에 있어서, 상기 제1절연막을 열산화막으로 형성하고, 제3절연막을 CVD 산화막으로 형성하고, 제2절연막을 Al2O3로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  7. 제5항에 있어서, 상기 워드라인 형성물질을 다결정 실리콘으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  8. 제5항에 있어서, 상기 제3절연막 및 제1절연막을 식각하는 단계는 상기 제3절연막을 감광막을 마스크로 하고 상기 제1절연막은 제2절연막 또는 감광막을 마스크로 하여 식각하는 것이 특징인 반도체 소자의 콘택홀 형성방법.
KR1019940030998A 1994-11-24 1994-11-24 반도체 소자의 콘택홀 및 그의 형성방법 KR0151620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940030998A KR0151620B1 (ko) 1994-11-24 1994-11-24 반도체 소자의 콘택홀 및 그의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030998A KR0151620B1 (ko) 1994-11-24 1994-11-24 반도체 소자의 콘택홀 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR960019518A KR960019518A (ko) 1996-06-17
KR0151620B1 true KR0151620B1 (ko) 1998-12-01

Family

ID=19398826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030998A KR0151620B1 (ko) 1994-11-24 1994-11-24 반도체 소자의 콘택홀 및 그의 형성방법

Country Status (1)

Country Link
KR (1) KR0151620B1 (ko)

Also Published As

Publication number Publication date
KR960019518A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR100385649B1 (ko) 반도체 장치의 제조방법
KR960002794A (ko) 안티퓨즈 구조를 갖는 프로그램 가능한 반도체 소자 및 그의 제조방법
KR0151620B1 (ko) 반도체 소자의 콘택홀 및 그의 형성방법
JP2771057B2 (ja) 半導体装置の製造方法
KR100209714B1 (ko) 반도체소자의 격리막 및 이의 형성방법
KR0170897B1 (ko) 반도체 소자의 소자분리 절연막의 제조방법
EP0656649B1 (en) Field effect transistor with landing pad
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH11214678A (ja) 半導体装置およびその製造方法
KR950010853B1 (ko) 반도체장치의 역 콘택 제조 방법
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR0172768B1 (ko) 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법
KR0122506B1 (ko) 반도체소자의 콘택홀 제조방법
KR100282338B1 (ko) 반도체장치의 소자분리방법
KR0172778B1 (ko) 반도체 소자 제조 방법
KR100783636B1 (ko) 반도체소자의 콘택 형성방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR100218727B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100236914B1 (ko) 반도체장치 및 그의 제조방법
KR0166489B1 (ko) 반도체 소자의 소자분리 방법
KR970000649B1 (ko) 반도체 장치의 필드 산화막 형성방법
KR100329750B1 (ko) 반도체소자제조방법
KR0148326B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee