KR960002794A - 안티퓨즈 구조를 갖는 프로그램 가능한 반도체 소자 및 그의 제조방법 - Google Patents

안티퓨즈 구조를 갖는 프로그램 가능한 반도체 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR960002794A
KR960002794A KR1019940013624A KR19940013624A KR960002794A KR 960002794 A KR960002794 A KR 960002794A KR 1019940013624 A KR1019940013624 A KR 1019940013624A KR 19940013624 A KR19940013624 A KR 19940013624A KR 960002794 A KR960002794 A KR 960002794A
Authority
KR
South Korea
Prior art keywords
insulating film
film
semiconductor device
programmable semiconductor
conductive material
Prior art date
Application number
KR1019940013624A
Other languages
English (en)
Other versions
KR0151383B1 (ko
Inventor
전영권
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940013624A priority Critical patent/KR0151383B1/ko
Priority to DE4433535A priority patent/DE4433535C2/de
Priority to JP7158815A priority patent/JP2852884B2/ja
Priority to US08/491,209 priority patent/US5652169A/en
Publication of KR960002794A publication Critical patent/KR960002794A/ko
Priority to US08/823,432 priority patent/US5936297A/en
Application granted granted Critical
Publication of KR0151383B1 publication Critical patent/KR0151383B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/055—Fuse

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laser Beam Processing (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 레이저 프로그램밍이 가능한 안티 퓨즈구조를 갖는 반도체 소자 및 그의 제조방법에 관한 것이다.
안티 퓨즈구조의 반도체 소자는 실리콘 기판과, 실리콘 기판상에 형성된 제1절연막과, 제1절연막상에 형성된 콘택홀과, 각각 일정폭을 갖으며, 서로 분리되어 제1절연막사에 형성된 두전도선과, 두전도선을 덮도록 콘택홀을 제외한 제1절연막상에 형성되고, 콘택홀에 접하고 있는 에지부분에 오목면을 갖는 제2절연막과, 제2절연막의 오목면에 형성되는 전도성 링크와, 전도성 링크를 감싸도록 기판 전면에 걸쳐 형성된 캡핑 절연막을 포함하는 것을 특징으로 한다.
안티 퓨즈구조의 반도체 소자의 제조방법은 실리콘 기판상에 제1절연막을 형성하는 공정과, 제1절연막상에 일정폭을 갖는 전도성 물질을 형성하는 공정과, 전도성 물질상에 제2절연막을 형성하는 공정과, 제2절연막을 일부 식각하여 리세스부를 형성하는 공정과, 제2절연막의 리세스부의 에지에 전도성 링크를 형성하는 공정과, 전도성 링크가 형성되지 않은 리세스부의 제2절연막을 식각하여 콘택홀을 형성하고, 하부의 전도성 물질을 노출시키는 공정과, 노출된 전도성 물질을 식각하여 2개의 분리된 전도선을 형성하는 공정과, 기판전면에 걸쳐 전도성 링크를 감싸도록 캡핑 절연막을 형성하는 공정을 포함한다.

Description

안티퓨즈 구조를 갖는 프로그램 가능한 반도체 소자 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 평면도,
제6도 (A)와 (B)는 제5도의 C-C´선에 따른 반도체 소자의 단면도.

Claims (69)

  1. 실리콘 기판(51)과, 실리콘 기판(51)상에 형성된 제1절연막(52)과, 제1절연막(52)상에 형성된 콘택홀(55)과, 각각 일정폭을 갖으며, 서로 분리되어 제1절연막(52)상에 형성된 두전도선(53-1)(53-2)과, 두전도선(53-1)(53-2)을 덮도록 콘택홀(55)을 제외한 제1절연막(52)상에 형성되고 전도성 링크(57)와, 전도성 링크(57)를 감싸도록 기판 전면에 걸쳐 형성된 캡핑 절연막(58)을 포함하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자.
  2. 제1항에 있어서, 제1절연막(52)과 제2절연막(54)은 산화막으로 된 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자.
  3. 제1항에 있어서, 전도성 링크(57)는 콘택홀(55)의 양측면과 접하고 전도선(53-1)(53-2) 상부에 제2절연막(54)상에 형성된 영역들과 콘택홀(55)의 다른 양측면과 접하고 전도선(53-1)(53-2)이 형성되지 않은 제2절연막(54)상에 형성된 영역들로 구성되고, 중앙부에 일정폭을 갖는 개구부를 갖는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자.
  4. 제3항에 있어서, 전도성 링크(57)의 개구부는 콘택홀(55)의 폭보다 더 큰 폭을 갖는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자.
  5. 제1항에 있어서, 전도성 링크(57)는 금속막인 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자.
  6. 제5항에 있어서, 금속막으로 알루미늄 또는 알루미늄 합금중 하나가 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자.
  7. 제1항에 있어서, 두전도선(53-1)(53-2)은 금속막인 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자.
  8. 제7항에 있어서, 금속막으로 알루미늄 또는 알루미늄 합금중 하나가 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자.
  9. 제1항에 있어서, 캡핑 절연막(58)은 콘택홀(55)의 측벽에 형성된 부분(58-1)은 콘택홀의 저면으로 갈수록 두께가 얇은 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자.
  10. 제9항에 있어서, 캡핑 절연막(58)으로 산화막 또는 질화막 중 하나가 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자.
  11. 실리콘 기판(51)상에 제1절연막(52)을 형성하는 공정과, 제1절연막(52)상에 일정폭을 갖는 전도성 물질(53)을 형성하는 공정과, 전도성 물질(53)상에 제2절연막(54)을 형성하는 공정과, 제2절연막(54)을 그의 에지 부분이 오목면이 형성되도록 식각하여 콘택홀(55)을 형성하고, 전도성 물질(53)을 노출시키는 공정과, 노출된 전도성 물질(53)을 식각하여 2개의 분리된 전도선(53-1)(53-2)을 형성하는 공정과, 제2절연막(54)의 오목면에 전도성 링크(57)를 형성하는 공정과, 기판 전면에 걸쳐 전도성 링크(57)을 감싸도록 캡핑 절연막(58)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  12. 제11항에 있어서, 제1절연막(52)으로 산화막이 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  13. 제11항에 있어서, 전도성 물질(53)로서 금속막이 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  14. 제13항에 있어서, 금속막으로서 Al막 또는 Al합금막이 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  15. 제13항에 있어서, CVD법 또는 스퍼터링법중 하나를 사용하여 금속막을 증착시키는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  16. 제11항에 있어서, 산화막을 CVD법으로 증착시켜 제2절연막(54)을 형성하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  17. 제11항에 있어서, 콘택홀(55)을 형성하는 공정은 콘택홀(55)이 형성될 부분을 제외한 제2절연막(54)상에 감광막(61)을 형성하는 공정과, 감광막(61)을 마스크로 하여 제2절연막(54)을 일정 두께만큼만 등방성 식각하는 공정과, 감광막(61)을 마스크로 하여 남아있는 제2절연막(54)을 이방성 식각하는 공정과, 감광막(61)을 제거하는 공정을 포함하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  18. 제17항에 있어서, 제2절연막(54)을 HF를 함유하고 있는 용액을 이용하여 등방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  19. 제17항에 있어서, 남아있는 제2절연막(54)을 CF4가스 또는 CHF3가스중 하나를 사용하여 이방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  20. 제17항에 있어서, 감광막(61)을 알칼리용액 또는 O2애싱중 하나로 제거하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  21. 제11항에 있어서, 노출된 전도성 물질(53)의 식각시 Cl2가스 또는 Br2가스중 하나를 사용하여 이방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  22. 제11항에 있어서, 두개의 전도선(53-1)(53-2)을 전기적으로 분리시켜 줄 수 있도록 콘택홀(55)의 폭을 각 전도선(53-1)(53-2)의 폭보다 크게 형성하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  23. 제11항에 있어서, 전도성 링크(57)는 제2절연막(54)상에 전도성 물질(56)을 증착하고 이방성 에칭하여 제2절연막(54)의 오목면에만 형성하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  24. 제23항에 있어서, 전도성 물질(56)은 금속막인 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  25. 제24항에 있어서, 금속막으로 Al막 또는 Al합금막중 하나가 사용되어지는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  26. 제23항에 있어서, 전도성 물질(56)을 스퍼터링법으로 증착하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  27. 제23항에 있어서, 전도성 물질(56)을 Cl2가스 또는 Br2가스중 하나를 사용하여 이방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  28. 제11항에 있어서, 캡핑 절연막(58)으로 질화막 또는 산화막중 하나가 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  29. 제11항에 있어서, 캡핑 절연막(58)을 CVD법 또는 플라즈마 CVD법중 하나를 이용하여 증착하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  30. 제29항에 있어서, 캡핑 절연막(58)중 콘택홀(55) 측벽에 형성된 캡핑절연막(58-1)은 콘택홀(55)의 저면으로 갈수록 두께가 얇게 형성되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  31. 제30항에 있어서, 캡핑 절연막(58)중 콘택홀(55) 측벽에 형성된 얇은 캡핑절연막(58-1)은 두께가 500Å이하인 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  32. 실리콘 기판(51)상에 제1절연막(52)을 형성하는 공정과, 제1절연막(52)상에 일정폭을 갖는 전도성 물질(53)을 형성하는 공정과, 전도성 물질(53)상에 제2절연막(54)을 형성하는 공정과, 제2절연막(54)을 일부 식각하여 리세스부(54-2)를 형성하는 공정과, 제2절연막(54)의 리세스부(54-2)의 에지에 전도성 링크(57)를 형성하는 공정과 전도성 링크(57)가 형성되지 않은 리세스부(54-2)의 제2절연막(54)를 식각하여 콘택홀(55)을 형성하고, 하부의 전도성 물질(53)을 노출시키는 공정과, 노출된 전도성 물질(53)을 식각하여 2개의 분리된 전도선(53-1)(53-2)을 형성하는 공정과, 기판 전면에 걸쳐 전도성 링크(57)을 감싸도록 캡핑 절연막(58)을 형성하는 공정으로 포함하여 이루어지는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  33. 제32항에 있어서, 제1절연막(52)으로 산화막이 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  34. 제32항에 있어서, 전도성 물질(53)로서 금속막이 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  35. 제34항에 있어서, 금속막으로서 Al막 또는 Al합금막이 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  36. 제34항에 있어서, CVD법 또는 스퍼터링법중 하나를 사용하여 금속막을 증착시키는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  37. 제32항에 있어서, 산화막을 CVD법으로 증착시켜 제2절연막(54)을 형성하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  38. 제32항에 있어서, 제2절연막(54)의 일부 식각시 감광막(61)을 마스크로 하여 HF를 함유하고 있는 용액을 이용하여 등방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  39. 제32항에 있어서, 제2절연막(54)의 일부 식각시 감광막(61)을 마스크로 하여 F-이온을 함유하고 잇는 용액을 이용하여 등방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  40. 제32항에 있어서, 노출된 전도성 물질(53)의 식각시 Cl2가스 또는 Br2가스중 하나를 사용하여 이방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  41. 제32항에 있어서, 두개의 전도선(53-1)(53-2)을 전기적으로 분리시켜 줄 수 있도록 콘택홀(55)의 폭을 각 전도선(53-1)(53-2)의 폭보다 크게 형성하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  42. 제32항에 있어서, 전도성 링크(57)는 제2절연막(54)상에 전도성 물질(56)을 증착하고 이방성 에칭하여 제2절연막(54)의 에지에 형성하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  43. 제42항에 있어서, 전도성 물질(56)을 금속막인 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  44. 제43항에 있어서, 금속막으로 Al막 또는 Al합금막중 하나가 사용되어지는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  45. 제42항에 있어서, 전도성 물질(56)은 스퍼터링법으로 증착하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  46. 제42항에 있어서, 전도성 물질(56)은 Cl2가스를 사용하여 이방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  47. 제32항에 있어서, 캡핑 절연막(58)으로 질화막 또는 산화막중 하나가 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  48. 제32항에 있어서, 캡핑 절연막(58)을 CVD법 또는 플라즈마 CVD법중 하나를 이용하여 증착하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  49. 제48항에 있어서, 캡핑 절연막(58)중 콘택홀(55) 측벽에 형성된 캡핑절연막(58) 콘택홀(55)의 저면으로 갈수록 두께가 얇게 형성되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  50. 제49항에 있어서, 캡핑 절연막(58)중 콘택홀(55) 측벽에 형성된 얇은 캡핑절연막(58-1)은 두께가 500Å이하인 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  51. 실리콘 기판(51)상에 제1절연막(52)을 형성하는 공정과, 제1절연막(52)상에 일정폭을 갖는 제1전도성 물질(53)을 형성하는 공정과, 전도성 물질(53)상에 제2절연막(54)을 형성하는 공정과, 제2절연막(54)을 일부 식각하여 리세스부(54-2)를 형성하는 공정과, 제2절연막(54)의 리세스부(54-2)상에만 제2전도성물질(56)을 형성하는 공정과, 제2전도성물질(56)을 식각하여 제2절연막(54)의 리세스부(54-2)의 에지에 전도성 링크(57)를 형성하는 공정과 전도성 링크(57)가 형성되지 않은 리세스부(54-2)의 제2절연막(54)를 식각하여 콘택홀(55)을 형성하고, 하부의 전도성 물질(53)을 노출시키는 공정과, 노출된 전도성 물질(53)을 식각하여 2개의 분리된 전도선(53-1)(53-2)을 형성하는 공정과, 기판 전면에 걸쳐 전도성 링크(57)을 감싸도록 캡핑 절연막(58)을 형성하는 공정으로 포함하여 이루어지는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  52. 제51항에 있어서, 제1절연막(52)으로 산화막이 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  53. 제51항에 있어서, 제1전도성 물질(53)로서 금속막이 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  54. 제53항에 있어서, 금속막으로서 Al막 또는 Al합금막이 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  55. 제53항에 있어서, CVD법 또는 스퍼터링법중 하나를 사용하여 금속막을 증착시키는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  56. 제51항에 있어서, 산화막을 CVD법으로 증착시켜 제2절연막(54)을 형성하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  57. 제51항에 있어서, 제2절연막(54)의 일부 식각시 감광막(61)을 마스크로 하여 HF를 함유하고 있는 용액을 이용하여 등방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  58. 제51항에 있어서, 제2절연막(54)의 일부 식각시 감광막(61)을 마스크로 하여 F-이온을 함유하고 있는 용액을 이용하여 등방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  59. 제51항에 있어서, 남아있는 제2절연막(54)을 CF4가스 또는 CHF3가스중 하나를 이용하여 이방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  60. 제51항에 있어서, 노출된 전도성 물질(53)의 식각시 Cl2가스 또는 Br2가스중 하나를 사용하여 이방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  61. 제51항에 있어서, 두개의 전도선(53-1)(53-2)을 전기적으로 분리시켜 줄 수 있도록 콘택홀(55)의 폭을 각 전도선(53-1)(53-2)의 폭보다 크게 형성하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  62. 제51항에 있어서, 제2절연막(54)상에 금속막을 증착한 후 감광막(62)을 마스크로 사진 식각하여, 제2전도성 물질(56)을 제2절연막(54)의 리세스부(54-2)에 형성하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  63. 제62항에 있어서, 금속막으로서 Al막 또는 Al합금막중 하나가 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  64. 제62항에 있어서, 금속막을 스퍼터링법으로 증착하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  65. 제51항에 있어서, 제2전도성물질(56)의 식각시 감광막(63)을 마스크로 하여 이방성 식각하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  66. 제51항에 있어서, 캡핑 절연막(58)으로 질화막 또는 산화막중 하나가 사용되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  67. 제51항에 있어서, 캡핑 절연막(58)을 CVD법 또는 플라즈마 CVD법중 하나를 이용하여 증착하는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  68. 제67항에 있어서, 캡핑 절연막(58)중 콘택홀(55) 측벽에 형성된 캡핑절연막(58-1)은 콘택홀(55)의 저면으로 갈수록 두께가 얇게 형성되는 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
  69. 제68항에 있어서, 캡핑 절연막(58)중 콘택홀(55) 측벽에 형성된 얇은 캡핑 절연막(58-1)은 두께가 500Å 이하인 것을 특징으로 하는 안티 퓨즈구조를 갖는 프로그램 가능한 반도체 소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940013624A 1994-06-16 1994-06-16 안티퓨즈 구조를 갖는 프로그램 가능한 반도체소자 및 그의 제조방법 KR0151383B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940013624A KR0151383B1 (ko) 1994-06-16 1994-06-16 안티퓨즈 구조를 갖는 프로그램 가능한 반도체소자 및 그의 제조방법
DE4433535A DE4433535C2 (de) 1994-06-16 1994-09-20 Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
JP7158815A JP2852884B2 (ja) 1994-06-16 1995-06-02 アンチヒューズ構造をもつプログラム可能な半導体素子及びその製造方法
US08/491,209 US5652169A (en) 1994-06-16 1995-06-16 Method for fabricating a programmable semiconductor element having an antifuse structure
US08/823,432 US5936297A (en) 1994-06-16 1997-03-24 Programmable semiconductor element having an antifuse structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940013624A KR0151383B1 (ko) 1994-06-16 1994-06-16 안티퓨즈 구조를 갖는 프로그램 가능한 반도체소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR960002794A true KR960002794A (ko) 1996-01-26
KR0151383B1 KR0151383B1 (ko) 1998-10-01

Family

ID=19385437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013624A KR0151383B1 (ko) 1994-06-16 1994-06-16 안티퓨즈 구조를 갖는 프로그램 가능한 반도체소자 및 그의 제조방법

Country Status (4)

Country Link
US (2) US5652169A (ko)
JP (1) JP2852884B2 (ko)
KR (1) KR0151383B1 (ko)
DE (1) DE4433535C2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461247B1 (ko) * 2000-05-31 2004-12-14 인터내셔널 비지네스 머신즈 코포레이션 에스오아이의 안티 퓨즈를 형성하는 방법 및 그 구조체
KR101202798B1 (ko) * 2005-12-26 2012-11-19 매그나칩 반도체 유한회사 전기적 프로그램이 가능한 퓨즈 및 이를 이용한 비휘발성메모리

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223832B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체 소자 및 그 제조방법
JPH10229125A (ja) * 1997-02-14 1998-08-25 Nec Corp 半導体装置
US6057180A (en) * 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6288437B1 (en) * 1999-02-26 2001-09-11 Micron Technology, Inc. Antifuse structures methods and applications
US6512284B2 (en) 1999-04-27 2003-01-28 Hewlett-Packard Company Thinfilm fuse/antifuse device and use of same in printhead
US6498056B1 (en) * 2000-10-31 2002-12-24 International Business Machines Corporation Apparatus and method for antifuse with electrostatic assist
US6426903B1 (en) * 2001-08-07 2002-07-30 International Business Machines Corporation Redundancy arrangement using a focused ion beam
US6479308B1 (en) * 2001-12-27 2002-11-12 Formfactor, Inc. Semiconductor fuse covering
US20150348895A1 (en) * 2013-01-21 2015-12-03 Pbt Pte. Ltd. Substrate for semiconductor packaging and method of forming same
US8884398B2 (en) * 2013-04-01 2014-11-11 United Microelectronics Corp. Anti-fuse structure and programming method thereof
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
CN110648964A (zh) * 2019-10-30 2020-01-03 华虹半导体(无锡)有限公司 修复芯片的fuse电路的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751197A (en) * 1984-07-18 1988-06-14 Texas Instruments Incorporated Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator
US4853758A (en) * 1987-08-12 1989-08-01 American Telephone And Telegraph Company, At&T Bell Laboratories Laser-blown links
US5019878A (en) * 1989-03-31 1991-05-28 Texas Instruments Incorporated Programmable interconnect or cell using silicided MOS transistors
JPH03192722A (ja) * 1989-12-22 1991-08-22 Fujitsu Ltd 半導体集積回路装置の製造方法
US5552627A (en) * 1990-04-12 1996-09-03 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
DE69127143T2 (de) * 1990-06-25 1997-12-18 Matsushita Electronics Corp Kaltkathodenelement
JPH04102356A (ja) * 1990-08-22 1992-04-03 Nec Corp 半導体集積回路及びその製造方法
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US5365105A (en) * 1991-02-19 1994-11-15 Texas Instruments Incorporated Sidewall anti-fuse structure and method for making
EP0500034B1 (en) * 1991-02-19 2001-06-06 Texas Instruments Incorporated Sidewall anti-fuse structure and method for making
JPH05235170A (ja) * 1992-02-24 1993-09-10 Nec Corp 半導体装置
JP3170101B2 (ja) * 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
US5550404A (en) * 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461247B1 (ko) * 2000-05-31 2004-12-14 인터내셔널 비지네스 머신즈 코포레이션 에스오아이의 안티 퓨즈를 형성하는 방법 및 그 구조체
KR101202798B1 (ko) * 2005-12-26 2012-11-19 매그나칩 반도체 유한회사 전기적 프로그램이 가능한 퓨즈 및 이를 이용한 비휘발성메모리

Also Published As

Publication number Publication date
DE4433535C2 (de) 1996-08-29
US5936297A (en) 1999-08-10
DE4433535A1 (de) 1995-12-21
JP2852884B2 (ja) 1999-02-03
JPH088346A (ja) 1996-01-12
KR0151383B1 (ko) 1998-10-01
US5652169A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
US20050127453A1 (en) Method of forming self-aligned contact structure with locally etched gate conductive layer
KR960002794A (ko) 안티퓨즈 구조를 갖는 프로그램 가능한 반도체 소자 및 그의 제조방법
US5872063A (en) Self-aligned contact structures using high selectivity etching
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP3312604B2 (ja) 半導体装置の製造方法
KR100325600B1 (ko) 반도체 소자의 접촉구 형성 방법
KR0170897B1 (ko) 반도체 소자의 소자분리 절연막의 제조방법
KR100373363B1 (ko) 반도체소자의 콘택홀 형성방법
KR100189733B1 (ko) 반도체장치의 소자분리막 형성방법
KR100634267B1 (ko) 반도체 장치에서 소자 분리 영역의 형성 방법
KR100505596B1 (ko) 반도체 장치의 제조공정에 있어서 콘택 형성방법
JPH11214678A (ja) 半導体装置およびその製造方法
KR0151620B1 (ko) 반도체 소자의 콘택홀 및 그의 형성방법
KR100425935B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100328824B1 (ko) 커패시터 제조방법
KR100603509B1 (ko) 반도체 장치의 제조방법
JPH1197440A (ja) 半導体装置の製造方法
KR100443123B1 (ko) 반도체소자의 제조방법
KR100370162B1 (ko) 반도체 소자의 제조방법
KR100219055B1 (ko) 반도체 장치의 미세 콘택홀 형성 방법
KR20020040270A (ko) 반도체소자 콘택 식각 방법
JPH06151352A (ja) 半導体装置の製造方法
KR20050002010A (ko) 반도체 소자의 콘택홀 형성방법
KR960026234A (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee