JPH088346A - アンチヒューズ構造をもつプログラム可能な半導体素子及びその製造方法 - Google Patents
アンチヒューズ構造をもつプログラム可能な半導体素子及びその製造方法Info
- Publication number
- JPH088346A JPH088346A JP7158815A JP15881595A JPH088346A JP H088346 A JPH088346 A JP H088346A JP 7158815 A JP7158815 A JP 7158815A JP 15881595 A JP15881595 A JP 15881595A JP H088346 A JPH088346 A JP H088346A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductive
- link
- forming
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
- H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
- H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Laser Beam Processing (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 ２個の伝導線の連結部位を均一に形成して、
抵触抵抗を減少し信頼性を向上させることができるプロ
グラムの可能な半導体素子を提供すること。 【構成】 本発明は、シリコン基板と、シリコン基板上
に形成された第１絶縁膜と、第１絶縁膜上に形成された
コンタクトホールと、各々一定の幅を有し、互いに分離
されて第１絶縁膜上に形成された２個の伝導線と、２個
の伝導線を覆うようにコンタクトホールを除いた第１絶
縁膜上に形成され、コンタクトホールに接しているエッ
ジ部分に凹面を有する第２絶縁膜と、第２絶縁膜の凹面
に形成された伝導性リンクと、伝導性リンクを覆い被せ
るように基板全面にわたって形成されたキャップ絶縁膜
とを含む。
抵触抵抗を減少し信頼性を向上させることができるプロ
グラムの可能な半導体素子を提供すること。 【構成】 本発明は、シリコン基板と、シリコン基板上
に形成された第１絶縁膜と、第１絶縁膜上に形成された
コンタクトホールと、各々一定の幅を有し、互いに分離
されて第１絶縁膜上に形成された２個の伝導線と、２個
の伝導線を覆うようにコンタクトホールを除いた第１絶
縁膜上に形成され、コンタクトホールに接しているエッ
ジ部分に凹面を有する第２絶縁膜と、第２絶縁膜の凹面
に形成された伝導性リンクと、伝導性リンクを覆い被せ
るように基板全面にわたって形成されたキャップ絶縁膜
とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子に係り、特
にレーザプログラミングの可能なアンチヒューズ（ａｎ
ｔｉｆｕｓｅ）構造の半導体素子及びその製造方法に関
するものである。
にレーザプログラミングの可能なアンチヒューズ（ａｎ
ｔｉｆｕｓｅ）構造の半導体素子及びその製造方法に関
するものである。
【０００２】
【従来の技術】最近、メモリ素子のような半導体素子を
製造した後、レーザでプログラミングする方法が使用さ
れている。選択的なレーザプログラミング方法として
は、電気的に分離された２個の伝導線（ｃｏｎｄｕｃｔ
ｏｒ）を金属のような伝導性リンク（ｃｏｎｄｕｃｔｉ
ｖｅ ｌｉｎｋ）を使用して、レーザで連結するアンチ
ヒューズ式レーザメイクリンクプログラミング（ｌａｓ
ｅｒ ｍａｋｅ−ｌｉｎｋｐｒｏｇｒａｍｍｉｎｇ）と
電気的に互いに連結した２個の伝導線をレーザで分離す
るヒューズ式レーザブレイクリンクプログラミング（ｌ
ａｓｅｒ ｂｒｅａｋ−ｌｉｎｋ ｐｒｏｇｒａｍｍｉ
ｎｇ）がある。
製造した後、レーザでプログラミングする方法が使用さ
れている。選択的なレーザプログラミング方法として
は、電気的に分離された２個の伝導線（ｃｏｎｄｕｃｔ
ｏｒ）を金属のような伝導性リンク（ｃｏｎｄｕｃｔｉ
ｖｅ ｌｉｎｋ）を使用して、レーザで連結するアンチ
ヒューズ式レーザメイクリンクプログラミング（ｌａｓ
ｅｒ ｍａｋｅ−ｌｉｎｋｐｒｏｇｒａｍｍｉｎｇ）と
電気的に互いに連結した２個の伝導線をレーザで分離す
るヒューズ式レーザブレイクリンクプログラミング（ｌ
ａｓｅｒ ｂｒｅａｋ−ｌｉｎｋ ｐｒｏｇｒａｍｍｉ
ｎｇ）がある。
【０００３】一例として、メモリ素子の場合には、レー
ザブレイクリンクプログラミング方法が使用されてい
る。製造されたメモリ素子をテストして欠陥部位があれ
ば、欠陥部位を確認して確認された欠陥部位を有する単
位セルを冗長セルに置き換える。したがって、冗長セル
の表面部の伝導線を選択的にレーザで溶かして伝導線を
断絶する。これにより冗長セルがプログラミングされ
る。
ザブレイクリンクプログラミング方法が使用されてい
る。製造されたメモリ素子をテストして欠陥部位があれ
ば、欠陥部位を確認して確認された欠陥部位を有する単
位セルを冗長セルに置き換える。したがって、冗長セル
の表面部の伝導線を選択的にレーザで溶かして伝導線を
断絶する。これにより冗長セルがプログラミングされ
る。
【０００４】このようなレーザブレイクリンクプログラ
ミングを使用する場合には、リンクプログラミングに必
要なリンク構造或いは回路のための面積が追加的に要求
され、メモリ素子のチップ面積が増大し、レーザ照射に
よりチップの表面部が損傷するという問題がある。
ミングを使用する場合には、リンクプログラミングに必
要なリンク構造或いは回路のための面積が追加的に要求
され、メモリ素子のチップ面積が増大し、レーザ照射に
よりチップの表面部が損傷するという問題がある。
【０００５】リンク構造に必要な面積を減少させ、レー
ザプログラミングの時、周辺の損傷及び残有物が残るこ
とを防止できるレーザブレイクリンクプログラミング方
法が提示された。このプログラミング方法は、絶縁膜を
介して２個の伝導線を形成し、２個の伝導線の間に介さ
れた絶縁膜の所定部位にレーザビームを集中照射して絶
縁膜を破壊することにより２個の伝導線を連結させる方
法であり、Ｋｅｎｄａｌ Ｓ．Ｗｉｌｌの米国特許第
４，７５１，１９７号に詳しく説明されている。
ザプログラミングの時、周辺の損傷及び残有物が残るこ
とを防止できるレーザブレイクリンクプログラミング方
法が提示された。このプログラミング方法は、絶縁膜を
介して２個の伝導線を形成し、２個の伝導線の間に介さ
れた絶縁膜の所定部位にレーザビームを集中照射して絶
縁膜を破壊することにより２個の伝導線を連結させる方
法であり、Ｋｅｎｄａｌ Ｓ．Ｗｉｌｌの米国特許第
４，７５１，１９７号に詳しく説明されている。
【０００６】図１と図３は、従来のアンチヒューズ構造
をもつプログラム可能な半導体素子の一部分の拡大平面
図を各々示すものである。図２は、図１のＡ−Ａ′線に
沿った断面図であり、図４は図３のＢ−Ｂ′線に沿った
断面図である。
をもつプログラム可能な半導体素子の一部分の拡大平面
図を各々示すものである。図２は、図１のＡ−Ａ′線に
沿った断面図であり、図４は図３のＢ−Ｂ′線に沿った
断面図である。
【０００７】図１及び図２を参照すると、従来のアンチ
ヒューズ構造をもつプログラム可能な半導体素子は、シ
リコン基板１３上に絶縁膜１４が形成され、絶縁膜１４
上には２個の伝導線１１，１２がこれらを絶縁させるた
めの酸化膜１５を介して形成されている。図面中の参照
番号１０は２個の伝導線１１，１２の間に形成されたリ
ンク領域を示し、１６はレーザビームの照射領域を示
す。図２に示されたようにリンク領域１０にレーザビー
ム１６が集中照射されると、２個の伝導線１１，１２の
間に形成された酸化膜１５は熱を受けて破壊され、２個
の伝導線１１，１２は短絡されて電気的に連結する。
ヒューズ構造をもつプログラム可能な半導体素子は、シ
リコン基板１３上に絶縁膜１４が形成され、絶縁膜１４
上には２個の伝導線１１，１２がこれらを絶縁させるた
めの酸化膜１５を介して形成されている。図面中の参照
番号１０は２個の伝導線１１，１２の間に形成されたリ
ンク領域を示し、１６はレーザビームの照射領域を示
す。図２に示されたようにリンク領域１０にレーザビー
ム１６が集中照射されると、２個の伝導線１１，１２の
間に形成された酸化膜１５は熱を受けて破壊され、２個
の伝導線１１，１２は短絡されて電気的に連結する。
【０００８】ここで、伝導線の材料としては、タングス
テンＷ、アルミニウムＡｌまたはポリシリコン膜などが
使用され、２個の伝導線１１，１２の間に介された酸化
膜１５は熱酸化として２００Å位の厚さを有する。レー
ザとしては、０．４８８μｍ波長のアルコンＡｒイオン
レーザまたは１．０６μｍ波長のＮｄ：ＹＡＧレーザが
使用され、レーザビームの大きさは６μｍである。パワ
ーがパルス当たり１マイクロジュール（μｊ）である
時、前記レーザを２０ｍｓの間だけ照射すると、２００
Åの厚さを有する酸化膜１５が破壊され２個の伝導線１
１，１２は電気的に接続する。界面反応を促進するため
に、２個の伝導線の間に５〜２０Ｖの電圧を印加した
り、伝導線の材料がＡｌである場合には水素の雰囲気を
適用することがある。
テンＷ、アルミニウムＡｌまたはポリシリコン膜などが
使用され、２個の伝導線１１，１２の間に介された酸化
膜１５は熱酸化として２００Å位の厚さを有する。レー
ザとしては、０．４８８μｍ波長のアルコンＡｒイオン
レーザまたは１．０６μｍ波長のＮｄ：ＹＡＧレーザが
使用され、レーザビームの大きさは６μｍである。パワ
ーがパルス当たり１マイクロジュール（μｊ）である
時、前記レーザを２０ｍｓの間だけ照射すると、２００
Åの厚さを有する酸化膜１５が破壊され２個の伝導線１
１，１２は電気的に接続する。界面反応を促進するため
に、２個の伝導線の間に５〜２０Ｖの電圧を印加した
り、伝導線の材料がＡｌである場合には水素の雰囲気を
適用することがある。
【０００９】図３と図４は、２個の伝導線３１，３２上
に別途のリンク用の伝導線３３が形成されたアンチヒュ
ーズ構造をもつプログラム可能な半導体素子を示すもの
である。伝導線３１，３２とリンク用の伝導線３３の間
に介された酸化膜３５は、図１及び図２の２個の伝導線
１１，１２の間に介された酸化膜１５と同じ役割を果た
す。前記半導体素子は、第１伝導線３１とリンク用の伝
導線３３の間に第１リンク領域３０が形成され、第２伝
導線３２とリンク用の伝導線３３の間に第２リンク領域
４０が形成された。
に別途のリンク用の伝導線３３が形成されたアンチヒュ
ーズ構造をもつプログラム可能な半導体素子を示すもの
である。伝導線３１，３２とリンク用の伝導線３３の間
に介された酸化膜３５は、図１及び図２の２個の伝導線
１１，１２の間に介された酸化膜１５と同じ役割を果た
す。前記半導体素子は、第１伝導線３１とリンク用の伝
導線３３の間に第１リンク領域３０が形成され、第２伝
導線３２とリンク用の伝導線３３の間に第２リンク領域
４０が形成された。
【００１０】従って、レーザビーム３６が集中照射する
と、リンク領域３０，４０の酸化膜３５が破壊され、第
１伝導線３１とリンク用の伝導線３３及び第２伝導線３
２とリンク用の伝導線３３が各々接続して図３及び図４
の伝導線３１，３２が電気的に連結される。上記のよう
なアンチヒューズ構造をもつプログラムの可能な半導体
素子は、図３及び図４の伝導線３１，３２間のオーミッ
ク接合がなされなかったり、腐食現象が生じた場合にも
リンク用の伝導線３３によって２個の伝導線を相互連結
することができる。
と、リンク領域３０，４０の酸化膜３５が破壊され、第
１伝導線３１とリンク用の伝導線３３及び第２伝導線３
２とリンク用の伝導線３３が各々接続して図３及び図４
の伝導線３１，３２が電気的に連結される。上記のよう
なアンチヒューズ構造をもつプログラムの可能な半導体
素子は、図３及び図４の伝導線３１，３２間のオーミッ
ク接合がなされなかったり、腐食現象が生じた場合にも
リンク用の伝導線３３によって２個の伝導線を相互連結
することができる。
【００１１】
【発明が解決しようとする課題】図１及び図３に示され
たアンチヒューズ構造をもつプログラム可能な半導体素
子は、伝導線の間に介された酸化膜が一定の厚さに形成
されているので、レーザビームをリンク領域に照射して
酸化膜を破壊し、２個の伝導線を短絡しようとする場合
に、臨界値以上のレーザのパワーが必要であり、かつ酸
化膜が全部破壊されるのではなく局部的に破壊されるの
で、２個の伝導線間の連結される部分が不均一となり、
接触抵抗が増加する問題点がある。
たアンチヒューズ構造をもつプログラム可能な半導体素
子は、伝導線の間に介された酸化膜が一定の厚さに形成
されているので、レーザビームをリンク領域に照射して
酸化膜を破壊し、２個の伝導線を短絡しようとする場合
に、臨界値以上のレーザのパワーが必要であり、かつ酸
化膜が全部破壊されるのではなく局部的に破壊されるの
で、２個の伝導線間の連結される部分が不均一となり、
接触抵抗が増加する問題点がある。
【００１２】本発明は、前記したような従来技術の問題
点を解決するためのであり、本発明の目的は、２個の伝
導線の連結部位を均一に形成して、接触抵抗を減少し信
頼性を向上させることができるアンチヒューズ構造をも
つプログラム可能な半導体素子を提供することにある。
点を解決するためのであり、本発明の目的は、２個の伝
導線の連結部位を均一に形成して、接触抵抗を減少し信
頼性を向上させることができるアンチヒューズ構造をも
つプログラム可能な半導体素子を提供することにある。
【００１３】本発明の他の目的は、接触抵抗を減少し信
頼性を向上させることができ、小さいレーザを適用し得
るアンチヒューズ構造をもつプログラムの可能な半導体
素子の製造方法を提供することにある。
頼性を向上させることができ、小さいレーザを適用し得
るアンチヒューズ構造をもつプログラムの可能な半導体
素子の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、シリコン基板と、シリコン基板上に形成
された第１絶縁膜と、第１絶縁膜上に形成されたコンタ
クトホールと、各々一定の幅を有し、互いに分離されて
第１絶縁膜上に形成された２個の伝導線と、２個の伝導
線を覆うようにコンタクトホールを除いた第１絶縁膜上
に形成され、コンタクトホールに接しているエッジ部分
に凹面を有する第２絶縁膜と、第２絶縁膜の凹面に形成
された伝導性リンクと、伝導性リンクを覆い被せるよう
に基板全面にわたって形成されたキャップ絶縁膜とを含
むことを特徴とする。
に、本発明は、シリコン基板と、シリコン基板上に形成
された第１絶縁膜と、第１絶縁膜上に形成されたコンタ
クトホールと、各々一定の幅を有し、互いに分離されて
第１絶縁膜上に形成された２個の伝導線と、２個の伝導
線を覆うようにコンタクトホールを除いた第１絶縁膜上
に形成され、コンタクトホールに接しているエッジ部分
に凹面を有する第２絶縁膜と、第２絶縁膜の凹面に形成
された伝導性リンクと、伝導性リンクを覆い被せるよう
に基板全面にわたって形成されたキャップ絶縁膜とを含
むことを特徴とする。
【００１５】なお、本発明は、シリコン基板上に第１絶
縁膜を形成する工程と、第１絶縁膜上に一定の幅を有す
る伝導性物質を形成する工程と、伝導性物質上に第２絶
縁膜を形成する工程と、第２絶縁膜を一部分エッチング
して窪部を形成する工程と、第２絶縁膜の窪部のエッジ
に伝導性リンクを形成する工程と、伝導性リンクが形成
されていない窪部の第２絶縁膜をエッチングしてコンタ
クトホールを形成し、下部の伝導性物質を露出させる工
程と、露出された伝導性物質をエッチングして２個の分
離された伝導線を形成する工程と、基板全面にわたって
伝導性リンクを覆い被せるようにキャップ絶縁膜を形成
する工程と、を含むことを特徴とする。
縁膜を形成する工程と、第１絶縁膜上に一定の幅を有す
る伝導性物質を形成する工程と、伝導性物質上に第２絶
縁膜を形成する工程と、第２絶縁膜を一部分エッチング
して窪部を形成する工程と、第２絶縁膜の窪部のエッジ
に伝導性リンクを形成する工程と、伝導性リンクが形成
されていない窪部の第２絶縁膜をエッチングしてコンタ
クトホールを形成し、下部の伝導性物質を露出させる工
程と、露出された伝導性物質をエッチングして２個の分
離された伝導線を形成する工程と、基板全面にわたって
伝導性リンクを覆い被せるようにキャップ絶縁膜を形成
する工程と、を含むことを特徴とする。
【００１６】
【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。図５は、本発明のアンチヒューズ構造
をもつプログラムの可能な半導体素子の平面図であり、
図６は図５のＣ−Ｃ′線に沿った断面図である。図５及
び図６を参照すると、本発明のアンチヒューズ構造をも
つプログラム可能な半導体素子は、シリコン基板５１上
に配線層として２個の伝導線５３−１，５３−２が形成
され、２個の伝導線５３−１，５３−２の間には開口部
を有する四角形の伝導性リンク５７が形成される。
詳細に説明する。図５は、本発明のアンチヒューズ構造
をもつプログラムの可能な半導体素子の平面図であり、
図６は図５のＣ−Ｃ′線に沿った断面図である。図５及
び図６を参照すると、本発明のアンチヒューズ構造をも
つプログラム可能な半導体素子は、シリコン基板５１上
に配線層として２個の伝導線５３−１，５３−２が形成
され、２個の伝導線５３−１，５３−２の間には開口部
を有する四角形の伝導性リンク５７が形成される。
【００１７】２個の伝導線５３−１，５３−２と伝導性
リンク５７の間には第２絶縁膜５４が形成され、２個の
伝導線５３−１，５３−２の下部の基板５１上には第１
絶縁膜５２が形成されている。伝導性リンク５７は、第
２絶縁膜５４の凹面５４−１（図７Ｃ）に形成されて２
個の伝導線５３−１，５３−２と重なり、伝導性リンク
５７は中央部にコンタクトホール５５（図７Ｃ）の幅よ
り大きい幅をもつ開口部を有する。
リンク５７の間には第２絶縁膜５４が形成され、２個の
伝導線５３−１，５３−２の下部の基板５１上には第１
絶縁膜５２が形成されている。伝導性リンク５７は、第
２絶縁膜５４の凹面５４−１（図７Ｃ）に形成されて２
個の伝導線５３−１，５３−２と重なり、伝導性リンク
５７は中央部にコンタクトホール５５（図７Ｃ）の幅よ
り大きい幅をもつ開口部を有する。
【００１８】したがって、四角形の伝導性リンク５７
は、少なくとも２個の導電線と各々かさなってコンタク
トホール５５に接する互いに向かい合う領域と、２個の
伝導線と重ならずにコンタクトホール５５に接し互いに
向かい合う領域とからなる。伝導性リンク５７は金属膜
として、アルミニウムＡｌまたはアルミニウム合金が使
用される。伝導線５３−１，５３−２と基板の間に介さ
れた第１絶縁膜５２と、伝導線と伝導性リンク５７の間
に介された第２絶縁膜５４は、全部酸化膜である。
は、少なくとも２個の導電線と各々かさなってコンタク
トホール５５に接する互いに向かい合う領域と、２個の
伝導線と重ならずにコンタクトホール５５に接し互いに
向かい合う領域とからなる。伝導性リンク５７は金属膜
として、アルミニウムＡｌまたはアルミニウム合金が使
用される。伝導線５３−１，５３−２と基板の間に介さ
れた第１絶縁膜５２と、伝導線と伝導性リンク５７の間
に介された第２絶縁膜５４は、全部酸化膜である。
【００１９】プログラム可能な半導体素子は、伝導性リ
ンク５７を覆うように基板全面に形成されたキャップ絶
縁膜５８をさらに含む。キャップ絶縁膜５８は、コンタ
クトホール５５の内部にも形成され伝導性リンク５７を
覆うが、この時、コンタクトホールの縦横比による絶縁
膜の段部の被覆性によってコンタクトホールの側壁に形
成されるキャップ絶縁膜５８−１は、第２絶縁膜５４上
に形成されるキャップ絶縁膜５８に比べて相対的に厚さ
が薄くなり、底面に行けば行くほどさらに薄くなる。キ
ャップ絶縁膜５８としては、酸化膜または窒化膜が使用
される。
ンク５７を覆うように基板全面に形成されたキャップ絶
縁膜５８をさらに含む。キャップ絶縁膜５８は、コンタ
クトホール５５の内部にも形成され伝導性リンク５７を
覆うが、この時、コンタクトホールの縦横比による絶縁
膜の段部の被覆性によってコンタクトホールの側壁に形
成されるキャップ絶縁膜５８−１は、第２絶縁膜５４上
に形成されるキャップ絶縁膜５８に比べて相対的に厚さ
が薄くなり、底面に行けば行くほどさらに薄くなる。キ
ャップ絶縁膜５８としては、酸化膜または窒化膜が使用
される。
【００２０】上記のような構造をもつ半導体素子にパル
スからなるレーザビーム６０を照射する。金属からなる
伝導性リンク５７と窒化膜または酸化膜からなるキャッ
プ絶縁膜５８とは、熱容量が異なり、相対的に熱容量の
小さい伝導性リンク５７の温度が上昇し、伝導性リンク
５７の内部の圧縮応力がキャップ絶縁膜５８に対して相
対的に増加する。従って、キャップ絶縁膜５８のうちコ
ンタクトホール５５の側壁に形成された相対的に薄い絶
縁膜が先に破壊される。従って、図６Ｂのように伝導性
リンクが移動し、コンタクトホールの下部へ流れるの
で、２個の伝導線５３−１，５３−２は溶出された伝導
性リンク５７により短絡して、互いに電気的に連結され
る。
スからなるレーザビーム６０を照射する。金属からなる
伝導性リンク５７と窒化膜または酸化膜からなるキャッ
プ絶縁膜５８とは、熱容量が異なり、相対的に熱容量の
小さい伝導性リンク５７の温度が上昇し、伝導性リンク
５７の内部の圧縮応力がキャップ絶縁膜５８に対して相
対的に増加する。従って、キャップ絶縁膜５８のうちコ
ンタクトホール５５の側壁に形成された相対的に薄い絶
縁膜が先に破壊される。従って、図６Ｂのように伝導性
リンクが移動し、コンタクトホールの下部へ流れるの
で、２個の伝導線５３−１，５３−２は溶出された伝導
性リンク５７により短絡して、互いに電気的に連結され
る。
【００２１】即ち、本発明では、キャップ絶縁膜５８が
全表面にわたって同一の厚さで形成されるのではなく、
コンタクトホールの縦横比による段部被覆性によってコ
ンタクトホール５５の側壁に相対的に厚さの薄いキャッ
プ絶縁膜５８−１が形成されるので、レーザ照射の時、
他の部分よりもコンタクトホール５５の側壁の先に破壊
される。従って、少ないレーザビームによって絶縁膜を
破壊することができるだけではなく、破壊される絶縁膜
の部分も一定となり、連結部位が均一に形成される。
全表面にわたって同一の厚さで形成されるのではなく、
コンタクトホールの縦横比による段部被覆性によってコ
ンタクトホール５５の側壁に相対的に厚さの薄いキャッ
プ絶縁膜５８−１が形成されるので、レーザ照射の時、
他の部分よりもコンタクトホール５５の側壁の先に破壊
される。従って、少ないレーザビームによって絶縁膜を
破壊することができるだけではなく、破壊される絶縁膜
の部分も一定となり、連結部位が均一に形成される。
【００２２】伝導性リンク５７の物質として、アルミニ
ウムまたはアルミニウム合金のような金属膜を使用する
時、レーザは、短波長である場合１９３ｎｍ波長のＡｒ
Ｆエキシマレーザ、２４８ｎｍ波長のＫｒＦ２エキシマ
レーザ、３０８ｎｍ波長のＸｅＣｌエキシマレーザ、１
０６ｎｍ波長のＴＥＡ−ＣＯ２レーザ等を利用すること
ができる。
ウムまたはアルミニウム合金のような金属膜を使用する
時、レーザは、短波長である場合１９３ｎｍ波長のＡｒ
Ｆエキシマレーザ、２４８ｎｍ波長のＫｒＦ２エキシマ
レーザ、３０８ｎｍ波長のＸｅＣｌエキシマレーザ、１
０６ｎｍ波長のＴＥＡ−ＣＯ２レーザ等を利用すること
ができる。
【００２３】短波長のレーザを使用する場合、エネルギ
ー強度は、５〜１２ｊ／ｃｍ2 が適当で、パルス幅は１
μｓ以下にすることにより、伝導線として使用されるア
ルミニウム膜の損傷を防止することができる。長波長の
場合には４８８ｎｍ波長のＡｒイオンレーザ、１０６０
ｎｍ波長のＮｄ：ＹＡＧレーザなどを利用することがで
きる。この時、長波長のレーザを使用する場合、エネル
ギー強度は１０〜２０ｊ／ｃｍ2 が適当で、パルス幅は
１μｓ以下にしなければならない。
ー強度は、５〜１２ｊ／ｃｍ2 が適当で、パルス幅は１
μｓ以下にすることにより、伝導線として使用されるア
ルミニウム膜の損傷を防止することができる。長波長の
場合には４８８ｎｍ波長のＡｒイオンレーザ、１０６０
ｎｍ波長のＮｄ：ＹＡＧレーザなどを利用することがで
きる。この時、長波長のレーザを使用する場合、エネル
ギー強度は１０〜２０ｊ／ｃｍ2 が適当で、パルス幅は
１μｓ以下にしなければならない。
【００２４】図７Ａ−Ｈは、本発明の第１実施例による
アンチヒューズ構造をもつプログラム可能な半導体素子
の製造工程図を示すものである。図７Ａのように、シリ
コン基板５１上に第１絶縁膜５２として酸化膜を形成
し、第１絶縁膜５２上に一定の幅を有する伝導性物質５
３を配線層として形成する。伝導性物質５３は、アルミ
ニウムまたはアルミニウム合金膜のような金属膜でスパ
ッタリング方法または化学気相蒸着法ＣＶＤにより３０
００−８０００Åの厚さに蒸着して形成する。伝導性物
質５３上に第２絶縁膜５４として酸化膜を化学気相蒸着
法により５０００−１００００Å位の厚さに蒸着する。
アンチヒューズ構造をもつプログラム可能な半導体素子
の製造工程図を示すものである。図７Ａのように、シリ
コン基板５１上に第１絶縁膜５２として酸化膜を形成
し、第１絶縁膜５２上に一定の幅を有する伝導性物質５
３を配線層として形成する。伝導性物質５３は、アルミ
ニウムまたはアルミニウム合金膜のような金属膜でスパ
ッタリング方法または化学気相蒸着法ＣＶＤにより３０
００−８０００Åの厚さに蒸着して形成する。伝導性物
質５３上に第２絶縁膜５４として酸化膜を化学気相蒸着
法により５０００−１００００Å位の厚さに蒸着する。
【００２５】図７Ｂ。第２絶縁膜５４上に感光膜６１を
塗布し、ホトエッチングでコンタクトホールが形成され
る部分の感光膜を除去する。これにより、コンタクトホ
ールが形成される部分の第２絶縁膜５４を露出させる。
パターニングされた感光膜６１をマスクとしてＨＦ含有
の溶液を利用して、露出された第２絶縁膜５４を一定の
厚さだけ等方性エッチングを施す。
塗布し、ホトエッチングでコンタクトホールが形成され
る部分の感光膜を除去する。これにより、コンタクトホ
ールが形成される部分の第２絶縁膜５４を露出させる。
パターニングされた感光膜６１をマスクとしてＨＦ含有
の溶液を利用して、露出された第２絶縁膜５４を一定の
厚さだけ等方性エッチングを施す。
【００２６】図７Ｃ。前記パターニングされた感光膜６
１をマスクにして、ＣＦ4 またはＣＨＦ3 ガスの雰囲気
下で残っている第２絶縁膜５４を異方性エッチングし
て、伝導性物質５３を露出させ、コンタクトホール５５
を形成する。この時、コンタクトホールと接している第
２絶縁膜５４のエッジ部分には凹面５４−１が形成され
る。
１をマスクにして、ＣＦ4 またはＣＨＦ3 ガスの雰囲気
下で残っている第２絶縁膜５４を異方性エッチングし
て、伝導性物質５３を露出させ、コンタクトホール５５
を形成する。この時、コンタクトホールと接している第
２絶縁膜５４のエッジ部分には凹面５４−１が形成され
る。
【００２７】図７Ｄ。露出された伝導線５３をエッチン
グする。これにより、分離された２個の伝導線５３−
１，５３−２が形成される。残っている感光膜６１をア
ルカリ溶液またはＯ2 灰化（ａｓｈｉｎｇ）等を適用し
て全部除去し、基板全面にわたってアルミニウム膜また
はアルミニウム合金膜からなる伝導性物質５６をスパー
ターリンク方法により３０００−８０００Å厚さに蒸着
する（図７Ｅ）。
グする。これにより、分離された２個の伝導線５３−
１，５３−２が形成される。残っている感光膜６１をア
ルカリ溶液またはＯ2 灰化（ａｓｈｉｎｇ）等を適用し
て全部除去し、基板全面にわたってアルミニウム膜また
はアルミニウム合金膜からなる伝導性物質５６をスパー
ターリンク方法により３０００−８０００Å厚さに蒸着
する（図７Ｅ）。
【００２８】図７Ｆ。Ｃｌ2，Ｂｒ2などのガスを利用し
てアルミニウム膜またはアルミニウム合金膜からなる伝
導性物質５６を異方性エッチングして、第２絶縁膜５４
の凹面５４−１にのみアルミニウム膜またはアルミニウ
ム合金膜を残す。残っているアルミニウム膜またはアル
ミニウム合金膜は、分離された２個の伝導線５３−１，
５３−２を連結させるための伝導性リンク５７となる。
てアルミニウム膜またはアルミニウム合金膜からなる伝
導性物質５６を異方性エッチングして、第２絶縁膜５４
の凹面５４−１にのみアルミニウム膜またはアルミニウ
ム合金膜を残す。残っているアルミニウム膜またはアル
ミニウム合金膜は、分離された２個の伝導線５３−１，
５３−２を連結させるための伝導性リンク５７となる。
【００２９】図７Ｇ。化学気相蒸着法またはプラズマ化
学気相法ＰＥＣＶＤにより酸化膜または窒化膜を基板全
面にわたって蒸着して、キャップ絶縁膜５８を形成す
る。この時、キャップ絶縁膜５８は、コンタクトホール
５５の底面に行けば行くほど、キャップ絶縁膜５８の厚
さが段々減少して、伝導性リンク５７を覆い被せるよう
な形に形成されるが、これはコンタクトホールの縦横比
によるキャップ絶縁膜５８の段部被覆性に起因したもの
である。キャップ絶縁膜５８のうちコンタクトホールの
側壁に形成された薄いキャップ絶縁膜５８−１の厚さ
は、５００Å以下とする。
学気相法ＰＥＣＶＤにより酸化膜または窒化膜を基板全
面にわたって蒸着して、キャップ絶縁膜５８を形成す
る。この時、キャップ絶縁膜５８は、コンタクトホール
５５の底面に行けば行くほど、キャップ絶縁膜５８の厚
さが段々減少して、伝導性リンク５７を覆い被せるよう
な形に形成されるが、これはコンタクトホールの縦横比
によるキャップ絶縁膜５８の段部被覆性に起因したもの
である。キャップ絶縁膜５８のうちコンタクトホールの
側壁に形成された薄いキャップ絶縁膜５８−１の厚さ
は、５００Å以下とする。
【００３０】図７Ｈはレーザビーム６０を図７Ｇの半導
体素子に選択的に照射した場合、コンタクトホール下部
の薄いキャップ絶縁膜５８−１が破壊され、溶出された
伝導性リンク５９用のＡｌ膜によって２個の伝導線５３
−１，５３−２が連結された状態を示すものである。
体素子に選択的に照射した場合、コンタクトホール下部
の薄いキャップ絶縁膜５８−１が破壊され、溶出された
伝導性リンク５９用のＡｌ膜によって２個の伝導線５３
−１，５３−２が連結された状態を示すものである。
【００３１】図８Ａ−Ｈは、本発明の第２実施例による
アンチヒューズ構造をもつプログラム可能な半導体素子
の製造工程図である。
アンチヒューズ構造をもつプログラム可能な半導体素子
の製造工程図である。
【００３２】図８Ａ。シリコン基板５１上に第１絶縁膜
５２として酸化膜を蒸着し、第１絶縁膜５２上に配線層
として伝導性物質５３をスパッタリングまたは化学気相
上着法により３０００Å〜８０００Åの厚さに蒸着す
る。伝導性物質５３は金属膜としてアルミニウム膜また
はアルミニウム合金膜を使用する。伝導性物質５３上に
第２絶縁膜５４として酸化膜をＣＶＤ法により５０００
〜１００００Åの厚さに蒸着する。
５２として酸化膜を蒸着し、第１絶縁膜５２上に配線層
として伝導性物質５３をスパッタリングまたは化学気相
上着法により３０００Å〜８０００Åの厚さに蒸着す
る。伝導性物質５３は金属膜としてアルミニウム膜また
はアルミニウム合金膜を使用する。伝導性物質５３上に
第２絶縁膜５４として酸化膜をＣＶＤ法により５０００
〜１００００Åの厚さに蒸着する。
【００３３】図８Ｂ。第２絶縁膜５４上に感光膜６１を
塗布し、ホトエッチングを施してコンタクトホールが形
成される部分の第２絶縁膜を露出させる。感光膜６１を
マスクにして露出された第２絶縁膜５４の一部分をＨＦ
含有の溶液またはＦ- イオン含有のガスを用いて等方性
エッチングし、感光膜６１を除去する。第２絶縁膜５４
の表面に窪部５４−２が形成される。
塗布し、ホトエッチングを施してコンタクトホールが形
成される部分の第２絶縁膜を露出させる。感光膜６１を
マスクにして露出された第２絶縁膜５４の一部分をＨＦ
含有の溶液またはＦ- イオン含有のガスを用いて等方性
エッチングし、感光膜６１を除去する。第２絶縁膜５４
の表面に窪部５４−２が形成される。
【００３４】図８Ｃ。基板全面にわたって伝導性物質５
６をスパッタリング方法で３０００−８０００Åの厚さ
に蒸着する。伝導性物質５６の金属膜としてアルミニウ
ムまたはアルミニウム合金膜を使用する。
６をスパッタリング方法で３０００−８０００Åの厚さ
に蒸着する。伝導性物質５６の金属膜としてアルミニウ
ムまたはアルミニウム合金膜を使用する。
【００３５】図８Ｄ。Ｃｌ2 等のガスを利用して伝導性
物質５６を異方性エッチングして窪部５４−２のエッジ
部分にのみ伝導性リンク５７を形成する。
物質５６を異方性エッチングして窪部５４−２のエッジ
部分にのみ伝導性リンク５７を形成する。
【００３６】図８Ｅ。基板全面にわたって感光膜６２を
塗布し、ホトエッチングで伝導性リンク５７を除いた窪
部５４−２の第２絶縁膜５４を露出させる。感光膜６２
をマスクにして露出された窪部の第２絶縁膜５４をＣＦ
4 またはＣＨＦ3 のようなガスを利用して異方性エッチ
ングする。これにより、コンタクトホール５５が形成さ
れ、コンタクトホール５５に伝導性物質５３が露出され
る。次いで、Ｃｌ2 またはＢｒ2 等のガスを利用して露
出された伝導線５３をエッチングしてコンタクトホール
５５を完成する。これにより伝導性物質５３は、２個の
伝導線５３−１，５３−２に分離され、コンタクトホー
ル５５と接しているエッジ部分の凹面５４−１に伝導性
リンク５７が形成される。残っている感光膜６２を除去
する（図８Ｆ）。
塗布し、ホトエッチングで伝導性リンク５７を除いた窪
部５４−２の第２絶縁膜５４を露出させる。感光膜６２
をマスクにして露出された窪部の第２絶縁膜５４をＣＦ
4 またはＣＨＦ3 のようなガスを利用して異方性エッチ
ングする。これにより、コンタクトホール５５が形成さ
れ、コンタクトホール５５に伝導性物質５３が露出され
る。次いで、Ｃｌ2 またはＢｒ2 等のガスを利用して露
出された伝導線５３をエッチングしてコンタクトホール
５５を完成する。これにより伝導性物質５３は、２個の
伝導線５３−１，５３−２に分離され、コンタクトホー
ル５５と接しているエッジ部分の凹面５４−１に伝導性
リンク５７が形成される。残っている感光膜６２を除去
する（図８Ｆ）。
【００３７】図８Ｇ。基板全面にわたって窒化膜または
酸化膜を基板全面にわたって蒸着してキャップ絶縁膜５
８を形成する。キャップ絶縁膜５８は、コンタクトホー
ル５５の縦横比による段部被覆性によってコンタクトホ
ール５５の底面に行けば行くほど厚さが段々減少する形
態に形成されて、伝導性リンク５７を覆う。キャップ絶
縁膜５８のうちコンタクトホールの側壁に形成された薄
い部分５８−１の厚さは、５００Å以下とする。
酸化膜を基板全面にわたって蒸着してキャップ絶縁膜５
８を形成する。キャップ絶縁膜５８は、コンタクトホー
ル５５の縦横比による段部被覆性によってコンタクトホ
ール５５の底面に行けば行くほど厚さが段々減少する形
態に形成されて、伝導性リンク５７を覆う。キャップ絶
縁膜５８のうちコンタクトホールの側壁に形成された薄
い部分５８−１の厚さは、５００Å以下とする。
【００３８】図８Ｈはレーザ光線を図８Ｇの半導体素子
に選択的に照射した場合、コンタクトホールの下部の薄
いキャップ絶縁膜５８−１が破壊され、溶出された伝導
性リンクにより２個の伝導線５３−１，５３−２が連結
された状態を示すものである。
に選択的に照射した場合、コンタクトホールの下部の薄
いキャップ絶縁膜５８−１が破壊され、溶出された伝導
性リンクにより２個の伝導線５３−１，５３−２が連結
された状態を示すものである。
【００３９】図９Ａ−Ｈは本発明の第３実施例によるア
ンチヒューズ構造をもつプログラム可能な半導体素子の
製造工程図である。図９に示される第３実施例によるア
ンチヒューズ構造をもつプログラム可能な半導体素子の
製造工程は、図８に示された第２実施例による製造工程
と類似である。ただし、第２実施例のように、伝導性物
質５６をエッチバックして伝導性リンク５７を形成する
のではなく、感光膜をマスクとして伝導性物質５６を等
方性エッチングして伝導性リンクを形成する。
ンチヒューズ構造をもつプログラム可能な半導体素子の
製造工程図である。図９に示される第３実施例によるア
ンチヒューズ構造をもつプログラム可能な半導体素子の
製造工程は、図８に示された第２実施例による製造工程
と類似である。ただし、第２実施例のように、伝導性物
質５６をエッチバックして伝導性リンク５７を形成する
のではなく、感光膜をマスクとして伝導性物質５６を等
方性エッチングして伝導性リンクを形成する。
【００４０】図９Ａに示されるように、基板５１上に第
１絶縁膜５２，伝導性物質５３及び第２絶縁膜５４を順
次形成する。図９Ｂに示されたように、第２絶縁膜５４
の一部分を、感光膜６１をマスクとして等方性エッチン
グして窪部５４−２を形成する。
１絶縁膜５２，伝導性物質５３及び第２絶縁膜５４を順
次形成する。図９Ｂに示されたように、第２絶縁膜５４
の一部分を、感光膜６１をマスクとして等方性エッチン
グして窪部５４−２を形成する。
【００４１】図９Ｃに示されるように、感光膜６１を除
去した後、基板全面にわたってアルミニウム膜またはア
ルミニウム合金膜の伝導性物質５６をスパッタリング法
で蒸着する。伝導性物質５６上に感光膜６２を塗布し、
ホトエッチングして窪部５４−２の上部にのみ感光膜６
２を残しておく。
去した後、基板全面にわたってアルミニウム膜またはア
ルミニウム合金膜の伝導性物質５６をスパッタリング法
で蒸着する。伝導性物質５６上に感光膜６２を塗布し、
ホトエッチングして窪部５４−２の上部にのみ感光膜６
２を残しておく。
【００４２】図９Ｄに示されるように、感光膜６２をマ
スクとして伝導性物質５６をエッチングする。次いで、
図９Ｅに示されるように、感光膜６２を除去して基板全
面にわたってさらに感光膜６３を塗布し、ホトエッチン
グしてコンタクトホールが形成される部分の感光膜６３
を除去する。コンタクトホールが形成される部位の伝導
性物質５６が露出される。感光膜６３をマスクとして露
出された伝導性物質５６をエッチングして、窪部５４−
２のエッジ部分に伝導性リンク５７を形成する。次い
で、露出された第２絶縁膜５４を、感光膜６３をマスク
として第２実施例のようにエッチングしてコンタクトホ
ール５５を形成する。露出された伝導性物質５３を続け
てエッチングすると、２個の分離された伝導線が形成さ
れる。伝導性リンク５７はコンタクトホール５５と接し
ている第２絶縁膜５２の凹面５４−１に伝導性リンク５
７が形成され、伝導性物質５３−１，５３−２と各々重
ねる。
スクとして伝導性物質５６をエッチングする。次いで、
図９Ｅに示されるように、感光膜６２を除去して基板全
面にわたってさらに感光膜６３を塗布し、ホトエッチン
グしてコンタクトホールが形成される部分の感光膜６３
を除去する。コンタクトホールが形成される部位の伝導
性物質５６が露出される。感光膜６３をマスクとして露
出された伝導性物質５６をエッチングして、窪部５４−
２のエッジ部分に伝導性リンク５７を形成する。次い
で、露出された第２絶縁膜５４を、感光膜６３をマスク
として第２実施例のようにエッチングしてコンタクトホ
ール５５を形成する。露出された伝導性物質５３を続け
てエッチングすると、２個の分離された伝導線が形成さ
れる。伝導性リンク５７はコンタクトホール５５と接し
ている第２絶縁膜５２の凹面５４−１に伝導性リンク５
７が形成され、伝導性物質５３−１，５３−２と各々重
ねる。
【００４３】図９Ｆ−Ｈは図８Ｇ−Ｈに示された第２実
施例においてと同様である。
施例においてと同様である。
【００４４】
【発明の効果】上述したような本発明によると、２個の
伝導線を含むコンタクトホールの上部に伝導性リンクの
金属を形成し、その上に被覆された絶縁膜を形成するの
で、絶縁膜のＣＶＤ蒸着特性によってコンタクトホール
の側面に最小厚さのキャップ絶縁膜を形成することがで
きる。従って、小さいレーザパワーによってもリンク金
属の内部に誘起された圧縮応力により厚さの薄い絶縁膜
が先に破壊されて、リンク金属により２個の伝導線を互
いに均一に連結することができるので、リンク金属と２
個の伝導線の間の接触抵抗が減少され、レーザによる周
辺素子の損傷を減少させることができて素子の信頼性を
改善することができる。
伝導線を含むコンタクトホールの上部に伝導性リンクの
金属を形成し、その上に被覆された絶縁膜を形成するの
で、絶縁膜のＣＶＤ蒸着特性によってコンタクトホール
の側面に最小厚さのキャップ絶縁膜を形成することがで
きる。従って、小さいレーザパワーによってもリンク金
属の内部に誘起された圧縮応力により厚さの薄い絶縁膜
が先に破壊されて、リンク金属により２個の伝導線を互
いに均一に連結することができるので、リンク金属と２
個の伝導線の間の接触抵抗が減少され、レーザによる周
辺素子の損傷を減少させることができて素子の信頼性を
改善することができる。
【図１】 従来のアンチヒューズ構造をもつプログラム
可能な半導体素子の平面図である。
可能な半導体素子の平面図である。
【図２】 図１のＡ−Ａ′線に沿ったプログラム可能な
半導体素子の断面図である。
半導体素子の断面図である。
【図３】 従来のアンチヒューズ構造をもつプログラム
可能な半導体素子の平面図である。
可能な半導体素子の平面図である。
【図４】 図２のＢ−Ｂ′線に沿ったプログラム可能な
半導体素子の断面図である。
半導体素子の断面図である。
【図５】 本発明のアンチヒューズ構造をもつプログラ
ム可能な半導体素子の平面図である。
ム可能な半導体素子の平面図である。
【図６】 ＡとＢは、図５のＣ−Ｃ′線に沿った半導体
素子の断面図である。
素子の断面図である。
【図７】 本発明の第１実施例によるアンチヒューズ構
造をもつプログラム可能な半導体素子の製造工程図であ
る。
造をもつプログラム可能な半導体素子の製造工程図であ
る。
【図８】 本発明の第２実施例によるアンチヒューズ構
造をもつプログラム可能な半導体素子の製造工程図であ
る。
造をもつプログラム可能な半導体素子の製造工程図であ
る。
【図９】 本発明の第３実施例によるアンチヒューズ構
造をもつプログラム可能な半導体素子の製造工程図であ
る。
造をもつプログラム可能な半導体素子の製造工程図であ
る。
５１…シリコン基板、５２，５４…絶縁膜、５３，５６
…伝導性物質、５３−１，５３−２…伝導線、５７…伝
導性リンク、５８…キャップ絶縁膜、５９…溶出された
Ａｌ膜、６０…レーザビーム、６１〜６３…感光膜。
…伝導性物質、５３−１，５３−２…伝導線、５７…伝
導性リンク、５８…キャップ絶縁膜、５９…溶出された
Ａｌ膜、６０…レーザビーム、６１〜６３…感光膜。
Claims (4)
- 【請求項１】 シリコン基板と、 シリコン基板上に形成された第１絶縁膜と、 第１絶縁膜の上に形成されたコンタクトホールと、 互いに分離されて第１絶縁膜上に形成された２個の一定
幅の伝導線と、 コンタクトホールを除いて、２個の伝導線を覆うように
第１絶縁膜上に形成されるとともに、コンタクトホール
上端部分に凹面を有する第２絶縁膜と、 第２絶縁膜の凹面に形成される伝導性リンクと、 伝導性リンクを覆うように基板全面にわたって形成され
たキャップ絶縁膜と、を含むことを特徴とするアンチヒ
ューズ構造をもつプログラム可能な半導体素子。 - 【請求項２】 シリコン基板上に第１絶縁膜を形成する
工程と、 第１絶縁膜上に一定の幅を有する伝導性物質を形成する
工程と、 伝導性物質上に第２絶縁膜を形成する工程と、 上端部分に凹面が形成されるように第２絶縁膜をエッチ
ングしてコンタクトホールを形成し、伝導性物質を露出
させる工程と、 露出された伝導性物質をエッチングして伝導線を２個に
分離する工程と、 第２絶縁膜の凹面に伝導性リンクを形成する工程と、 基板全面にわたって伝導性リンクを覆うようにキャップ
絶縁膜を形成する工程と、を含んでなることを特徴とす
るアンチヒューズ構造をもつプログラム可能な半導体素
子の製造方法。 - 【請求項３】 シリコン基板上に第１絶縁膜を形成する
工程と、 第１絶縁膜上に一定の幅を有する伝導性物質を形成する
工程と、 伝導性物質上に第２絶縁膜を形成する工程と、 第２絶縁膜を一部分エッチングして窪部を形成する工程
と、 第２絶縁膜の窪部の上端に伝導性リンクを形成する工程
と、 伝導性リンクが形成されない窪部の第２絶縁膜をエッチ
ングしてコンタクトホールを形成し、下部の伝導性物質
を露出させる工程と、 露出された伝導性物質をエッチングして、２個の分離さ
れた伝導線を形成する工程と、 基板全面にわたって伝導性リンクを覆うようにキャップ
絶縁膜を形成する工程と、を含んでなることを特徴とす
るアンチヒューズ構造をもつプログラム可能な半導体素
子の製造方法。 - 【請求項４】 シリコン基板上に第１絶縁膜を形成する
工程と、 第１絶縁膜上に一定の幅を有する第１伝導性物質を形成
する工程と、 伝導性物質上に第２絶縁膜を形成する工程と、 第２絶縁膜を一部分エッチングして、窪部を形成する工
程と、 第２絶縁膜の窪部上にのみ第２伝導性物質を形成する工
程と、 第２伝導性物質をエッチングして第２絶縁膜の窪部の上
端に伝導性リンクを形成する工程と、 伝導性リンクが形成されていない窪部の第２絶縁膜をエ
ッチングしてコンタクトホールを形成し、下部の伝導性
物質を露出させる工程と、 露出された物質をエッチングして、２個の分離された伝
導線を形成する工程と、 基板全面にわたって伝導性リンクを覆うようにキャップ
絶縁膜を形成する工程と、を含んでなることを特徴とす
るアンチヒューズ構造をもつプログラム可能な半導体素
子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR13624/1994 | 1994-06-16 | ||
| KR1019940013624A KR0151383B1 (ko) | 1994-06-16 | 1994-06-16 | 안티퓨즈 구조를 갖는 프로그램 가능한 반도체소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088346A true JPH088346A (ja) | 1996-01-12 |
| JP2852884B2 JP2852884B2 (ja) | 1999-02-03 |
Family
ID=19385437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7158815A Expired - Fee Related JP2852884B2 (ja) | 1994-06-16 | 1995-06-02 | アンチヒューズ構造をもつプログラム可能な半導体素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5652169A (ja) |
| JP (1) | JP2852884B2 (ja) |
| KR (1) | KR0151383B1 (ja) |
| DE (1) | DE4433535C2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223832B1 (ko) * | 1996-12-27 | 1999-10-15 | 구본준 | 반도체 소자 및 그 제조방법 |
| JPH10229125A (ja) * | 1997-02-14 | 1998-08-25 | Nec Corp | 半導体装置 |
| US6057180A (en) * | 1998-06-05 | 2000-05-02 | Electro Scientific Industries, Inc. | Method of severing electrically conductive links with ultraviolet laser output |
| US6288437B1 (en) * | 1999-02-26 | 2001-09-11 | Micron Technology, Inc. | Antifuse structures methods and applications |
| US6512284B2 (en) | 1999-04-27 | 2003-01-28 | Hewlett-Packard Company | Thinfilm fuse/antifuse device and use of same in printhead |
| US6396121B1 (en) * | 2000-05-31 | 2002-05-28 | International Business Machines Corporation | Structures and methods of anti-fuse formation in SOI |
| US6498056B1 (en) * | 2000-10-31 | 2002-12-24 | International Business Machines Corporation | Apparatus and method for antifuse with electrostatic assist |
| US6426903B1 (en) * | 2001-08-07 | 2002-07-30 | International Business Machines Corporation | Redundancy arrangement using a focused ion beam |
| US6479308B1 (en) * | 2001-12-27 | 2002-11-12 | Formfactor, Inc. | Semiconductor fuse covering |
| KR101202798B1 (ko) * | 2005-12-26 | 2012-11-19 | 매그나칩 반도체 유한회사 | 전기적 프로그램이 가능한 퓨즈 및 이를 이용한 비휘발성메모리 |
| US20150348895A1 (en) * | 2013-01-21 | 2015-12-03 | Pbt Pte. Ltd. | Substrate for semiconductor packaging and method of forming same |
| US8884398B2 (en) * | 2013-04-01 | 2014-11-11 | United Microelectronics Corp. | Anti-fuse structure and programming method thereof |
| DE102015100686A1 (de) * | 2015-01-19 | 2016-07-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip |
| CN110648964A (zh) * | 2019-10-30 | 2020-01-03 | 华虹半导体(无锡)有限公司 | 修复芯片的fuse电路的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03192722A (ja) * | 1989-12-22 | 1991-08-22 | Fujitsu Ltd | 半導体集積回路装置の製造方法 |
| JPH04102356A (ja) * | 1990-08-22 | 1992-04-03 | Nec Corp | 半導体集積回路及びその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4751197A (en) * | 1984-07-18 | 1988-06-14 | Texas Instruments Incorporated | Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator |
| US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
| US5019878A (en) * | 1989-03-31 | 1991-05-28 | Texas Instruments Incorporated | Programmable interconnect or cell using silicided MOS transistors |
| US5552627A (en) * | 1990-04-12 | 1996-09-03 | Actel Corporation | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers |
| DE69127143T2 (de) * | 1990-06-25 | 1997-12-18 | Matsushita Electronics Corp | Kaltkathodenelement |
| US5166556A (en) * | 1991-01-22 | 1992-11-24 | Myson Technology, Inc. | Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits |
| US5365105A (en) * | 1991-02-19 | 1994-11-15 | Texas Instruments Incorporated | Sidewall anti-fuse structure and method for making |
| EP0500034B1 (en) * | 1991-02-19 | 2001-06-06 | Texas Instruments Incorporated | Sidewall anti-fuse structure and method for making |
| JPH05235170A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体装置 |
| JP3170101B2 (ja) * | 1993-04-15 | 2001-05-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5550404A (en) * | 1993-05-20 | 1996-08-27 | Actel Corporation | Electrically programmable antifuse having stair aperture |
-
1994
- 1994-06-16 KR KR1019940013624A patent/KR0151383B1/ko not_active IP Right Cessation
- 1994-09-20 DE DE4433535A patent/DE4433535C2/de not_active Expired - Fee Related
-
1995
- 1995-06-02 JP JP7158815A patent/JP2852884B2/ja not_active Expired - Fee Related
- 1995-06-16 US US08/491,209 patent/US5652169A/en not_active Expired - Lifetime
-
1997
- 1997-03-24 US US08/823,432 patent/US5936297A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03192722A (ja) * | 1989-12-22 | 1991-08-22 | Fujitsu Ltd | 半導体集積回路装置の製造方法 |
| JPH04102356A (ja) * | 1990-08-22 | 1992-04-03 | Nec Corp | 半導体集積回路及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4433535C2 (de) | 1996-08-29 |
| US5936297A (en) | 1999-08-10 |
| DE4433535A1 (de) | 1995-12-21 |
| JP2852884B2 (ja) | 1999-02-03 |
| KR0151383B1 (ko) | 1998-10-01 |
| KR960002794A (ko) | 1996-01-26 |
| US5652169A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329152A (en) | Ablative etch resistant coating for laser personalization of integrated circuits | |
| EP0089814B1 (en) | Method of forming fusible links in a semiconductor device | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| JP2852884B2 (ja) | アンチヒューズ構造をもつプログラム可能な半導体素子及びその製造方法 | |
| JPH03179763A (ja) | アンチヒューズ構造とそれを形成する方法 | |
| JPH1117011A (ja) | ヒューズを有する半導体集積回路及びその製造方法 | |
| US4968643A (en) | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device | |
| CA1304831C (en) | Integrated circuit having laser-alterable metallization layer | |
| US5070392A (en) | Integrated circuit having laser-alterable metallization layer | |
| US6107178A (en) | Methods for etching fuse openings in a semiconductor device | |
| EP0735583B1 (en) | Process of trimming a fuse in an integrated circuit | |
| JPH06224149A (ja) | 半導体装置における金属配線用コンタクトホールの形成方法 | |
| JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| JPH10163331A (ja) | 半導体デバイス用フューズおよび半導体デバイス | |
| JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
| JPH09507968A (ja) | 低いキャパシタンスおよび高い信頼性のためのスペーサベースのアンチヒューズ構造およびその製造方法 | |
| US6146999A (en) | Method for forming metal line of semiconductor device | |
| JP2003514398A (ja) | プログラマブル半導体装置構造及びその製造方法 | |
| US6458709B2 (en) | Method for fabricating a repair fuse box for a semiconductor device | |
| JP4202077B2 (ja) | ヒューズの切断方法 | |
| JPS6125221B2 (ja) | ||
| JPH09172087A (ja) | 半導体装置 | |
| US20050205965A1 (en) | Semiconductor device having a fuse including an aluminum layer | |
| JPH058579B2 (ja) | ||
| JPH0350756A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111120 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111120 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |