KR960042979A - 미세패턴 형성방법 - Google Patents

미세패턴 형성방법 Download PDF

Info

Publication number
KR960042979A
KR960042979A KR1019950013692A KR19950013692A KR960042979A KR 960042979 A KR960042979 A KR 960042979A KR 1019950013692 A KR1019950013692 A KR 1019950013692A KR 19950013692 A KR19950013692 A KR 19950013692A KR 960042979 A KR960042979 A KR 960042979A
Authority
KR
South Korea
Prior art keywords
insulating layer
conductive layer
pattern
forming
film
Prior art date
Application number
KR1019950013692A
Other languages
English (en)
Other versions
KR0165399B1 (ko
Inventor
박규찬
김일권
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950013692A priority Critical patent/KR0165399B1/ko
Publication of KR960042979A publication Critical patent/KR960042979A/ko
Application granted granted Critical
Publication of KR0165399B1 publication Critical patent/KR0165399B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

미세패턴의 형성방법에 관하여 개시한다. 본 발명은 반도체 기판 상에 패턴 형성을 위한 제1도전층을 형성하는 단계와, 상기 제1도전층 상에 제1절연층 패턴을 형성하는 단계와, 상기 제1절연층 패턴이 형성된 기판의 전면에 제2도전층을 형성하는 단계와, 상기 제2도전층 상에 제2절연층을 형성하여 상기 제1절연층 패턴 사이를 매립하는 단계와, 상기 제2절연층을 전면식각하여 상기 제1절연층 패턴 상에 형성된 제2도전층을 노출시키는 제2절연층 패턴을 형성하는 단계와 상기 제2절연층 패턴과 제1절연층 패턴을 마스크로 상기 제2도전층과 제1도전층을 연속적으로 식각하는 단계를 구비한다. 본 발명에 의하면 해상도 이하의 미세패턴 형성이 가능한 효과가 있다.

Description

미세패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1F도는 본 발명에 의한 미세패턴 형성방법의 일예를 나타낸 단면도들이다.

Claims (13)

  1. 반도체 기판 상에 패턴 형성을 위한 제1도전층을 형성하는 단계; 상기 제1도전층 상에 제1절연층 패턴을 형성하는 단계; 상기 제1절연층 패턴이 형성된 기판의 전면에 제2도전층을 형성하는 단계; 상기 제2도전층상에 제2절연층을 형성하여 상기 제1절연층 패턴 사이를 매립하는 단계; 상깅 제2절연층을 전면식각하여 상기 제1절연층 패턴 상에 형성된 제2도전층을 노출시키는 제2절연층 패턴을 형성하는 단계; 및 상기 제2절연층 패턴과 제1절연층 패턴을 마스크로 상기 제2도전층과 제1도전층을 연속적으로 식각하는 단계를 구비하는 것을 특징으로 하는 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 제1도전층 및 제2도전층은 동일한 식각 특성을 갖는 막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  3. 제2항에 있어서, 상기 제1도전층은 단결정 실리콘막, 다결정실리콘막 및 고융점 금속의 실리사이드막으로 선택된 일군에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  4. 제2항에 있어서, 상기 제2도전층은 다결정 실리콘막 또는 고융점 실리사이막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  5. 제1항에 있어서, 상기 제1절연층 패턴 및 제2절연층은 동일한식각 특성을 갖는 막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  6. 제5항에 있어서, 상기 제1절연층 패턴 및 제2절연층은 실리콘 질화막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  7. 반도체 기판 상에 패턴 형성을 위한 제1도전층을 형성하는 단계; 상기 제1도전층 상에 제1절연층을 형성하는 단계; 상기 제1절연층 상에 제2절연층 패턴을 형성하는 단계; 상기 제2절연층 패턴이 형성된 기판의 전면에 제2도전층을 형성하는 단계; 상기 제2도전층 상에 제3절연층을 형성하여 상기 제2절연층 패턴 사이를 매립하는 단계; 상기 제3절연층을 전면식각하여 상기 제2절연층 패턴 상에 형성된 제2도전층을 노출시키는 제3절연층 패턴을 형성하는 단계; 및 상기 제2절연층 패턴과 제3절연층 패턴을 마스크로 상기 제2도전층, 제1절연층 및 제1도전층을 연속적으로 식각하는 단계를 구비하는 것을 특징으로 하는 미세패턴 형성방법.
  8. 제7항에 있어서, 상기 제1도전층 및 제2도전층 동일한 식각특성을 갖는 막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  9. 제8항에 있어서, 상기 제1도전층은 단결정 실리콘, 다결정 실리콘 및 고융점 금속의 실리사이드막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  10. 제7항에 있어서, 상기 제2도전층은 다결정실리콘막 또는 고융점 실리사이드막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  11. 제7항에 있어서, 상기 제2절연층 패턴 및 제3절연층 패턴은 동일한 식각 특성을 갖는 막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법
  12. 제11항에 있어서, 상기 제2절연층 패턴 및 제3절연층 패턴은 실리콘 질화막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  13. 제7항에 있어서, 상기 제1절연층은 실리콘 산화막으로 형성하는 것을 특징으로 하는 미세패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013692A 1995-05-29 1995-05-29 미세패턴 형성방법 KR0165399B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950013692A KR0165399B1 (ko) 1995-05-29 1995-05-29 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013692A KR0165399B1 (ko) 1995-05-29 1995-05-29 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR960042979A true KR960042979A (ko) 1996-12-21
KR0165399B1 KR0165399B1 (ko) 1999-02-01

Family

ID=19415755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013692A KR0165399B1 (ko) 1995-05-29 1995-05-29 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR0165399B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080048340A1 (en) 2006-03-06 2008-02-28 Samsung Electronics Co., Ltd. Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same
KR100640640B1 (ko) 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
KR100714305B1 (ko) 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
US7892982B2 (en) 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
US7998874B2 (en) 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
KR100790998B1 (ko) 2006-10-02 2008-01-03 삼성전자주식회사 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법
KR100843236B1 (ko) 2007-02-06 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100817088B1 (ko) 2007-02-16 2008-03-26 삼성전자주식회사 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법

Also Published As

Publication number Publication date
KR0165399B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR960015739A (ko) 반도체소자의 미세콘택 형성방법
KR970053912A (ko) 반도체 소자의 제조방법
KR960042979A (ko) 미세패턴 형성방법
KR970051945A (ko) 반도체장치의 제조방법
KR960035802A (ko) 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법
KR970054249A (ko) 마스크롬 제조방법
KR970023635A (ko) 반도체장치의 미세패턴 형성방법
KR950034415A (ko) 반도체 소자의 미세패턴 제조방법
KR970051889A (ko) 반도체 소자의 자기 정렬 마스크 형성방법
KR960019488A (ko) 반도체장치의 배선패턴 형성방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR970023825A (ko) 스페이서 필라를 이용한 반도체장치의 평탄화 방법
KR970018713A (ko) 반도체 장치 및 그 제조 방법
KR960019518A (ko) 반도체 소자의 콘택홀 및 그의 형성방법
KR960026182A (ko) 반도체 소자의 게이트 전극 형성방법
KR970052506A (ko) 반도체 소자의 콘택홀 형성 방법
KR970030661A (ko) 반도체 소자의 다층 금속 배선 방법
KR970023737A (ko) 반도체장치의 금속배선 형성방법
KR970018072A (ko) 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법
KR970023992A (ko) 반도체 장치의 매입층 형성 방법
KR970024271A (ko) 반도체장치의 금속 샐리사이드 형성방법
KR970017954A (ko) 반도체 장치의 패턴형성방법
KR940016508A (ko) 경사면을 갖는 반도체 소자의 콘택 제조 방법
KR970018103A (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee