KR970030661A - 반도체 소자의 다층 금속 배선 방법 - Google Patents
반도체 소자의 다층 금속 배선 방법 Download PDFInfo
- Publication number
- KR970030661A KR970030661A KR1019950042304A KR19950042304A KR970030661A KR 970030661 A KR970030661 A KR 970030661A KR 1019950042304 A KR1019950042304 A KR 1019950042304A KR 19950042304 A KR19950042304 A KR 19950042304A KR 970030661 A KR970030661 A KR 970030661A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating layer
- mask pattern
- layer
- film
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 원은 반도체 소자의 다층 금속 배선 방법을 개시한다. 개시된 방법은 반도체 소자를 구성하는 기본 회로 패턴이 구비된 반도체 기판상에 제 1절연층을 형성하는 단계; 상기 제 1절연층 상부에 제 1배선층을 형성하는 단계; 상기 제 1배선층 상부에 제 2절연막을 형성하는 단계; 상기 제 2절연막 상부에 평탄화 산화막을 형성하는 단계; 상기 평탄화 상부에 초기 비아홀 형성용 제 1마스크 패턴을 형성하는 단계; 상기 제 1마스크 형태로 하부의 평탄화 산화막을 식각하는 단계; 상기 제 1마스크 패턴을 제거하는 단계; 전체 구조 상부에 제 3절연막을 형성하는 단계; 상기 제 3절연막 상부에 비아홀 형성용 제 2마스크 패턴을 형성하는 단계; 및 상기 제 2마스크 패턴의 형태로 하부에 제 3절연막을 식각하는 단계를 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도 (a) 내지 (e)는 본 발명의 (실시예 1)에 따른 반도체 소자의 다층 금속 배선 방법을 나타낸 도면.
Claims (8)
- 반도체 소자를 구성하는 기본 회로 패턴이 구비된 반도체 기판상에 제1절연층을 형성하는 단계; 상기 제1절연층 상부에 제1배선층을 형성하는 단계; 상기 제1배선층 상부에 제2절연막을 형성하는 단계; 상기 제2절연막 상부에 평탄화 산화막을 형성하는 단계; 상기 평탄화 상부에 초기 비아홀 형성용 제1 마스크 패턴을 형성하는 단계; 상기 제1마스크 패턴의 형태로 하부에 평탄화 산화막을 식각하는 단계; 상기 제 1마스크 패턴을 제거하는 단계; 전체 구조 상부에 제3절연막을 형성하는 단계; 상기 제3절연막 상부에 비아홀 형성용 제2마스크 패턴을 형성하는 단계; 및 상기 제2마스크 패턴의 형태로 하부에 제3절연막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선방법.
- 제 1항에 있어서, 상기 제 1마스크 패턴간의 폭은 제 2마스크 패턴간의 폭보다 넓게 형성하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선방법.
- 제 1항에 있어서, 제 2절연막은 플라즈마 상태에서 형성된 실리콘 산화막, 실리콘 질산화막 또는 실리콘 질화막 중 선택되는 하나의 막인 것을 특징으로 하는 반도체 소자의 다층 금속 배선방법.
- 제 1항에 있어서, 상기 제 2절연막은 SiH4를 소오스로 하는 산화막인 것을 특징으로 하는 반도체 소자의 다층 금속 배선방법.
- 제 1항에 있어서, 상기 제 3절연막은 O3TEOS막인 것을 특징으로 하는 반도체 소자의 다층 금속 배선방법.
- 제 1항에 있어서, 상기 제 1마스크 패턴의 제거 단계와 제 3 절연막을 형성단계 사이에 플라즈마 상태에서 형성되는 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선방법.
- 제 6항에 있어서, 상기 플라즈마 상태에서 형성되는 절연막은 플라즈마 상태에서 형성된 실리콘 산화막, 실리콘 질산화막 또는 실리콘 질화막 중 선택되는 하나의 막인 것을 특징으로 하는 반도체 소자의 다층 금속 배선방법.
- 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 평탄화 산화막은 SOG막인 것을 특징으로 하는 반도체 소자의 다층 금속 배선방법.※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042304A KR970030661A (ko) | 1995-11-20 | 1995-11-20 | 반도체 소자의 다층 금속 배선 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042304A KR970030661A (ko) | 1995-11-20 | 1995-11-20 | 반도체 소자의 다층 금속 배선 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970030661A true KR970030661A (ko) | 1997-06-26 |
Family
ID=66588079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950042304A KR970030661A (ko) | 1995-11-20 | 1995-11-20 | 반도체 소자의 다층 금속 배선 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970030661A (ko) |
-
1995
- 1995-11-20 KR KR1019950042304A patent/KR970030661A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
| KR970067775A (ko) | 반도체 장치 | |
| KR960042979A (ko) | 미세패턴 형성방법 | |
| KR960035802A (ko) | 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법 | |
| KR970030661A (ko) | 반도체 소자의 다층 금속 배선 방법 | |
| KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
| KR970023630A (ko) | 반도체 소자 제조방법 | |
| KR970052506A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR970052386A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR970052385A (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR970052949A (ko) | 반도체 장치의 배선 방법 | |
| KR960039288A (ko) | 반도체장치 제조방법 | |
| KR970023737A (ko) | 반도체장치의 금속배선 형성방법 | |
| KR930022473A (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| KR970052405A (ko) | 반도체장치의 미세 콘택홀 형성 방법 | |
| KR970052537A (ko) | 반도체장치의 제조방법 | |
| KR960015729A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR970053542A (ko) | 반도체 소자의 비아 콘택 형성방법 | |
| KR970053532A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR960019533A (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR950021414A (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| KR970052486A (ko) | 측벽 산화막을 가지는 접촉창 형성 방법 | |
| KR970053571A (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR970053561A (ko) | 반도체 장치의 비아홀 형성 방법 | |
| KR970018177A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |