JPS6185844A - 集積回路とその製法 - Google Patents

集積回路とその製法

Info

Publication number
JPS6185844A
JPS6185844A JP21361185A JP21361185A JPS6185844A JP S6185844 A JPS6185844 A JP S6185844A JP 21361185 A JP21361185 A JP 21361185A JP 21361185 A JP21361185 A JP 21361185A JP S6185844 A JPS6185844 A JP S6185844A
Authority
JP
Japan
Prior art keywords
insulating layer
conductor track
conductor
integrated circuit
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21361185A
Other languages
English (en)
Inventor
ニコラス、ココタキス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS6185844A publication Critical patent/JPS6185844A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体基板内に作られた能動回路η・ら絶
縁層によって分離されている多層配線構造を備えるＩＫ
積回路とその製造方法に関するものである。
〔従来の技術〕
ドイツ連邦共和国特許出願公開第３２３４９０７号およ
び特開昭５９−６８９５３号公報によりこの種の集積回
路の製造方法の１つが公知であり。
又この方法ｌ二よって作られる回路も推定することがで
きる。この回路の一部の断面が第５図（二示されている
のでそれを簡単に検討することにする。
この公知回路では図に示されていない能動回路部分を含
む基板ＳＵの表面に例えば二酸化シリコンの絶縁層Ｉｓ
があり、この層の上に導体路ＡＬＩを含む第１導体路平
面が設けられる。この導体路平面の導体路ＡＬＩを導体
路ＡＬ２を含む第２導体路平面から電気絶縁するため２
つの絶縁層１８１とＩ８２が設けられ、その第１絶縁層
１８１は吸湿性材料例えばポリイミドから成るのに灼し
、第２絶縁層Ｉ８２は湿気反発性の材料例えば窒化シリ
コンから成り、第１絶縁層１８１を湿気の侵入に対して
保護する。第１導体路平面の導体路ＡＬＩと第２導体路
平面の導体路ＡＬ２との間に所望される導電結合は接触
孔ＫＬを通して形成される。
この場合接触孔ＫＬ内で導体路ＡＬ２が導体路ＡＬＩの
直上に置かれている。第１と第２の絶縁層の構造化処理
（二基き、これらの絶縁層は接触孔ＫＬの周縁において
開放側面Ｆｌを持つ。この側面においてｍｓ絶縁層ＩＳ
Ｉは第２導体路平面が形成されるまでは湿気侵入に対し
て無防備である。この情況は第６図に示されている。従
って公知の製造方法ではこの段階で湿気が侵入し、製作
された回路の電気的パラメータをマイナス側に変化させ
特に不安定性を増大させる。従来の製造方法においては
この点を考えてｍｚｊｉｉ体路平面体形平面に加熱によ
って回路に侵入した湿気を除去することが試みられてい
る。しかしこの方法は不充分である上第２導体路平面を
即熱直後に形成させない限り湿気が再び侵入する。
〔発明が解決しようとする問題点〕
この発明の目的は、湿気の侵入が皆無であって製造工程
中に７Ｉｎ熱する必要のない多層配線集積回路とその製
造方法を提供することである。
〔問題点の解決手段〕
この目的は特許請求の範囲ｍ１項と第７項に特徴として
挙げた構造ならびに製造工程を採用することによって達
成される。
この発明の種々の実施態様は特許請求の範囲第２項乃至
第６項ならびに第８項乃至第１６項に示されている。こ
の発明は現行の半桿体技術（バイポーラ、ＭＯ８，ＭＩ
８．ＳＯ８，ＥＳＦｌ、　　頁／■族半導体その他）の
いずれに対しても応用可能である。
〔実施例〕
以下７ｍ１図乃至第４図についてこの発明を更に詳細【
二説明する。
図面では対応部分に同じ符号がつけられている。又図を
見易くするためこの発明に直接関係する部分だけが示さ
れ、その他の部分例えば電気ヤ線％表面安定化層等は除
かれている。
この発明による集積回路の製造工程の始めの部分は第５
図、第６図に示すように公知の工程段に従うもので、基
板ＳＵ内に能動回路部分となる種々の層と配線平面が次
のように形成される。
まず（社）３１層として絶縁！ηＩｓを析出させる。こ
の層は基板Ｓ　Ｕの内部の能動回路部分を続いて設けら
れる多層配線構造層から絶縁し１′？、護するものであ
る。絶縁層Ｉｓは例えば主としてＳｉｎ！を含むものと
することができる。続いてこの絶縁層Ｉｓの上ｌ二第１
導体格平面を例えばポリシリコン、金漠又は金属ゲイ化
物として析出させる。それぞれの回路型式に灼する電気
的条件に剌応してこの導体路平面を公知方法により構造
化して個々の導体路ＡＬＬを形成させる。この導体路と
第１導体路平面の構造化によって無用した絶縁層１ｓの
部分の上にＪｔ絶縁層１３１を設け、これを誘電層なら
びに凹凸平坦化層とする。この層にはポリイミドその他
の有機材料が使用される。温度処理等の公知工程段又は
光反応網状化可能のポリイミドの場合光照射によってこ
の絶縁層材料を網状化（環状化）して安定にする。しか
し有機材料特にポリイミドは、吸湿性であると同時に続
いて設けられる金属化平面に幻する接層性が低いという
欠点を持つ。史にこの金属化平面の構造化に際して別の
問題が起る。
ドイツ連邦共和国特許出願公開第３２１１９０７号（特
開昭５９−６ｓ９５３）によれば、上記の事情を考えて
第ｌ絶！ｊ層の後に湿気及発性であり例えば無機材料を
含む第２絶縁！ｌ３１８２が設けられる。この目的の達
成に特に逼しているのは窒化ンリフンであるが、二酸化
ノリフンの使用も可能である。後から設けられる導体路
平面の導体路ＡＬ２と始めの導体路平面の導体路Ａ　ｌ
　ｌの導電結合を可能にするため５両絶縁層１８１，１
８２に公知方法によって接触孔ＫＬをエツチングによっ
てあける。しかしこれによって絶縁層１８１とＩＳ２が
接触孔ＫＬの縁端しおいて第６図（：示すような露出側
面Ｆｌを持つことになる。これによって１１に述べた欠
点が生ずる。
この発明による集積回路では接触孔ＫＬがあけられ露出
側面が形成されるのに続（すて、第２絶縁層ＩＳ２の外
に接噛孔ＫＬ内の露出側面Ｆｌと接触孔の形成によって
鈷出した導体路ＡＬＩの表面部分をも覆う第３絶縁層１
８３が設けられる。この層の材料としてはｊ！を機化合
物中の湿２反発性のものが使用される。窒化物特に窒化
シリコンが有効であることが確かめられている。第３絶
縁層１３３の厚さは５０ｎｍから１５μｍの間に選ばれ
る。
接触孔ＫＬの露出側面を被覆することによりその直径は
被覆絶！ｊ層ＩＳ３の厚さの２倍より僅か少ないだけ縮
小されるが、これは設計のルールに従って始めから考慮
しておくことができるので問題はない。絶縁層１８３の
形成電；続いて導体路ＡＬＩを接触孔ＫＬ内で直接覆っ
ている絶縁ＲＩＢ３の部分子を絶縁層１８３の材料を侵
食しないエツチング剤によって１−食可能の物質に化学
的に変換させる。この変換は例えば°逼解によることが
できる。電解液としては特に濃度０５乃至１０％の苛性
カリ溶液が好適である。このように変換された部分子は
通常のエツチング技術によって除去され、゛　それによ
って接触孔内の第１導体路平面の導体路へＬ１は再び露
出するが、上記の側面Ｆ１は第３絶縁層１８３で覆われ
たままになっている。そのためにはこの第３絶Ｕ層１ｓ
３の材料を侵食しないエツチング剤を使用することが必
要である。これＣ二適したエツチング剤は例えば濃度ｌ
乃至１゜チのフッ化水素酸である。
ここで第ｚｉＡ体格平面の材料が通常の技術例えばスパ
ッタリング又はＭＷによって設けられ、公知の技術によ
って構造化されて所望の導体路ＡＬ２が形成される。こ
の導体路ＡＬ２は接触孔ＫＬ内でｍｌｉｉＪ体路平面の
導体路ＡＬＩに電気結合される。
上記の方法によってこの発明による２層配線構造の半導
体回路を作ることができる。３′内以上の配線面構造と
するためには、構造化された第２導体路平面上に第１乃
至第３絶υ層Ｉ　Ｓ　１．　　Ｉ　Ｓ　２、ＩＳ３に灼
応する３層１８１０．ｌ５２０．ｌ５３０を設ける。そ
の中特に最後の絶縁層ｌ５３０は絶縁層ＩＳ３と同様に
その型刃Ｔを化学変換した後エツチングにより除去し、
続いて第３の導Ｃ＆路平面ｊｍを設けて構造化する。こ
の“夷３絶縁１脅の形成と（、“４債化”および別のＩ
ｉλ体路体格ｉ−面層の形成とｔ１隻造化”という工程
段を所望多届睨腺１．ｌ造の総ての層が完成するまで繰
り返す。これによってこの発明による多＠妃線購造を備
える半導体回路が上記の方法によって作られる。
引続き表面安定化処理等の工程段が実施されるが、これ
らはこの発明の要旨に含まれるものではない。
【図面の簡単な説明】
ｉ１図乃至７ＪＪ４図はこの発明（二よる集積回路製造
工程の４段階においてのデバイス断面構造を示し、男５
図と第６図はこの発明に関連する半導体回路の公知製造
工程中の２段階におけるデバイス断面４．１！造を示す
。 各図面において。 ＳＩＪ・・・基板、　　ＩＳ・・・絶縁層、　ＡＬＩ乃
至ＡＬ３・・・！＠１乃至第３導体路、　　　ＩＳＩ乃
至ＩＳ３・・・第１乃至第３絶縁層、　ＫＬ・・・接触
孔。 （ｆｉｌｌ＋４１“ＥｊＡ＃”士富村　！−］；、゛、
ん １−。

Claims (1)

  1. 【特許請求の範囲】 １）基板（ＳＵ）内部にある能動回路部分から絶縁層（
    ＩＳ）によつて隔離された多層配線構造を備える集積回
    路において、絶縁層（ＩＳ）の上に導体路（ＡＬ１）を
    含む第１導体路平面、誘電層としての吸湿性材料から成
    る第１絶縁層（ＩＳ１）と凹凸打消し部分、下に置かれ
    た第１絶縁層（ＩＳ１）に湿気の侵入を阻止する湿気反
    発性の第２絶縁層（ＩＳ２）、第１導体路平面の導体路
    （ＡＬ１）と接触孔（ＫＬ）を通して電気結合されてい
    る導体路（ＡＬ２）を含む第２導体路平面とを含む多層
    配線構造を備えるものにおいて、湿気反発性の第２絶縁
    層（ＩＳ２）と導体路（ＡＬ２）を含む導体路平面の間
    に湿気反発性の第３絶縁層（ＩＳ３）が設けられ、この
    層が第１と第２の絶縁層の接触孔（ＫＬ）内で露出した
    側面（Ｆ１）を両方共覆う形になつていることを特徴と
    する多層配線集積回路。 ２）湿気反発性の第３絶縁層（ＩＳ３）が主として無機
    材料を含むことを特徴とする特許請求の範囲第１項記載
    の集積回路。 ３）湿気反発性の第３絶縁層（ＩＳ３）が主として窒化
    シリコンを含むことを特徴とする特許請求の範囲第１項
    又は第２項記載の集積回路。 ４）第３絶縁層（ＩＳ３）が５０ｎｍと１．５μｍの間
    の厚さであることを特徴とする特許請求の範囲第１項乃
    至第３項の１つに記載の集積回路。 ５）第２導体路平面の上に導体路（ＡＬ３）を含む複数
    の導体路平面が設けられ、その導体路（ＡＬ３）がそれ
    ぞれその下にある導体路平面の導体路（ＡＬ２）と接触
    孔（ＫＬ）を通して電気結合されていることを特徴とす
    る特許請求の範囲第１項乃至第４項の１つに記載の集積
    回路。 ６）導体路（ＡＬ３）を含む導体路平面がそれぞれその
    下にある導体路平面から３つの絶縁層（ＩＳ１０、ＩＳ
    ２０、ＩＳ３０）によつて隔離され、これらの絶縁層は
    その特性と形状の点で第１、第２および第３の絶縁層（
    ＩＳ１、ＩＳ２、ＩＳ３）に対応していることを特徴と
    する特許請求の範囲第５項記載の集積回路。 ７）基板（ＳＵ）内部にある能動回路部分から絶縁層（
    ＩＳ）によつて隔離された多層配線構造を備える集積回
    路において、絶縁層（ＩＳ）の上に導体路（ＡＬ１）を
    含む第１導体路平面、誘電層としての吸湿性材料から成
    る第１絶縁層（ＩＳ１）と凹凸打消し部分、下に置かれ
    た第１絶縁層（ＩＳ１）に湿気の侵入を阻止する湿気反
    発性の第２絶縁層（ＩＳ２）、第１導体路平面の導体路
    （ＡＬ１）と接触孔（ＫＬ）を通して電気結合されてい
    る導体路（ＡＬ２）を含む第２導体路平面とを含む多層
    配線構造を備える集積回路を製造するため、湿気反発性
    の第３絶縁層（ＩＳ３）を第２絶縁層（ＩＳ２）と接触
    孔（ＫＬ）の上に全面的に形成させ、その際接触孔（Ｋ
    Ｌ）において第１と第２の絶縁層（ＩＳ１、ＩＳ２）の
    露出側面（Ｆ１）が共に覆われて接触孔（ＫＬ）の直径
    がいくらか縮小されるようにすること、接触孔（ＫＬ）
    内で第１導体路平面の導体路（ＡＬ１）を覆つている第
    ３絶縁層部分（Ｔ）を選択的の化学変換によって第３絶
    縁層（ＩＳ３）の材料を侵食しないエッチング剤によつ
    てエッチング可能の材料に変え、その際両絶縁層（ＩＳ
    １、ＩＳ２）の側面（Ｆ１）を覆つている第３絶縁層（
    ＩＳ３）の部分は第１導体路平面の導体路（ＡＬ１）に
    達するまで化学変換から除外されるようにすること、第
    ３絶縁層（ＩＳ３）の化学変換された部分（Ｔ）をエッ
    チングによつて除去し、接触孔（ＫＬ）にある第１導体
    路面の導体路（ＡＬ１）を再び露出させると同時に、接
    触孔の側面（Ｆ１）は第３絶縁層（ＩＳ３）で覆われた
    ままにしておくこと、第２導体路層を全面的に設け、こ
    れに構造を作つて接触孔（ＫＬ）内で第１導体路平面の
    導体路（ＡＬ１）と電気的に接触する導体路（ＡＬ２）
    を形成させることを特徴とする多層配線構造を備える集
    積回路の製造方法。 ８）第３絶縁層（ＩＳ３）に無機化合物を使用すること
    を特徴とする特許請求の範囲第７項記載の方法。 ９）第３絶縁層（ＩＳ３）を主として無機化合物を含む
    ものとすることを特徴とする特許請求の範囲第７項記載
    の方法。 １０）無機化合物として窒化物特に窒化シリコンが使用
    されることを特徴とする特許請求の範囲第８項又は第９
    項記載の方法。 １１）第３絶縁層（ＩＳ３）が５０ｎｍから１．５μｍ
    の間の厚さに形成されることを特徴とする特許請求の範
    囲第７項乃至第１０項の１つに記載の方法。 １２）化学変換が適当な電解質を使用する電解によるこ
    とを特徴とする特許請求の範囲第７項乃至第１１項の１
    つに記載の方法。 １３）電解液として苛性カリ溶液が使用されることを特
    徴とする特許請求の範囲第１２項記載の方法。 １４）苛性カリ溶液が０．５乃至１０％の濃度で使用さ
    れることを特徴とする特許請求の範囲第１３項記載の方
    法。 １５）第３絶縁層（ＩＳ３）の化学変換された部分を除
    去するエッチング剤としてフッ化水素酸が１乃至１０％
    の濃度で使用されることを特徴とする特許請求の範囲第
    ７項乃至第１４項の１つに記載の方法。 １６）追加された３つの絶縁層（ＩＳ１０、ＩＳ２０、
    ＩＳ３０）と下にある第３導体路平面の導体路（ＡＬ２
    ）への接触孔（ＫＬ）を持つ第３導体路層の形成と構造
    化が最初の３つの絶縁層（ＩＳ１、ＩＳ２、ＩＳ３）と
    第２導体路層の形成ならびに構造化と同様な過程によつ
    て行われること、この層形成・構造化操作が必要とする
    総ての導体路層の形成と構造化の終了まで繰り返される
    ことを特徴とする特許請求の範囲第７項乃至第１５項の
    一つに記載の方法。
JP21361185A 1984-09-28 1985-09-26 集積回路とその製法 Pending JPS6185844A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3435780 1984-09-28
DE3435780.7 1984-09-28

Publications (1)

Publication Number Publication Date
JPS6185844A true JPS6185844A (ja) 1986-05-01

Family

ID=6246695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21361185A Pending JPS6185844A (ja) 1984-09-28 1985-09-26 集積回路とその製法

Country Status (2)

Country Link
EP (1) EP0177845A1 (ja)
JP (1) JPS6185844A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01150342A (ja) * 1987-12-07 1989-06-13 Nec Corp 多層配線構造体及びその製造方法
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
JP2001230505A (ja) * 1999-12-17 2001-08-24 Infineon Technologies Ag 集積回路の電気配線及びその製法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656732A (en) * 1984-09-26 1987-04-14 Texas Instruments Incorporated Integrated circuit fabrication process
DE3728348A1 (de) * 1987-08-25 1989-03-09 Siemens Ag Mehrlagenverdrahtung fuer hoechstintegrierte halbleiterbauelemente
JPH0289346A (ja) * 1988-09-27 1990-03-29 Toshiba Corp 半導体装置及びその製造方法
US5177588A (en) * 1991-06-14 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including nitride layer
GB2279804A (en) * 1993-07-02 1995-01-11 Plessey Semiconductors Ltd Insulating layers for multilayer wiring
JPH08139194A (ja) * 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US6720249B1 (en) * 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
EP0075454B1 (en) * 1981-09-18 1987-11-25 Fujitsu Limited Semiconductor device having new conductive interconnection structure and method for manufacturing the same
US4451326A (en) * 1983-09-07 1984-05-29 Advanced Micro Devices, Inc. Method for interconnecting metallic layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01150342A (ja) * 1987-12-07 1989-06-13 Nec Corp 多層配線構造体及びその製造方法
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
US5946799A (en) * 1991-10-24 1999-09-07 Kawasaki Steel Corporation Multilevel interconnect method of manufacturing
JP2001230505A (ja) * 1999-12-17 2001-08-24 Infineon Technologies Ag 集積回路の電気配線及びその製法

Also Published As

Publication number Publication date
EP0177845A1 (de) 1986-04-16

Similar Documents

Publication Publication Date Title
JPS6185844A (ja) 集積回路とその製法
KR19980028939A (ko) 게이트전극의 제조방법 및 그에 따라 제조된 게이트 구조
JPH1065113A (ja) 強誘電体キャパシタ
JPS62109341A (ja) 半導体装置の製造方法
JPH09148326A (ja) 半導体素子およびその製造方法
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
KR930011537B1 (ko) 반도체 장치 제조방법
JP2663662B2 (ja) 半導体装置の製造方法
JP2551030B2 (ja) 半導体装置およびその製造方法
JPH01110749A (ja) 半導体装置の製造方法
JPS59168634A (ja) 半導体装置の製造方法
KR100728945B1 (ko) 금속라인의 형성방법
JPS583252A (ja) 半導体集積回路装置
JPH03209823A (ja) 樹脂封止型半導体装置
JP2553101B2 (ja) 半導体装置
JP2928953B2 (ja) 薄膜装置
JPS6118350B2 (ja)
JPS58105553A (ja) 半導体装置の製造方法
JPS58110055A (ja) 半導体装置
JPS59188127A (ja) 多層配線を有する電子回路装置とその製造法
JPS5886744A (ja) 半導体集積回路装置
JPS59181075A (ja) ジヨセフソン集積回路装置の製造方法
JPS63260053A (ja) 半導体装置の製造方法
JPS5989437A (ja) 半導体装置の製造方法
JPH06132460A (ja) リードフレーム及びその製造方法