JPS61260638A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61260638A JPS61260638A JP10236885A JP10236885A JPS61260638A JP S61260638 A JPS61260638 A JP S61260638A JP 10236885 A JP10236885 A JP 10236885A JP 10236885 A JP10236885 A JP 10236885A JP S61260638 A JPS61260638 A JP S61260638A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- flattening
- inorganic
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 abstract description 10
- 239000012530 fluid Substances 0.000 abstract description 7
- 238000001020 plasma etching Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、表面に段差部が形成されている半導体基板上
に絶縁膜を形成し、この絶縁膜の表面を平坦にする様な
半導体装置の製造方法に関するものである。
に絶縁膜を形成し、この絶縁膜の表面を平坦にする様な
半導体装置の製造方法に関するものである。
本発明は、上記の様な半導体装置の製造方法において、
絶縁膜上に無機系の平坦化膜を形成し更にその上に有機
系の平坦化膜を形成して、これらの平坦化膜と絶縁膜と
をエッチバックすることによって、表面の平坦度が高い
半導体装置を製造することができる様にしたものである
。
絶縁膜上に無機系の平坦化膜を形成し更にその上に有機
系の平坦化膜を形成して、これらの平坦化膜と絶縁膜と
をエッチバックすることによって、表面の平坦度が高い
半導体装置を製造することができる様にしたものである
。
半導体装置の表面を平坦にする技術は、多層配線を実現
するために不可欠の技術であり、また半導体基板に埋め
込み絶縁膜を形成する場合等にも必要な技術である。
するために不可欠の技術であり、また半導体基板に埋め
込み絶縁膜を形成する場合等にも必要な技術である。
この様な平坦化技術の１つとして、エッチバンク法があ
る。そしてＳｅｍ１ｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ
（プレスジャーナル社）１９８４．１０ １１６〜１
３７頁には、シリカフィルム等の無機系流動物を絶縁膜
上に塗布して平坦化膜を形成してからエッチバックする
方法と、フォトレジストやポリイミド系樹脂等の有機系
流動物を絶縁膜上に塗布して平坦化膜を形成してからエ
ッチバンクする方法とが示されている。
る。そしてＳｅｍ１ｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ
（プレスジャーナル社）１９８４．１０ １１６〜１
３７頁には、シリカフィルム等の無機系流動物を絶縁膜
上に塗布して平坦化膜を形成してからエッチバックする
方法と、フォトレジストやポリイミド系樹脂等の有機系
流動物を絶縁膜上に塗布して平坦化膜を形成してからエ
ッチバンクする方法とが示されている。
ところが、シリカフィルムを絶縁膜上に厚く塗布すると
、エツチング速度調整のためのエッチバンク前における
熱処理によって、シリカフィルムにクランクが発生する
。このために、シリカフィルムを厚く塗布すること、つ
まり平坦度を向上させることは困難である。
、エツチング速度調整のためのエッチバンク前における
熱処理によって、シリカフィルムにクランクが発生する
。このために、シリカフィルムを厚く塗布すること、つ
まり平坦度を向上させることは困難である。
また、絶縁膜としてＰＳＧを用い且つ平坦化膜としてフ
ォトレジストを用いると、エツチングの時間の経過と共
にフォトレジストのエツチングのみが加速されて、平坦
面を得ることができない。
ォトレジストを用いると、エツチングの時間の経過と共
にフォトレジストのエツチングのみが加速されて、平坦
面を得ることができない。
特にＣＶＤ法によって形成した絶縁膜のオーバハング部
におけるエツチング速度が速く、へｉ配線の肩の部分に
窪みが生したりする。
におけるエツチング速度が速く、へｉ配線の肩の部分に
窪みが生したりする。
これに対して、絶縁膜Ｓｉ３Ｎ＜を用いると、エッチバ
ンクは安定的に行うことができるが、誘電率が高いため
に寄生容量が大きくなる等の別の問題点が生じる。
ンクは安定的に行うことができるが、誘電率が高いため
に寄生容量が大きくなる等の別の問題点が生じる。
本発明による半導体装置の製造方法は、無機系の平坦化
膜４を絶縁膜１，６上に形成する工程と、有機系の平坦
化膜５を前記無機系の平坦化膜４上に形成する工程と、
前記有機系及び無機系の平坦化膜５，４並びに前記絶縁
膜１．６をエッチバンクする工程とを夫々具備すること
を特徴としている。
膜４を絶縁膜１，６上に形成する工程と、有機系の平坦
化膜５を前記無機系の平坦化膜４上に形成する工程と、
前記有機系及び無機系の平坦化膜５，４並びに前記絶縁
膜１．６をエッチバンクする工程とを夫々具備すること
を特徴としている。
本発明による半導体装置の製造方法によれば、無機系の
平坦化膜４の上に更に有機系の平坦化膜５を形成するの
で、膜厚を大きくすることができない無機系の平坦化膜
４のみを形成する場合に比べて、平坦化膜４．５全体の
膜厚を大きくすることができる。
平坦化膜４の上に更に有機系の平坦化膜５を形成するの
で、膜厚を大きくすることができない無機系の平坦化膜
４のみを形成する場合に比べて、平坦化膜４．５全体の
膜厚を大きくすることができる。
また、絶縁膜１．６の上には無機系の平坦化膜４を形成
するので、有機系の平坦化膜５を絶縁膜１．６の上に形
成する場合に比べて、エッチパック時に段差部における
絶縁膜１．６の異常エッチ現象が発生しにくい。
するので、有機系の平坦化膜５を絶縁膜１．６の上に形
成する場合に比べて、エッチパック時に段差部における
絶縁膜１．６の異常エッチ現象が発生しにくい。
以下、本発明の第１及び第２実施例を第１図及び第２図
を参照しながら説明する。
を参照しながら説明する。
第１図が、多層配線に適用した第１実施例における工程
を示している。この第１実施例では、第１図Ａに示す様
に、５．２重量％のＰを含有するＰＳＧ等の層間絶縁膜
１をＣＶＤ法等によってＳｉ基板２上にまず形成する。
を示している。この第１実施例では、第１図Ａに示す様
に、５．２重量％のＰを含有するＰＳＧ等の層間絶縁膜
１をＣＶＤ法等によってＳｉ基板２上にまず形成する。
但し、Ｓｉ基板２の表面には第１層目のＡＩ！配線３が
設けられているので、このＳｉ基板２の表面には段差部
が形成されている。このために、層間絶縁膜１にもＡｐ
配線３の断面形状と略相似の段差部が形成される。
設けられているので、このＳｉ基板２の表面には段差部
が形成されている。このために、層間絶縁膜１にもＡｐ
配線３の断面形状と略相似の段差部が形成される。
次に、シリカフィルム等の無機系流動物を層間絶縁膜１
上に比較的薄く塗布して、無機系の平坦化膜４を形成す
る。この無機系の平坦化膜４は、第１図Ａに示す様に、
層間絶縁膜１の平坦部よりも段差部により厚く形成され
る。このために無機系の平坦化膜４の表面は、眉間絶縁
膜１の表面よりも平坦度が向上している。
上に比較的薄く塗布して、無機系の平坦化膜４を形成す
る。この無機系の平坦化膜４は、第１図Ａに示す様に、
層間絶縁膜１の平坦部よりも段差部により厚く形成され
る。このために無機系の平坦化膜４の表面は、眉間絶縁
膜１の表面よりも平坦度が向上している。
次に、フォトレジスト等の有機系流動物を無機系の平坦
化膜４上に比較的厚く塗布して、有機系の平坦化膜５を
形成する。無機系の平坦化膜４の表面がある程度平坦で
ありしかも有機系流動物を比較的厚く塗布するために、
第１図Ａに示す様に、有機系の平坦化膜５の表面は略平
坦である。
化膜４上に比較的厚く塗布して、有機系の平坦化膜５を
形成する。無機系の平坦化膜４の表面がある程度平坦で
ありしかも有機系流動物を比較的厚く塗布するために、
第１図Ａに示す様に、有機系の平坦化膜５の表面は略平
坦である。
次に、層間絶縁膜ｌと平坦化膜４．５とのエツチング速
度を揃えるために、これらを熱処理する。
度を揃えるために、これらを熱処理する。
但しこの熱処理は、Ａｊ’配綿３の熔融を防止するため
に、４００℃以下の低温で行う。
に、４００℃以下の低温で行う。
その後、ＣＨＦ、と０２との混合ガスやＣＦ、と０２と
の混合ガス等を用いた反応性イオンエツチングによって
、平坦化膜５，４及び層間絶縁膜１をエッチバックする
。なおこの時、混合ガスの混合比を調整することによっ
て、眉間絶縁膜１と平坦化膜４゜５とのエツチング速度
を更に揃える。
の混合ガス等を用いた反応性イオンエツチングによって
、平坦化膜５，４及び層間絶縁膜１をエッチバックする
。なおこの時、混合ガスの混合比を調整することによっ
て、眉間絶縁膜１と平坦化膜４゜５とのエツチング速度
を更に揃える。
すると、第１図Ｂに示す様に、略平坦な表面を有する眉
間絶縁膜１が露出する。従って、この略平坦な表面を有
する眉間絶縁ｌＩ！１上に第２層目の＾ｌ配線（図示せ
ず）を設けることによって、多層配線を行うことができ
る。
間絶縁膜１が露出する。従って、この略平坦な表面を有
する眉間絶縁ｌＩ！１上に第２層目の＾ｌ配線（図示せ
ず）を設けることによって、多層配線を行うことができ
る。
第２図は、埋め込み絶縁膜の形成に適用した第２実施例
における工程を示している。この第２実施例では、Ａｌ
配線３が設けられる変わりに第２図Ａに示す様に埋め込
み絶縁膜６を形成するための凹部７がＳｉ基板２の表面
に設けられることによって、このＳｉ基板２の表面に段
差部が形成されている。
における工程を示している。この第２実施例では、Ａｌ
配線３が設けられる変わりに第２図Ａに示す様に埋め込
み絶縁膜６を形成するための凹部７がＳｉ基板２の表面
に設けられることによって、このＳｉ基板２の表面に段
差部が形成されている。
しかしこの第２実施例でも、既述の第１実施例と同様の
工程によって、第２図Ｂに示す様に略平坦な表面を有す
る埋め込み絶縁膜６を形成することができる。
工程によって、第２図Ｂに示す様に略平坦な表面を有す
る埋め込み絶縁膜６を形成することができる。
本発明による半導体装置の製造方法によれば、平坦化膜
全体の膜厚を大きくすることができるので、エッチバン
クによって表面の平坦度が高い半導体装置を製造するこ
とができる。
全体の膜厚を大きくすることができるので、エッチバン
クによって表面の平坦度が高い半導体装置を製造するこ
とができる。
またエッチバンク時に段差部における絶縁膜の異常エッ
チ現象が発生しにくいので、このことによっても表面の
平坦度が高い半導体装置を製造することができる。
チ現象が発生しにくいので、このことによっても表面の
平坦度が高い半導体装置を製造することができる。
第１図及び第２図は夫々本発明の第１及び第２実施例に
おける工程を示す半導体装置の側断面図である。 なお図面に用いた符号において、 １−− 一層間絶縁膜 ２−− Ｓｉ基板 ４ 無機系の平坦化膜 ５−＝ −有機系の平坦化膜 ６−−−−−−−一一理め込み絶縁膜 である。
おける工程を示す半導体装置の側断面図である。 なお図面に用いた符号において、 １−− 一層間絶縁膜 ２−− Ｓｉ基板 ４ 無機系の平坦化膜 ５−＝ −有機系の平坦化膜 ６−−−−−−−一一理め込み絶縁膜 である。
Claims (1)
- 【特許請求の範囲】 表面に段差部が形成されている半導体基板上に絶縁膜を
形成し、この絶縁膜の表面を平坦にする様な半導体装置
の製造方法において、 無機系の平坦化膜を前記絶縁膜上に形成する工程と、 有機系の平坦化膜を前記無機系の平坦化膜上に形成する
工程と、 前記有機系及び無機系の平坦化膜並びに前記絶縁膜をエ
ッチバックする工程とを夫々具備することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10236885A JPS61260638A (ja) | 1985-05-14 | 1985-05-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10236885A JPS61260638A (ja) | 1985-05-14 | 1985-05-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61260638A true JPS61260638A (ja) | 1986-11-18 |
Family
ID=14325514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10236885A Pending JPS61260638A (ja) | 1985-05-14 | 1985-05-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61260638A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03288431A (ja) * | 1990-04-05 | 1991-12-18 | Nec Corp | エッチバック平坦化方法 |
| US5110763A (en) * | 1990-01-29 | 1992-05-05 | Yamaha Corporation | Process of fabricating multi-level wiring structure, incorporated in semiconductor device |
-
1985
- 1985-05-14 JP JP10236885A patent/JPS61260638A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5110763A (en) * | 1990-01-29 | 1992-05-05 | Yamaha Corporation | Process of fabricating multi-level wiring structure, incorporated in semiconductor device |
| JPH03288431A (ja) * | 1990-04-05 | 1991-12-18 | Nec Corp | エッチバック平坦化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH05243223A (ja) | 集積回路装置の製造方法 | |
| US4732658A (en) | Planarization of silicon semiconductor devices | |
| JPS6242537A (ja) | スピンオンしたゲルマニウムガラス | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JPH0923001A (ja) | 半導体装置の製造方法 | |
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPS61260639A (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPS5893329A (ja) | 絶縁層の平担化方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH0637069A (ja) | 半導体装置の製造方法 | |
| JPS6273634A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPH08293493A (ja) | 平坦化絶縁膜の形成方法 | |
| JPS5969950A (ja) | 多層配線形成方法 | |
| JPS62281345A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| JPH01111353A (ja) | 半導体集積回路の製造方法 | |
| JPH0387048A (ja) | 層間膜の形成方法 | |
| JPS61144849A (ja) | 半導体装置の製造方法 | |
| JPH0432232A (ja) | 半導体装置の製造方法 |