JPH0387048A - 層間膜の形成方法 - Google Patents
層間膜の形成方法Info
- Publication number
- JPH0387048A JPH0387048A JP22592089A JP22592089A JPH0387048A JP H0387048 A JPH0387048 A JP H0387048A JP 22592089 A JP22592089 A JP 22592089A JP 22592089 A JP22592089 A JP 22592089A JP H0387048 A JPH0387048 A JP H0387048A
- Authority
- JP
- Japan
- Prior art keywords
- spin
- layer
- film
- sog
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 44
- 239000007788 liquid Substances 0.000 claims abstract description 20
- 239000011521 glass Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 abstract description 4
- 239000007787 solid Substances 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 238000004528 spin coating Methods 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、層間膜の形成方法に関する。ことにVLS
lの製造に用いられる。
lの製造に用いられる。
(ロ)従来の技術
従来、VLSIの層間膜は、配線層と絶縁層とが順に積
層された段差を有する基板上に、固型分が15〜20重
量%の高濃度のスピンオングラス液(以下SOG液とす
る)を、3000〜5000rpmの高速条件にしたス
ピンオンコーターによって塗布し加熱することによって
、スピンオングラス層(以下606層とする)を形成し
て作製されている。
層された段差を有する基板上に、固型分が15〜20重
量%の高濃度のスピンオングラス液(以下SOG液とす
る)を、3000〜5000rpmの高速条件にしたス
ピンオンコーターによって塗布し加熱することによって
、スピンオングラス層(以下606層とする)を形成し
て作製されている。
(ハ)発明が解決しようとする課題
従来の800層は、下地の段差によって発生する膜厚の
ムラが大きく、平坦化の効果が弱く約05μmの段差が
残るという問題がある。
ムラが大きく、平坦化の効果が弱く約05μmの段差が
残るという問題がある。
この発明は、前記問題を解決するためになされたもので
あって、膜厚のムラが小さく、平坦化効果の大きい80
0層を形成しうる層間膜の形成方法を提供しようとする
ものである。
あって、膜厚のムラが小さく、平坦化効果の大きい80
0層を形成しうる層間膜の形成方法を提供しようとする
ものである。
(ニ)課題を解決するための手段
この発明者は、前記課題を遠戚するために種々の実験を
行ったところ、深さ1μm1幅lμ−の溝状凹部の段差
を有する基板上に6〜lO%の低濃度SOG液を100
0〜250Orpmの低回転速度の条件に設定したスピ
ンオンコーターを用いて塗布し加熱して800層を形成
したところ、この800層の層厚のムラは小さいという
事実と、更にこの上に再び低濃度SOG液を用いて80
0層を形成したところ、段差が0.2〜0.3μmに平
坦化されるという事実を見出しこの発明に至った。
行ったところ、深さ1μm1幅lμ−の溝状凹部の段差
を有する基板上に6〜lO%の低濃度SOG液を100
0〜250Orpmの低回転速度の条件に設定したスピ
ンオンコーターを用いて塗布し加熱して800層を形成
したところ、この800層の層厚のムラは小さいという
事実と、更にこの上に再び低濃度SOG液を用いて80
0層を形成したところ、段差が0.2〜0.3μmに平
坦化されるという事実を見出しこの発明に至った。
この発明によれば、配線層が積層された段差を有する基
板上に酸化シリコン膜を形成し、この上に低濃度のスピ
ンオングラス液を塗布し加熱してスピンオングラス層を
形成し、再び低濃度のスピンオングラス液を塗布し加熱
して、表面平坦なスピンオングラス層を形成することを
特徴とする層間膜の形成方法が提供される。
板上に酸化シリコン膜を形成し、この上に低濃度のスピ
ンオングラス液を塗布し加熱してスピンオングラス層を
形成し、再び低濃度のスピンオングラス液を塗布し加熱
して、表面平坦なスピンオングラス層を形成することを
特徴とする層間膜の形成方法が提供される。
この発明においては、配線層が積層された段差を有する
基板上に、酸化シリコン膜を形成する。
基板上に、酸化シリコン膜を形成する。
この基板は、例えばシリコン半導体等を用いることがで
き、通常、直径too 〜1501m、厚さ0.525
〜0.625層mの外型のものを用いることができる。
き、通常、直径too 〜1501m、厚さ0.525
〜0.625層mの外型のものを用いることができる。
この段差は、前記配線層の厚さと社線間隔に起因して生
じるものであって、通常深さが0.9〜1.2μm。
じるものであって、通常深さが0.9〜1.2μm。
幅が0.5〜5.0μmの溝状凹部として存在する。前
記酸化シリコン膜は、層間膜の絶縁性を高めるためのも
のであって、例えばプラズマCVD法等によって、通常
o、t A−t、oμmの膜厚に形成することができる
。また、この酸化シリコン膜は、前記基板上に均一な膜
厚で形成されるので、この酸化シリコン膜面の段差は、
前記配線層の段差と同様の大きさとして形成される。
記酸化シリコン膜は、層間膜の絶縁性を高めるためのも
のであって、例えばプラズマCVD法等によって、通常
o、t A−t、oμmの膜厚に形成することができる
。また、この酸化シリコン膜は、前記基板上に均一な膜
厚で形成されるので、この酸化シリコン膜面の段差は、
前記配線層の段差と同様の大きさとして形成される。
この発明においては、この上に低濃度のSOG液を塗布
し加熱して800層を形成する。この800層は、前記
段差を小さくするためのらのであって前記基板上に低濃
度のSOG液を塗布し加熱して前記溝状凹部を埋めるよ
うに形成することができる。この低濃度のSO,G液は
、通常6〜lO%の固型分と希釈液からなる。このSO
G液の塗布は、スピンオンコーターによって通常100
0〜2500rpmの条件で行うことができる。
し加熱して800層を形成する。この800層は、前記
段差を小さくするためのらのであって前記基板上に低濃
度のSOG液を塗布し加熱して前記溝状凹部を埋めるよ
うに形成することができる。この低濃度のSO,G液は
、通常6〜lO%の固型分と希釈液からなる。このSO
G液の塗布は、スピンオンコーターによって通常100
0〜2500rpmの条件で行うことができる。
前記加熱は、SOG液の塗膜を硬化させて800層に変
換するためのものであって、通常t50〜420℃のス
テップ加熱で行うのが適している。
換するためのものであって、通常t50〜420℃のス
テップ加熱で行うのが適している。
このようにして得られるSOG膜は、通常0.5〜0.
7μmの段差がまた残っている。
7μmの段差がまた残っている。
この発明においては、前記800層の上に再び低濃度の
SOG液を塗布し加熱して、表面平坦な800層を形成
する。この800層は、この上に絶縁膜を介すかせずし
て形成される配線の断線を防止するためのらのであって
、前述と同様の低濃度SOG液を用い前述と同様の塗布
条件にて塗布し加熱して段差が、通常0.3μm以下と
なるように表面平坦な層に形成して用いることができる
。
SOG液を塗布し加熱して、表面平坦な800層を形成
する。この800層は、この上に絶縁膜を介すかせずし
て形成される配線の断線を防止するためのらのであって
、前述と同様の低濃度SOG液を用い前述と同様の塗布
条件にて塗布し加熱して段差が、通常0.3μm以下と
なるように表面平坦な層に形成して用いることができる
。
この発明においては、この800層の上に更に絶縁膜を
介すかせずして層間膜を形成することができる。この層
間膜は、この上に配線を作製して半導体装置を構成する
ことができる。
介すかせずして層間膜を形成することができる。この層
間膜は、この上に配線を作製して半導体装置を構成する
ことができる。
(ホ)作用
低濃度のSOG液が低粘度を呈し低回転速度のスピンオ
ンコータ条件で塗布されたとき膜厚のムラを減少させる
。また再度塗布される低濃度のSOG液が段差を大幅に
低減させる。
ンコータ条件で塗布されたとき膜厚のムラを減少させる
。また再度塗布される低濃度のSOG液が段差を大幅に
低減させる。
(へ)実施例
この発明の実施例を図を用いて説明する。
実施例1
まず、第1図に示すように、直径L50xrx、厚さ0
.6251gのシリコン基板上にスパッタ法によって厚
さ0.9μmの金属層を形成しホトリソグラフィ法によ
ってエツチングして金属配線2を形成する。
.6251gのシリコン基板上にスパッタ法によって厚
さ0.9μmの金属層を形成しホトリソグラフィ法によ
ってエツチングして金属配線2を形成する。
次に、この上にプラズマCVD法によって厚さ0.3μ
mのS t Ox膜3を形成する。なお、このS L
Ox膜3の表面には、深さ0.9μm幅0.8μm及び
深さ0.9μm幅1.4μmの溝状の段差が生じる。
mのS t Ox膜3を形成する。なお、このS L
Ox膜3の表面には、深さ0.9μm幅0.8μm及び
深さ0.9μm幅1.4μmの溝状の段差が生じる。
次に、この上に固型分濃度的8%の低濃度SOG液(東
京応化社製、0CD1TYPE?、 118000T)
をスピンオンコーターによって1000rpI11の条
件でコーティングし、乾燥し1506C(lain)−
+ 250℃(lakin)→420℃(60min)
又は150℃(30min)→300℃(30min)
−+420℃(30min)の3ステツプ加熱によって
S00層4を形成する。このS00層4は、まだ0.5
〜0,7μmの段差が残っている。
京応化社製、0CD1TYPE?、 118000T)
をスピンオンコーターによって1000rpI11の条
件でコーティングし、乾燥し1506C(lain)−
+ 250℃(lakin)→420℃(60min)
又は150℃(30min)→300℃(30min)
−+420℃(30min)の3ステツプ加熱によって
S00層4を形成する。このS00層4は、まだ0.5
〜0,7μmの段差が残っている。
次に、この上に、前記SOG液と同様のSOG液をスピ
ンオンコーターの回転数を250Orpmとして再びコ
ーティングし、乾燥し150℃(lain)−+250
’C(lain)−+420℃(60min)又は15
0℃(30min)→300℃(30min)−420
℃(30min)の3ステツプ加熱によってS00層5
を形成する。
ンオンコーターの回転数を250Orpmとして再びコ
ーティングし、乾燥し150℃(lain)−+250
’C(lain)−+420℃(60min)又は15
0℃(30min)→300℃(30min)−420
℃(30min)の3ステツプ加熱によってS00層5
を形成する。
このS00層5の表面は、段差が0.2〜0.3μmで
あり著しく平坦性に優れていることが確認された。
あり著しく平坦性に優れていることが確認された。
実施例2
実施例1において、606層4を1100Orpの回転
数のスピンオンコーターでコーティングする代わりに2
500rpmでコーティングし、SOC層5を250O
rpmの回転数のスピンオンコーターでコーティングす
る代わりに1100Orpでコーティングし、この他は
実施例!と同様にして606層4及び5を形成した。
数のスピンオンコーターでコーティングする代わりに2
500rpmでコーティングし、SOC層5を250O
rpmの回転数のスピンオンコーターでコーティングす
る代わりに1100Orpでコーティングし、この他は
実施例!と同様にして606層4及び5を形成した。
この上層の900層の表面は、段差が0.2〜0.3μ
mであり、平坦性に優れていた。
mであり、平坦性に優れていた。
(ト)発明の効果
この発明によれば、膜厚のムラが小さく平坦化効果の大
きい900層を形成しうる層間膜の形成方法を提供する
ことができる。また、この発明の方法を用いることによ
り、断線が少なく信頼性の高いVLSIを作製すること
ができる。
きい900層を形成しうる層間膜の形成方法を提供する
ことができる。また、この発明の方法を用いることによ
り、断線が少なく信頼性の高いVLSIを作製すること
ができる。
第1図は、この発明の実施例で作製した層間膜の説明図
である。 l・・・・・・シリコン基板、 2・・・・・・金属配線、 ・・・・・S i Ox膜、 4゜ 5・・・・・・900層。
である。 l・・・・・・シリコン基板、 2・・・・・・金属配線、 ・・・・・S i Ox膜、 4゜ 5・・・・・・900層。
Claims (1)
- 1、配線層が積層された段差を有する基板上に酸化シリ
コン膜を形成し、この上に低濃度のスピンオングラス液
を塗布し加熱してスピンオングラス層を形成し、再び低
濃度のスピンオングラス液を塗布し加熱して、表面平坦
なスピンオングラス層を形成することを特徴とする層間
膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22592089A JPH0387048A (ja) | 1989-08-30 | 1989-08-30 | 層間膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22592089A JPH0387048A (ja) | 1989-08-30 | 1989-08-30 | 層間膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0387048A true JPH0387048A (ja) | 1991-04-11 |
Family
ID=16836960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22592089A Pending JPH0387048A (ja) | 1989-08-30 | 1989-08-30 | 層間膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0387048A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5453406A (en) * | 1994-06-13 | 1995-09-26 | Industrial Technology Research Institute | Aspect ratio independent coating for semiconductor planarization using SOG |
US6497516B1 (en) | 1997-12-17 | 2002-12-24 | Sumitomo Electric Industries, Ltd. | Guide pin for optical fiber connectors and optical fiber connector plug |
-
1989
- 1989-08-30 JP JP22592089A patent/JPH0387048A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5453406A (en) * | 1994-06-13 | 1995-09-26 | Industrial Technology Research Institute | Aspect ratio independent coating for semiconductor planarization using SOG |
US6497516B1 (en) | 1997-12-17 | 2002-12-24 | Sumitomo Electric Industries, Ltd. | Guide pin for optical fiber connectors and optical fiber connector plug |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4806504A (en) | Planarization method | |
JPS601846A (ja) | 多層配線構造の半導体装置とその製造方法 | |
JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
JPS63104026A (ja) | 液晶表示装置の製造方法 | |
JP3077990B2 (ja) | 半導体装置の製造方法 | |
US20040082194A1 (en) | Method for coating a thick spin-on-glass layer on a semiconductor structure | |
JPH0387048A (ja) | 層間膜の形成方法 | |
JP3127983B2 (ja) | 半導体装置の製造方法 | |
JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
JPH0265256A (ja) | 半導体装置の製造方法 | |
JPS61260638A (ja) | 半導体装置の製造方法 | |
JPH0430524A (ja) | 半導体装置の製造方法 | |
JPS63260038A (ja) | 平坦化方法 | |
JPS60217644A (ja) | 半導体装置の製造方法 | |
JPS61260639A (ja) | 半導体装置の製造方法 | |
JPS61232636A (ja) | 半導体装置の製造方法 | |
JPH06244286A (ja) | 半導体装置の製造方法 | |
JPH02284447A (ja) | 半導体装置の製造方法 | |
JPH021921A (ja) | 半導体装置におけるオルガノシラノール膜の形成方法 | |
JPH02188945A (ja) | 半導体装置の製造方法 | |
JPH03237722A (ja) | 多層配線の平坦化方法 | |
JPH0148652B2 (ja) | ||
JPS6266635A (ja) | 平坦化方法 | |
JPH05251430A (ja) | 半導体装置及びその製造方法 | |
JPH04234123A (ja) | 半導体装置の製造方法 |