WO2019093015A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2019093015A1
WO2019093015A1 PCT/JP2018/036585 JP2018036585W WO2019093015A1 WO 2019093015 A1 WO2019093015 A1 WO 2019093015A1 JP 2018036585 W JP2018036585 W JP 2018036585W WO 2019093015 A1 WO2019093015 A1 WO 2019093015A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
insulating film
contact hole
semiconductor device
semiconductor
Prior art date
Application number
PCT/JP2018/036585
Other languages
English (en)
French (fr)
Inventor
孝昭 須澤
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN201880026747.0A priority Critical patent/CN110574153B/zh
Priority to JP2019552655A priority patent/JP6825719B2/ja
Priority to DE112018003086.5T priority patent/DE112018003086T5/de
Publication of WO2019093015A1 publication Critical patent/WO2019093015A1/ja
Priority to US16/660,186 priority patent/US11171042B2/en
Priority to US17/496,360 priority patent/US11574840B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Definitions

  • the present invention relates to a semiconductor device and a method of manufacturing the semiconductor device.
  • a contact plug formed by embedding a metal having a high embeddability such as tungsten (W) in a contact hole of a fine pattern is formed, and a face electrode and a semiconductor via the contact plug.
  • a method of forming a contact (electrical contact) with a substrate see, for example, the following Patent Document 1 (paragraphs 0015 to 0016, FIG. 1-1)).
  • Patent Document 1 when connecting wiring layers stacked via an interlayer insulating film, a titanium (Ti) film and a titanium nitride (TiN) film are sequentially arranged along the inner wall of a contact hole formed in the interlayer insulating film. Form. After that, a tungsten film is embedded on the titanium nitride film in the contact hole by a reduction reaction using tungsten hexafluoride (WF 6 ) and monosilane (SiH 4 ) or hydrogen (H 2 ).
  • WF 6 tungsten hexafluoride
  • SiH 4 monosilane
  • H 2 hydrogen
  • FIG. 10 is a flowchart showing an outline of a conventional method of manufacturing a semiconductor device.
  • a predetermined element structure is formed on the front surface side of a semiconductor substrate (semiconductor wafer) (step S101).
  • a high temperature oxide (HTO: High Temperature Oxide) film is formed on the front surface of the semiconductor substrate as a first layer of the interlayer insulating film (step S102).
  • HTO High Temperature Oxide
  • a silicon oxide film (SiO 2 film) made of BPSG (boron phospho silicate glass) film or the like is formed as a second layer of the interlayer insulating film (step S103).
  • a resist mask having an opening for forming a contact hole is formed as an etching mask used in a later etching step (step S104).
  • the interlayer insulating film is selectively removed by dry etching to form a contact hole (step S105).
  • the contact holes have side walls substantially perpendicular to the front surface of the semiconductor substrate, and have a substantially rectangular cross-sectional shape having a uniform width in the depth direction.
  • a natural oxide film is formed on the silicon (Si) surface exposed in the contact hole (the contact formation portion between the barrier metal and the semiconductor substrate).
  • step S106 the resist mask is removed.
  • step S107 the buffered hydrofluoric acid (BHF) aqueous solution.
  • BHF buffered hydrofluoric acid
  • a barrier metal As a barrier metal, a titanium film and a titanium nitride film are sequentially formed by sputtering along the inner wall of the contact hole (step S108).
  • titanium atoms in the barrier metal and silicon atoms in the semiconductor substrate are reacted by annealing (heat treatment) to form titanium silicide, thereby forming an ohmic contact between the barrier metal and the semiconductor substrate ( Step S109).
  • a tungsten film is grown on the titanium nitride film so as to be embedded inside the contact hole by chemical vapor deposition (CVD) (step S110).
  • the tungsten film is etched back to leave the tungsten film only on the titanium nitride film inside the contact holes (step S111). Thereafter, the remaining portions such as the front surface electrode, the p + collector region, and the back surface electrode are formed to complete the semiconductor device.
  • an opening is formed on an interlayer insulating film formed by sequentially stacking a silicon oxide film and a PSG film, using a resist mask as a mask. Then, after the opening width of the upper PSG film is made wider than the opening width of the lower silicon oxide film by wet etching with a hydrogen fluoride (BHF) aqueous solution to form a contact hole, the resist mask is removed.
  • BHF hydrogen fluoride
  • FIGS. 11 to 14 are cross-sectional views showing a state in the middle of manufacturing the conventional semiconductor device.
  • the element structure inside the semiconductor substrate 110 is not shown in FIGS.
  • FIG. 14 schematically shows the state of the tungsten film 106 photographed with a scanning electron microscope (SEM) after the process of step S110 of FIG. 10 and before the process of step S111.
  • FIGS. 11 to 14 show the states at the time of processing of steps S105, S107, S108, and S110 of FIG. 10, respectively.
  • the width w101 of the contact hole 104 becomes uniform in the depth direction (FIG. 11).
  • the barrier metal 105 grows partially thick at the upper end portion of the contact hole 104 (the boundary between the sidewall of the contact hole 104 and the front surface of the semiconductor substrate 110) 104a. Therefore, the width w111 between the opposing barrier metals 105 on the upper end portion 104a of the contact hole 104 is narrower than the width w112 between the opposing barrier metals 105 of the portion 104c other than the upper end portion 104a of the contact hole 104 (see FIG. 13).
  • step S110 the tungsten film 106 is grown on the barrier metal 105 on the inner wall of the contact hole 104, and the tungsten films 106 on the opposite side walls of the contact hole 104 are in surface contact, and the tungsten film 106 on the side wall By filling the gap between them, the tungsten film 106 is filled in the contact hole 104.
  • the contact is made earlier than the tungsten films 106 on the facing sidewalls of the contact hole 104.
  • the tungsten films 106 on the opposite upper end portion 104 a of the hole 104 come in contact with each other, and the contact hole 104 is closed.
  • a void (void) 120 is generated inside the tungsten film 106 (FIG. 14).
  • the fluorine-based gas introduced into the reactor (chamber) at the time of formation of the tungsten film 106 is sealed in the cavity 120.
  • the cavity 120 is generated at a deep position from the surface of the tungsten film 106 so as not to appear on the surface of the tungsten film 106 after the etch back of the tungsten film 106 in the subsequent step S111. Therefore, even after the etch back in step S111, the cavity 120 remains in the tungsten film 106 in a state in which the fluorine-based gas is sealed.
  • the fluorine-based gas enclosed in the cavity 120 generated inside the tungsten film 106 adversely affects the reliability of the semiconductor device (product). Specifically, a fluorine-based gas sealed in the cavity 120 corrodes a front surface electrode (an electrode mainly composed of aluminum (Al): not shown) on the tungsten film 106 or the cavity 120 is sealed. The expansion of the fluorine-based gas causes problems such as the formation of a cavity in the front surface electrode. In FIG. 14, the cavity 120 is a darker portion inside the tungsten film 106 than the tungsten film 106.
  • the natural oxide film which is a resistance component when remaining in the semiconductor device, is removed.
  • the side wall of the contact hole 104 is removed so as to be recessed in the portion 104b of the BPSG film 102 among the HTO film 101 and the BPSG film 102 constituting the interlayer insulating film 103 (FIG. 12) .
  • the width w 102 of the portion 104 b of the BPSG film 102 of the contact hole 104 is wider than the width w 101 when the contact hole 104 is formed. Therefore, performing the pre-sputtering process of step S 107 also causes the cavity 120 to be generated inside the tungsten film 106.
  • the contact hole 104 of the sample schematically shown in FIG. 14 has a substantially trapezoidal shape in which the width w101 '(.apprxeq.0.6 .mu.m) between the upper end portions 104a is slightly wider than the width w103 (.apprxeq.0.5 .mu.m) of the bottom surface. It has a cross-sectional shape.
  • the width w101 of the contact hole 104 is the width w101 'between the upper end portions 104a of the contact holes 104.
  • An object of the present invention is to provide a semiconductor device and a method of manufacturing the semiconductor device, which can be miniaturized and can improve the reliability in order to solve the above-mentioned problems of the prior art.
  • a semiconductor device has the following features.
  • the first semiconductor region of the second conductivity type is provided in the surface layer of the first main surface of the semiconductor substrate of the first conductivity type.
  • the second semiconductor region of the first conductivity type is a portion of the semiconductor substrate other than the first semiconductor region.
  • An element structure having a pn junction between the first semiconductor region and the second semiconductor region is provided on the first main surface side of the semiconductor substrate.
  • An interlayer insulating film is provided on the first main surface of the semiconductor substrate. The interlayer insulating film covers the element structure. In the contact hole, the interlayer insulating film is selectively opened to selectively expose the first main surface of the semiconductor substrate.
  • a first metal film is provided along the inner wall of the contact hole.
  • the first metal film has high adhesion to the semiconductor substrate and is in ohmic contact with the semiconductor substrate.
  • a second metal film is embedded on the first metal film inside the contact hole.
  • a first electrode is provided on the interlayer insulating film and the second metal film. The first electrode is electrically connected to the first semiconductor region via the second metal film and the first metal film.
  • the interlayer insulating film has first and second insulating films.
  • the first insulating film is provided on a first main surface of the semiconductor substrate.
  • the second insulating film is provided on the first insulating film.
  • the second insulating film is made of an insulating material having a faster etching rate to hydrofluoric acid or dilute hydrofluoric acid than the first insulating film.
  • the contact hole has a step on the side wall that makes the width of the portion of the second insulating film stepwise wider than the width of the portion of the first insulating film.
  • the aspect ratio of the portion of the first insulating film of the contact hole is 0.5 or more and 1.5 or less.
  • the aspect ratio of the portion of the second insulating film of the contact hole is 0.5 or more and 1.5 or less.
  • the cross-sectional shape of the portion of the second insulating film of the contact hole has a width on the side of the first electrode that is greater than a width on the side of the first insulating film It is characterized by having a wide trapezoidal shape.
  • the cross-sectional shape of the portion of the first insulating film of the contact hole has a width on the second insulating film side wider than a width on the semiconductor substrate side. It is characterized by having a trapezoidal shape.
  • the semiconductor device according to the present invention is characterized in that, in the above-mentioned invention, the width of the portion of the first insulating film of the contact hole is 0.3 ⁇ m or more and 1.0 ⁇ m or less.
  • the first insulating film is a silicon glass film.
  • the semiconductor device according to the present invention is characterized in that, in the above-mentioned invention, the first insulating film contains phosphorus or contains phosphorus and boron.
  • the second insulating film is a high temperature oxide film or a thermal oxide film.
  • a semiconductor device is characterized in that, in the above-mentioned invention, the first metal film contains titanium as a main component.
  • a semiconductor device is characterized in that, in the above-mentioned invention, the second metal film contains tungsten as a main component.
  • a semiconductor device further includes the third semiconductor region and the second electrode in the above-described invention.
  • the third semiconductor region is provided in contact with the second semiconductor region in the surface layer of the second main surface of the semiconductor substrate.
  • the second electrode is electrically connected to the third semiconductor region.
  • the element structure includes the first semiconductor region, a fourth semiconductor region of a first conductivity type, a gate insulating film, and a gate electrode.
  • the fourth semiconductor region is selectively provided in the first semiconductor region.
  • the gate insulating film is provided in contact with a region of the first semiconductor region between the second semiconductor region and the fourth semiconductor region.
  • the gate electrode is provided on the opposite side of the first semiconductor region with the gate insulating film interposed therebetween.
  • the method for manufacturing a semiconductor device has the following features. First, a first semiconductor region of a second conductivity type is formed in a surface layer of a first main surface of a semiconductor substrate of a first conductivity type, and the first semiconductor region is formed on the first main surface side of the semiconductor substrate; A first step of forming an element structure having a pn junction with a second semiconductor region of the first conductivity type which is a portion other than the first semiconductor region of the semiconductor substrate is performed. Next, a second step of forming an interlayer insulating film covering the element structure on the first main surface of the semiconductor substrate is performed. Next, a third step of forming a resist film having an opening at a predetermined location is performed on the interlayer insulating film.
  • etching is performed using the resist film as a mask, and a fourth step of selectively removing the interlayer insulating film to form a contact hole for selectively exposing the first main surface of the semiconductor substrate is performed.
  • a fifth step of removing the resist film is performed.
  • a sixth step of removing a natural oxide film covering a portion of the first main surface of the semiconductor substrate exposed to the contact hole is performed by wet etching using an aqueous solution containing hydrofluoric acid or dilute hydrofluoric acid.
  • a seventh step of forming a first metal film having high adhesion to the semiconductor substrate and in ohmic contact with the semiconductor substrate is performed along the inner wall of the contact hole.
  • an eighth step of embedding a second metal film on the first metal film inside the contact hole is performed.
  • a first electrode is formed on the interlayer insulating film and the second metal film, and the first semiconductor region and the first electrode are electrically connected to each other through the second metal film and the first metal film.
  • Perform a ninth step of connecting In the second step, a first insulating film is formed on the first main surface of the semiconductor substrate as the interlayer insulating film, and the first insulating film is formed on the first insulating film as the interlayer insulating film. Forming a second insulating film made of an insulating material having a faster etching rate to the aqueous solution than the insulating film.
  • a step is formed on the side wall of the contact hole by the wet etching, and the width of the portion of the second insulating film of the contact hole is stepped than the width of the portion of the first insulating film. Make it wider.
  • an aspect ratio of a portion of the first insulating film of the contact hole is 0.5 or more by the wet etching. It is characterized in that it is 5 or less.
  • the aspect ratio of the portion of the second insulating film of the contact hole is set to 0.5 or more and 1.5 or less in the fourth step. It is characterized by
  • the contact hole is formed by anisotropic etching in the fourth step.
  • the contact hole is formed by isotropic etching in the fourth step.
  • the width of the portion of the first insulating film of the contact hole is 0.3 ⁇ m or more and 1.0 ⁇ m or less. It features.
  • the first metal film is formed by a sputtering method.
  • the first metal film is formed by a chemical vapor deposition method.
  • the first insulating film is a silicon glass film.
  • the first insulating film contains phosphorus or contains phosphorus and boron.
  • the second insulating film is a high temperature oxide film or a thermal oxide film.
  • the first metal film contains titanium as a main component.
  • the second metal film contains tungsten as a main component.
  • the width of the portion of the second insulating film of the contact hole is wider in a step-like manner than the width of the portion of the first insulating film by wet etching of the pretreatment for forming the first metal film.
  • the aspect ratio of the contact hole can be reduced.
  • the first metal film can be formed with a uniform thickness along the inner walls of the contact holes.
  • the second metal film to be a contact plug can be embedded on the first metal film inside the contact hole without generating a cavity inside the second metal film.
  • the semiconductor device and the method of manufacturing the semiconductor device according to the present invention it is possible to achieve miniaturization and to improve the reliability.
  • FIG. 1 is a cross-sectional view showing the structure of the semiconductor device according to the embodiment.
  • FIG. 2 is a flowchart showing an outline of a method of manufacturing a semiconductor device according to the embodiment.
  • FIG. 3 is a cross-sectional view showing a state in the middle of manufacturing the semiconductor device according to the embodiment.
  • FIG. 4 is a cross-sectional view showing a state in the middle of manufacturing the semiconductor device according to the embodiment.
  • FIG. 5 is a cross-sectional view showing a state in the middle of manufacturing the semiconductor device according to the embodiment.
  • FIG. 6 is a cross-sectional view showing a state in the middle of manufacturing the semiconductor device according to the embodiment.
  • FIG. 7 is a cross-sectional view showing a state in the middle of manufacturing the semiconductor device according to the embodiment.
  • FIG. 8 is a cross-sectional view showing a state in the middle of manufacturing the semiconductor device according to the embodiment.
  • FIG. 9 is a cross-sectional view showing another example of the semiconductor device according to the embodiment in the middle of manufacturing.
  • FIG. 10 is a flowchart showing an outline of a conventional method of manufacturing a semiconductor device.
  • FIG. 11 is a cross-sectional view showing a state in the middle of manufacturing the conventional semiconductor device.
  • FIG. 12 is a cross-sectional view showing a state in the middle of manufacturing the conventional semiconductor device.
  • FIG. 13 is a cross-sectional view showing a state in the middle of manufacturing the conventional semiconductor device.
  • FIG. 14 is a cross-sectional view showing a state in the middle of manufacturing the conventional semiconductor device.
  • n and p in the layer or region having n or p, it is meant that electrons or holes are majority carriers, respectively.
  • + and-attached to n and p mean that the impurity concentration is higher and the impurity concentration is lower than that of the layer or region to which it is not attached, respectively.
  • FIG. 1 is a cross-sectional view showing the structure of the semiconductor device according to the embodiment.
  • FIG. 1 shows two unit cells in an active region (a region through which current flows when the device is in the on state) responsible for current driving, and other unit cells adjacent to these unit cells and the periphery of the active region are shown.
  • the surrounding edge termination area is not shown (the same applies to FIGS. 3 to 9).
  • the edge termination region is a region between the active region and the side surface of the semiconductor substrate 10, and the electric field on the chip front surface side of the n -- type drift region (second semiconductor region) 1 is relaxed to Region to hold the voltage).
  • the breakdown voltage is a limit voltage at which the device does not malfunction or break down.
  • a breakdown termination structure such as a junction termination extension (JTE) structure, a field limiting ring (FLR), a field plate and a resurf is disposed.
  • the semiconductor device according to the embodiment shown in FIG. 1 is a trench having a trench gate MOS gate (metal-oxide-semiconductor insulated gate) on the front surface side of a semiconductor substrate (semiconductor chip) 10. It is a gate type IGBT.
  • the MOS gate includes a p-type base region (first semiconductor region) 2, an n + -type emitter region (fourth semiconductor region) 3, a p + -type contact region 4, a trench 5, a gate insulating film 6 and a gate electrode 7. Ru.
  • One unit cell is configured of one trench 5 and contacts (electrical contact portions between the semiconductor substrate 10 and the emitter electrode 17) adjacent to both sides of the trench 5.
  • the p-type base region 2 is selectively provided in the surface layer on the front surface of the semiconductor substrate 10.
  • a portion of the semiconductor substrate 10 other than the p-type base region 2 and the p + -type collector region (third semiconductor region) 8 described later is the n ⁇ -type drift region 1.
  • n + -type emitter region 3 and the p + -type contact region 4 are selectively provided on the surface region of the p-type base region 2 (surface layer on the front surface of the semiconductor substrate 10).
  • the n + -type emitter region 3 and the p + -type contact region 4 are in contact with each other.
  • Trench 5 penetrates n + -type emitter region 3 and p-type base region 2 to reach n ⁇ -type drift region 1.
  • the gate electrode 7 is provided inside the trench 5 via the gate insulating film 6.
  • a p + -type collector region 8 is provided in the surface layer on the back surface of the semiconductor substrate 10.
  • a collector electrode (second electrode) 9 is provided on the entire back surface of the semiconductor substrate 10 and electrically connected to the p + -type collector region 8.
  • a high temperature oxide (HTO) film 11 and a BPSG film 12 are sequentially stacked as an interlayer insulating film 13 covering the gate electrode 7 on the front surface of the semiconductor substrate 10.
  • the interlayer insulating film 13 is provided on the entire front surface of the semiconductor substrate 10.
  • the thickness of the HTO film 11 may be, for example, about 1000 ⁇ or more and 2000 ⁇ or less.
  • the thickness of the BPSG film 12 may be, for example, about three times to four times the thickness of the HTO film 11.
  • the lower layer of the interlayer insulating film 13 may be a thermal oxide film.
  • the upper layer of the interlayer insulating film 13 may be a PSG film or a non-doped silicate glass (NSG) film.
  • NSG non-doped silicate glass
  • the interlayer insulating film 13 is provided with a contact hole 14 penetrating the interlayer insulating film 13 in the depth direction.
  • the depth direction is a direction from the front surface to the back surface of the semiconductor substrate 10.
  • the bottom surface of the contact hole 14 may project to the collector side (p + -type collector region 8 side) of the front surface of the semiconductor substrate 10. That is, the through holes in the interlayer insulating film 13 and the grooves formed on the front surface of the semiconductor substrate 10 continuously to the through holes may be combined to form the contact holes 14.
  • the contact holes 14 may be arranged in a stripe layout extending parallel to the front surface of the semiconductor substrate 10 or in a matrix layout as viewed from the front surface side of the semiconductor substrate 10. It may be done.
  • the contact hole 14 has a cross-sectional shape in which the width w1 of the portion 14a of the BPSG film 12 is wider than the width w2 of the portion 14b of the HTO film 11. That is, a step 14 c of one step is provided on the side wall of the contact hole 14 at the interface between the HTO film 11 and the BPSG film 12, and the width on the upper end portion of the contact hole 14 corresponds to the bottom of the contact hole 14 due to the step 14 c. It is wider in steps than the side width.
  • the upper end portion of the contact hole 14 is a boundary between the side wall of the contact hole 14 and the front surface of the semiconductor substrate 10.
  • the aspect ratio of the portion 14a of the BPSG film 12 in the contact hole 14 is less than 0.5, when the contact hole 14 is filled with the tungsten film 16, a recess is generated in the upper portion of the tungsten film 16. Therefore, there is a possibility that the tungsten film 16 inside the contact hole 14 is also lost (etched) by the etch back for leaving the tungsten film 16 only inside the contact hole 14.
  • the aspect ratio of the portion 14 a of the BPSG film 12 in the contact hole 14 exceeds 1.5, the tungsten film deposited on the front surface of the semiconductor substrate 10 when the contact hole 14 is filled with the tungsten film 16. This is because there is a possibility that a void may be generated inside the tungsten film 16 because the upper and lower portions 14a of the BPSG film 12 of the contact hole 14 are closed by bringing them into contact with each other.
  • the aspect ratio of the portion 14b of the HTO film 11 in the contact hole 14 is less than 0.5, when the portion 14b of the HTO film 11 in the contact hole 14 is filled with the tungsten film 16, the recess is formed on the tungsten film 16 Will occur.
  • the recess in the upper portion of the tungsten film 16 has a large aspect ratio and is hard to be filled with the tungsten film 16.
  • the recess in the upper portion of the tungsten film 16 in the portion 14b of the HTO film 11 in the contact hole 14 is not filled with the tungsten film 16 This is because there is a possibility that the tungsten film 16 may remain as a void.
  • the tungsten film 16 is filled in the portion 14 b of the HTO film 11 of the contact hole 14.
  • the tungsten film 16 is likely to be deposited in the step of the step 14 c (surface substantially parallel to the front surface of the semiconductor substrate 10).
  • the tungsten film 16 deposited in the step of the step 14 c on the side wall of the contact hole 14 contacts with and is connected, and the upper part of the portion 14 b of the HTO film 11 of the contact hole 14 is closed. Is likely to occur.
  • the width w1 of the portion 14a of the BPSG film 12 in the contact hole 14 is, for example, 0.5 ⁇ m or more, and is preferably as wide as possible without connecting with the adjacent contact hole 14. Thereby, the burying property of the tungsten film 16 described later inside the contact hole 14 can be improved.
  • the width w2 of the portion 14b of the HTO film 11 in the contact hole 14 is preferably as narrow as possible.
  • the reason is as follows. By separating the trench 5 and the contact hole 14 by a predetermined distance L, the generation of a leak current can be suppressed. This is because the predetermined distance L between the trench 5 and the contact hole 14 can be secured, and the distance w11 between the trenches 5 (mesa portion) can be narrowed to further miniaturize the unit cell.
  • the width w2 of the portion 14b of the HTO film 11 of the contact hole 14 (the width of the bottom of the contact hole 14) is, for example, about 0.3 ⁇ m or more and 1.0 ⁇ m or less.
  • the reason is as follows.
  • a tungsten film (first metal film) 15 described later is applied to the portion 14b of the HTO film 11 in the contact hole 14 This is because it becomes difficult to embed the second metal film 16.
  • an emitter electrode (electrode mainly composed of aluminum: first electrode) 17 described later on the portion 14b of the HTO film 11 in the contact hole 14 Can be embedded, and the contact plug made of the tungsten film 16 is not required.
  • the cross-sectional shape of the portion 14 a of the BPSG film 12 of the contact hole 14 may be a rectangular shape whose side wall of the contact hole 14 is substantially perpendicular to the front surface of the semiconductor substrate 10. That is, the width w1 of the portion 14a of the BPSG film 12 of the contact hole 14 may be uniform in the depth direction. In this case, the unit cell can be miniaturized.
  • the cross-sectional shape of the portion 14a of the BPSG film 12 of the contact hole 14 is preferably a substantially trapezoidal shape in which the width on the emitter electrode 17 side is wider than the width w1 'on the HTO film 11 side.
  • the sectional shape of the portion 14a of the BPSG film 12 of the contact hole 14 is the same as that of the contact hole 14 when the sectional shape of the portion 14a of the BPSG film 12 of the contact hole 14 is rectangular.
  • the width w1 on the emitter electrode 17 side of the portion 14a of the BPSG film 12 in the contact hole 14 is relatively widened.
  • the embeddability of the tungsten film 16 in the contact hole 14 can be improved.
  • the width w2 of the portion 14b of the HTO film 11 of the contact hole 14 can be narrowed, and the distance w11 between the trenches 5 can be narrowed.
  • the sectional shape of the portion 14 b of the HTO film 11 of the contact hole 14 may be a rectangular shape in which the side wall of the contact hole 14 is substantially perpendicular to the front surface of the semiconductor substrate 10. That is, the width w2 of the portion 14b of the HTO film 11 of the contact hole 14 may be uniform in the depth direction. In this case, the unit cell can be miniaturized.
  • the cross-sectional shape of the portion 14b of the HTO film 11 of the contact hole 14 is substantially trapezoidal such that the width w2 'at the BPSG film 12 side is wider than the width at the semiconductor substrate 10 side (width at the bottom of the contact hole 14). Is good.
  • the width w 2 ′ of the portion 14 b of the HTO film 11 on the BPSG film 12 side of the contact hole 14 is the width of the contact hole 14 by the width of the step of the step 14 c (surface substantially parallel to the front surface of the semiconductor substrate 10).
  • the width w1 ′ of the portion 14a of the BPSG film 12 on the HTO film 11 side is narrower.
  • the width of the portion 14b of the HTO film 11 on the side of the semiconductor substrate 10 of the contact hole 14 is the portion of the HTO film 11 of the contact hole 14 when the sectional shape of the portion 14b of the HTO film 11 of the contact hole 14 is rectangular. It corresponds to the width w2 of 14b.
  • the width w2 'of the upper end portion side of the portion 14b of the HTO film 11 of the contact hole 14 is increased to make the contact hole 14
  • the embeddability of the tungsten film 16 in the portion 14 b of the HTO film 11 can be improved.
  • the width of the bottom of the contact hole 14 can be narrowed, and the distance w11 between the trenches 5 can be narrowed.
  • a barrier metal 15 is provided along the inner wall (the side surface of the interlayer insulating film 13 and the front surface of the semiconductor substrate 10) of the contact hole 14.
  • the barrier metal 15 may extend to the surface of the interlayer insulating film 13 (ie, the surface of the BPSG film 12).
  • the barrier metal 15 has high adhesion to the semiconductor portion (semiconductor substrate 10) and is made of a metal in ohmic contact with the semiconductor portion.
  • the barrier metal 15 may be, for example, a titanium (Ti) film, or may be a metal laminated film in which a titanium film and a titanium nitride (TiN) film are sequentially laminated.
  • the thickness of the barrier metal 15 may be, for example, about 0.1 ⁇ m or more and 0.2 ⁇ m or less, and specifically, for example, 15 ⁇ m.
  • a tungsten (W) film 16 is provided on the barrier metal 15 as a contact plug so as to fill the inside of the contact hole 14.
  • Emitter electrode 17 is provided on the entire front surface of semiconductor substrate 10 in the active region. Emitter electrode 17 is electrically connected to n + -type emitter region 3 and p + -type contact region 4 via tungsten film 16 and barrier metal 15, and to p-type base region 2 via p + -type contact region 4. It is electrically connected.
  • the trench pitch (the distance w 11 between the trenches 5 is obtained). ) Can be narrowed.
  • Emitter electrode 17 is electrically insulated from gate electrode 7 by interlayer insulating film 13.
  • the emitter electrode 17 is, for example, an aluminum silicon (Al—Si) electrode mainly composed of aluminum.
  • FIG. 2 is a flowchart showing an outline of a method of manufacturing a semiconductor device according to the embodiment.
  • 3 to 8 are cross-sectional views showing the semiconductor device according to the embodiment in the process of being manufactured.
  • FIG. 9 is a cross-sectional view showing another example of the semiconductor device according to the embodiment in the middle of manufacturing.
  • the element structure inside the semiconductor substrate 10 is not shown in FIGS.
  • FIG. 7 schematically shows the state of the tungsten film 16 taken by a scanning electron microscope (SEM) after the process of step S10 of FIG. 2 and before the process of step S11.
  • FIGS. 3 to 6 correspond to steps S5, S7, S8 and S10 of FIG. 2, respectively.
  • a predetermined element structure of a trench gate type IGBT MOS gate: p-type base region 2, n + -type emitter region 3, p + -type contact region 4 on the front surface side of a semiconductor substrate (semiconductor wafer) 10 , The trench 5, the gate insulating film 6 and the gate electrode 7) are formed (step S1).
  • an HTO film 11 is formed as the first layer of the interlayer insulating film 13 by, for example, the CVD method on the front surface of the semiconductor substrate 10 (step S2).
  • a BPSG film 12 is formed by, for example, a CVD method as a second layer of the interlayer insulating film (step S3).
  • a resist mask 21 is formed on the interlayer insulating film 13 as an etching mask to be used in a later etching process, in which a region for forming the contact holes 14 is opened (step S4).
  • step S5 the interlayer insulating film 13 is selectively removed by dry etching to form a contact hole 14 (step S5).
  • the portion of the front surface of the semiconductor substrate 10 exposed to the contact hole 14 may be slightly removed by the dry etching in step S5.
  • a natural oxide film (not shown) is formed on the silicon (Si) surface exposed in the contact hole 14 (the contact formation portion between the barrier metal 15 and the semiconductor substrate 10).
  • the contact hole 14 When the contact hole 14 is formed by anisotropic etching in the process of step S5, the contact hole 14 has a substantially rectangular cross-sectional shape having sidewalls substantially perpendicular to the front surface of the semiconductor substrate 10. That is, both the portion 14a of the BPSG film 12 and the portion 14b of the HTO film 11 of the contact hole 14 have a substantially rectangular cross-sectional shape.
  • the contact hole 14 When the contact hole 14 is formed by isotropic etching in the process of step S5, the contact hole 14 has a substantially trapezoidal sectional shape in which the width on the upper end side is slightly wider than the width of the bottom surface. That is, both the portion 14 a of the BPSG film 12 and the portion 14 b of the HTO film 11 of the contact hole 14 have a substantially trapezoidal cross-sectional shape.
  • step S6 the resist mask is removed.
  • step S7 the natural oxide film formed at the time of the process of step S5 is removed by wet etching with hydrofluoric acid (HF) aqueous solution or dilute hydrofluoric acid aqueous solution as pre-treatment of a barrier metal formation process later (step S7).
  • HF hydrofluoric acid
  • step S7 the etching rate of the interlayer insulating film 13 by the hydrofluoric acid aqueous solution and the dilute hydrofluoric acid aqueous solution becomes faster in the portion 14a of the BPSG film 12 than in the portion 14b of the HTO film 11.
  • step S7 the width w1 of the portion 14a of the BPSG film 12 in the contact hole 14 is greater than the width w2 of the portion 14b of the HTO film 11 in the contact hole 14 due to the difference in etching rate between the BPSG film 12 and the HTO film 11. Also, the step difference 14 c is formed on the side wall of the contact hole 14. On the other hand, the HTO film 11 is hardly etched. Therefore, the width w2 of the portion 14b of the HTO film 11 of the contact hole 14 is maintained at the width at the time of the process of step S5 (that is, the designed value), and the desired characteristics are obtained.
  • the width w1 of the portion 14a of the BPSG film 12 of the contact hole 14 can be variously changed by time control of wet etching. Further, in the process of step S7, since the silicon surface exposed to the contact hole 14 is not etched, the depth d10 of the contact hole 14 is maintained at the same depth as that before the pretreatment. As described above, in the process of step S7, the natural oxide film formed in the process of step S5 is removed, and the width w1 of the portion 14a of the BPSG film 12 in the contact hole 14 becomes wider. The aspect ratio can be reduced.
  • step S7 is performed by wet etching.
  • the first layer of interlayer insulating film 13 is replaced with HTO film 11 and a thermal oxide film is used, and the second layer of interlayer insulating film 13 is replaced with BPSG film 12 and a PSG film or NSG film is used.
  • a titanium film and a titanium nitride film are sequentially formed along the inner wall of the contact hole 14 (step S8).
  • the titanium film and the titanium nitride film may be formed by sputtering or CVD (Chemical Vapor Deposition).
  • CVD Chemical Vapor Deposition
  • the process of step S8 is preferably performed, for example, within 24 hours after the process of step S7.
  • the reason is that when the semiconductor substrate 10 after the process of step S7 is left (stored) for more than 24 hours, the silicon surface exposed to the contact holes 14 has a natural thickness that causes adverse effects on the characteristics of the semiconductor device. This is because the oxide film is formed again.
  • the storage place of the semiconductor substrate 10 may be any environment other than an environment where oxygen can be actively sprayed, and it is an environment exposed to the air. May be
  • step S9 an ohmic contact is formed between the barrier metal 15 and the semiconductor substrate 10 by annealing (heat treatment) (step S9).
  • step S9 the reduction reaction of tungsten hexafluoride and (WF 6) and hydrogen (H 2), grown tungsten film 16 on the barrier metal 15, the contact The inside of the hole 14 is embedded with a tungsten film 16 (step S10).
  • step S10 the tungsten film 16 is grown on the inner wall (sidewall and bottom surface) of the contact hole 14, and the tungsten film 16 on each opposing side wall of the contact hole 14 makes surface contact, By filling the gap between the films 16, the inside of the contact hole 14 is filled with the tungsten film 16.
  • the aspect ratio of the contact hole 14 is reduced. Therefore, in the process of step S10, the tungsten films 16 grown on the inner walls of the contact holes 14 contact each other on the opposing upper end portions of the contact holes 14 and the contact holes 14 are opposed before the contact holes 14 are closed. The tungsten films 16 on the respective sidewalls can be brought into surface contact with each other. Therefore, the inside of the contact hole 14 can be almost completely embedded with the tungsten film 16 without generating a cavity inside the tungsten film 16 (see FIG. 7).
  • the tungsten film 16 is etched back to leave the tungsten film 16 only on the barrier metal 15 inside the contact hole 14 (step S11). For example, even if a cavity is formed inside the tungsten film 16 in the process of step S10, the cavity is opened at the top by the etch back of step S11, and the groove 20 is formed on the surface of the tungsten film 16 after the etchback. It occurs at a shallow position from the surface of the tungsten film 16 to such an extent that it appears as 9). For this reason, even if a cavity is generated inside the tungsten film 16 during the process of step S10, the fluorine-based gas sealed in the cavity by the process of step S11 is released to the outside.
  • FIG. 8 shows the case where no cavity is formed inside the tungsten film 16.
  • FIG. 9 shows the cavity formed inside the tungsten film 16 at the time of the processing of step S10, after the etch back of step S11.
  • the groove 20 is shown in the surface of FIG.
  • the emitter electrode 17 is embedded in the groove 20 formed on the surface of the tungsten film 16.
  • the remaining parts such as the emitter electrode 17, the p + -type collector region 8, the collector electrode 9 and the like are formed.
  • the semiconductor wafer is diced (cut) into individual chips, whereby the semiconductor device shown in FIG. 1 is completed.
  • the hydrofluoric acid or the hydrofluoric acid used in the wet etching for the pretreatment for forming the barrier metal, as compared with the first insulating film (HTO film) and the first insulating film, is described.
  • An interlayer insulating film is provided in which a second insulating film (BPSG film) having a high etching rate with an aqueous solution containing dilute hydrofluoric acid is sequentially stacked.
  • BPSG film second insulating film having a high etching rate with an aqueous solution containing dilute hydrofluoric acid
  • the barrier metal can be formed with a uniform thickness along the inner wall of the contact holes. Further, a tungsten film to be a contact plug can be embedded on the barrier metal inside the contact hole without generating a cavity inside the tungsten film. Therefore, it is possible to form a contact hole of a fine pattern to miniaturize a unit cell. In addition, since it is possible to prevent the fluorine-based gas that adversely affects the element characteristics from being contained inside the tungsten film which is a contact plug that electrically connects the front surface electrode and the semiconductor substrate, the semiconductor device The reliability of (product) can be improved.
  • the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
  • the present invention is applicable to various devices in which the contact between the front surface electrode and the semiconductor substrate is formed through the contact plug.
  • the present invention is directed to, for example, MOSFET (Metal Oxide Semiconductor Field Effect Transistor: MOS type field effect transistor provided with an insulating gate consisting of a metal-oxide film-semiconductor three-layer structure), RC-IGBT (Reverse Conducting) It is applicable also to IGBT: reverse conduction IGBT).
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • MOS type field effect transistor provided with an insulating gate consisting of a metal-oxide film-semiconductor three-layer structure
  • RC-IGBT Reverse Conducting
  • IGBT reverse conduction IGBT
  • the present invention is also applicable to a planar gate structure instead of the trench gate structure. Further, the present
  • the semiconductor device and the method for manufacturing the semiconductor device according to the present invention are useful for a semiconductor device in which the contact between the front surface electrode and the semiconductor substrate is formed through the contact plug, and in particular, the trench gate type IGBT Suitable for

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

層間絶縁膜（１３）のコンタクトホール（１４）に、バリアメタル（１５）を介してコンタクトプラグとなるタングステン膜（１６）が埋め込まれている。層間絶縁膜（１３）は、ＨＴＯ膜（１１）およびＢＰＳＧ膜（１２）を順に積層させてなる。ＢＰＳＧ膜（１２）は、ＨＴＯ膜（１１）よりも、バリアメタル（１５）形成前の前処理のウェットエッチングに用いるフッ酸水溶液によるエッチング速度が速い。このような構造の半導体装置を製造するにあたって、層間絶縁膜（１３）にコンタクトホール（１４）を形成した後、バリアメタル（１５）形成前の前処理のウェットエッチングにより、コンタクトホール（１４）のＢＰＳＧ膜（１２）の部分（１４ａ）の幅（ｗ１）を、ＨＴＯ膜（１１）の部分（１４ｂ）の幅（ｗ２）よりも階段状に広くして、コンタクトホール（１４）のアスペクト比を小さくする。これによって、微細化および信頼性向上を実現することができる。

Description

半導体装置および半導体装置の製造方法
　この発明は、半導体装置および半導体装置の製造方法に関する。
　従来、半導体装置の特性向上のため、単位セル（素子の構成単位）の微細化が進んでいる。微細な単位セルの形成方法として、微細パターンのコンタクトホール内にタングステン（Ｗ）等の埋め込み性の高い金属を埋め込んでなるコンタクトプラグを形成し、当該コンタクトプラグを介しておもて面電極と半導体基板とのコンタクト（電気的接触）を形成する方法が公知である（例えば、下記特許文献１（第００１５～００１６段落、第１－１図）参照。）。
　下記特許文献１では、層間絶縁膜を挟んで積層された配線層同士を接続するにあたって、層間絶縁膜に形成したコンタクトホールの内壁に沿ってチタン（Ｔｉ）膜および窒化チタン（ＴｉＮ）膜を順に形成する。その後、六フッ化タングステン（ＷＦ6）とモノシラン（ＳｉＨ4）または水素（Ｈ2）とを用いた還元反応により、コンタクトホールの内部における窒化チタン膜上にタングステン膜を埋め込んでいる。
　従来の半導体装置の製造方法について説明する。図１０は、従来の半導体装置の製造方法の概要を示すフローチャートである。まず、半導体基板（半導体ウェハ）のおもて面側に所定の素子構造を形成する（ステップＳ１０１）。次に、半導体基板のおもて面上に、層間絶縁膜の１層目として高温酸化（ＨＴＯ：Ｈｉｇｈ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ）膜を形成する（ステップＳ１０２）。
　次に、半導体基板のおもて面上に、層間絶縁膜の２層目としてＢＰＳＧ（Ｂｏｒｏｎ　Ｐｈｏｓｐｈｏ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）膜などによるシリコン酸化膜（ＳｉＯ2膜）を形成する（ステップＳ１０３）。次に、層間絶縁膜上に、後のエッチング工程で用いるエッチング用マスクとして、コンタクトホールの形成領域が開口したレジストマスクを形成する（ステップＳ１０４）。
　次に、レジストマスクをマスクとして、ドライエッチングにより層間絶縁膜を選択的に除去してコンタクトホールを形成する（ステップＳ１０５）。コンタクトホールは、半導体基板のおもて面に略垂直な側壁を有し、深さ方向に一様な幅を有する略矩形状の断面形状となる。ステップＳ１０５の処理では、コンタクトホールに露出するシリコン（Ｓｉ）面（バリアメタルと半導体基板とのコンタクト形成箇所）に自然酸化膜が形成される。
　次に、レジストマスクを除去する（ステップＳ１０６）。次に、後のスパッタ工程の前処理として、バッファードフッ酸（ＢＨＦ）水溶液によるウェットエッチングまたは逆スパッタ処理により、ステップＳ１０５の処理で形成された自然酸化膜を除去する（ステップＳ１０７）。ステップＳ１０７の処理において、コンタクトホールの断面形状はステップＳ１０５の処理後の状態で維持される。
　次に、バリアメタルとして、コンタクトホールの内壁に沿ってチタン膜および窒化チタン膜を順にスパッタにより形成する（ステップＳ１０８）。次に、アニール（熱処理）により、バリアメタル中のチタン原子と半導体基板中のシリコン原子とを反応させてチタンシリサイドを形成することで、バリアメタルと半導体基板とのオーミック性のコンタクトを形成する（ステップＳ１０９）。
　次に、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により、コンタクトホールの内部に埋め込むように、窒化チタン膜上にタングステン膜を成長させる（ステップＳ１１０）。次に、タングステン膜をエッチバックし、コンタクトホールの内部における窒化チタン膜上のみにタングステン膜を残す（ステップＳ１１１）。その後、おもて面電極やｐ+コレクタ領域、裏面電極等の残りの各部を形成することで、半導体装置が完成する。
　また、コンタクトホールの形成方法として、シリコン酸化膜およびＰＳＧ膜を順に積層してなる層間絶縁膜にレジストマスクをマスクとして開口部（貫通孔）を形成する。そして、フッ化水素（ＢＨＦ）水溶液によるウェットエッチングにより、上層のＰＳＧ膜の開口幅を、下層のシリコン酸化膜の開口幅よりも広くしてコンタクトホールを形成した後、レジストマスクを除去する方法が提案されている（例えば、下記特許文献２（第００１４～００１６段落、第４，５図）および下記特許文献３（第００１４～００１８段落、第１図）。
特開２００５－３０２７５２号公報 特開平５－７４７３２号公報 特開昭６３－１７５４４２号公報
　しかしながら、従来技術（図１０参照）では、次の問題が生じる。図１１～１４は、従来の半導体装置の製造途中の状態を示す断面図である。図１１～１４では、半導体基板１１０の内部の素子構造を図示省略する。図１４には、図１０のステップＳ１１０の処理後、ステップＳ１１１の処理前に、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）で撮影したタングステン膜１０６の状態を模式的に示す。図１１～１４は、それぞれ、図１０のステップＳ１０５，Ｓ１０７，Ｓ１０８，Ｓ１１０の処理時の状態である。
　上述したように、ステップＳ１０５の処理では、コンタクトホール１０４の幅ｗ１０１は深さ方向に一様となる（図１１）。ステップＳ１０８の処理では、コンタクトホール１０４の上端部（コンタクトホール１０４の側壁と半導体基板１１０のおもて面との境界）１０４ａで部分的に厚くバリアメタル１０５が成長する。このため、コンタクトホール１０４の上端部１０４ａ上の対向するバリアメタル１０５間の幅ｗ１１１は、コンタクトホール１０４の上端部１０４ａ以外の部分１０４ｃの対向するバリアメタル１０５間の幅ｗ１１２よりも狭くなる（図１３）。ステップＳ１１０の処理では、コンタクトホール１０４の内壁のバリアメタル１０５上にタングステン膜１０６が成長し、コンタクトホール１０４の対向する各側壁上のタングステン膜１０６同士が面接触して当該側壁上のタングステン膜１０６間の隙間が埋められることで、コンタクトホール１０４の内部にタングステン膜１０６が充填される。
　しかしながら、上述したようにコンタクトホール１０４の上端部１０４ａ上の対向するバリアメタル１０５間の幅ｗ１１１が狭くなっている場合、コンタクトホール１０４の対向する側壁上のタングステン膜１０６同士よりも先に、コンタクトホール１０４の対向する上端部１０４ａ上のタングステン膜１０６同士が接触し、コンタクトホール１０４が閉じてしまう。このようにコンタクトホール１０４が閉じてしまった場合、タングステン膜１０６の内部に空洞（ボイド）１２０が生じる（図１４）。この空洞１２０には、タングステン膜１０６の形成時に反応炉（チャンバー）に導入されたフッ素系ガスが封入される。また、この空洞１２０は、その後のステップＳ１１１のタングステン膜１０６のエッチバック後にタングステン膜１０６の表面にあらわれないほど、タングステン膜１０６の表面から深い位置に生じる。したがって、この空洞１２０は、ステップＳ１１１のエッチバック後も、フッ素系ガスが封入されたままの状態でタングステン膜１０６の内部に残ってしまう。
　タングステン膜１０６の内部に生じた空洞１２０に封入されたフッ素系ガスは、半導体装置（製品）の信頼性に悪影響を及ぼす。具体的には、空洞１２０に封入されたフッ素系ガスによりタングステン膜１０６上のおもて面電極（アルミニウム（Ａｌ）を主成分とする電極等：不図示）が腐食したり、空洞１２０が封入されたフッ素系ガスの膨張によって大きくなり、おもて面電極にも空洞が生じる等の問題が生じる。図１４において、空洞１２０は、タングステン膜１０６の内部の、タングステン膜１０６よりも色の濃い部分である。
　また、ステップＳ１０７のスパッタ前処理では、半導体装置に残ってしまった場合に抵抗成分となる自然酸化膜を除去している。しかしながら、ステップＳ１０７のスパッタ前処理により、層間絶縁膜１０３を構成するＨＴＯ膜１０１およびＢＰＳＧ膜１０２のうち、ＢＰＳＧ膜１０２の部分１０４ｂでコンタクトホール１０４の側壁が凹むように除去される（図１２）。これによって、コンタクトホール１０４のＢＰＳＧ膜１０２の部分１０４ｂの幅ｗ１０２がコンタクトホール１０４形成時の幅ｗ１０１よりも広がってしまう。したがって、ステップＳ１０７のスパッタ前処理を行うことも、タングステン膜１０６の内部に空洞１２０を生じさせる原因となっている。
　上記問題は、コンタクトホール１０４のアスペクト比（＝コンタクトホール１０４の深さｄ１０１／コンタクトホール１０４の幅ｗ１０１）が大きいほど顕著にあらわれる。例えば、図１４に模式的に示す試料のコンタクトホール１０４は、上端部１０４ａ間の幅ｗ１０１’（≒０．６μｍ）を底面の幅ｗ１０３（≒０．５μｍ）よりも若干広くした略台形状の断面形状を有する。この場合、コンタクトホール１０４の幅ｗ１０１とは、コンタクトホール１０４の上端部１０４ａ間の幅ｗ１０１’である。コンタクトホール１０４の内部へのタングステン膜１０６の埋め込み性は、コンタクトホール１０４の上端部１０４ａ間の幅ｗ１０１’で決まる。すなわち、図１４に模式的に示す試料は、コンタクトホール１０４のアスペクト比（＝コンタクトホール１０４の深さｄ１０１／コンタクトホール１０４の上端部１０４ａ間の幅ｗ１０１’）を１．６程度（≒１μｍ／０．６μｍ）としたときに、タングステン膜１０６に空洞１２０が生じたことを示している。
　この発明は、上述した従来技術による問題点を解消するため、微細化を図ることができ、かつ信頼性を向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型の半導体基板の第１主面の表面層に、第２導電型の第１半導体領域が設けられている。第１導電型の第２半導体領域は、前記半導体基板の、前記第１半導体領域以外の部分である。前記半導体基板の第１主面側に、前記第１半導体領域と前記第２半導体領域とのｐｎ接合を有する素子構造が設けられている。前記半導体基板の第１主面上に、層間絶縁膜が設けられている。前記層間絶縁膜は、前記素子構造を覆う。コンタクトホールは、前記層間絶縁膜が選択的に開口されてなり、前記半導体基板の第１主面を選択的に露出する。前記コンタクトホールの内壁に沿って、第１金属膜が設けられている。前記第１金属膜は、前記半導体基板と密着性が高く、かつ前記半導体基板とオーミック接触する。前記コンタクトホールの内部において前記第１金属膜の上に、第２金属膜が埋め込まれている。前記層間絶縁膜および前記第２金属膜の上に、第１電極が設けられている。前記第１電極は、前記第２金属膜および前記第１金属膜を介して前記第１半導体領域に電気的に接続されている。前記層間絶縁膜は、第１，２絶縁膜を有する。前記第１絶縁膜は、前記半導体基板の第１主面上に設けられている。前記第２絶縁膜は、前記第１絶縁膜の上に設けられている。前記第２絶縁膜は、前記第１絶縁膜よりもフッ酸または希フッ酸に対するエッチング速度の速い絶縁材料からなる。前記コンタクトホールは、前記第２絶縁膜の部分の幅を、前記第１絶縁膜の部分の幅よりも階段状に広くする段差を側壁に有する。前記コンタクトホールの前記第１絶縁膜の部分のアスペクト比は０．５以上１．５以下である。前記コンタクトホールの前記第２絶縁膜の部分のアスペクト比は０．５以上１．５以下である。
　また、この発明にかかる半導体装置は、上述した発明において、前記コンタクトホールの前記第２絶縁膜の部分の断面形状は、前記第１電極側の幅を、前記第１絶縁膜側の幅よりも広くした台形状であることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記コンタクトホールの前記第１絶縁膜の部分の断面形状は、前記第２絶縁膜側の幅を、前記半導体基板側の幅よりも広くした台形状であることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記コンタクトホールの前記第１絶縁膜の部分の幅は、０．３μｍ以上１．０μｍ以下であることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第１絶縁膜は、シリコンガラス膜であることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第１絶縁膜は、リンを含む、または、リンおよびボロンを含むことを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２絶縁膜は、高温酸化膜または熱酸化膜であることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第１金属膜は、チタンを主成分とすることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２金属膜は、タングステンを主成分とすることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、第３半導体領域および第２電極をさらに備える。前記第３半導体領域は、前記半導体基板の第２主面の表面層に、前記第２半導体領域に接して設けられている。第２電極は、前記第３半導体領域に電気的に接続されている。前記素子構造は、前記第１半導体領域、第１導電型の第４半導体領域、ゲート絶縁膜およびゲート電極を有する。前記第４半導体領域は、前記第１半導体領域の内部に選択的に設けられている。前記ゲート絶縁膜は、前記第１半導体領域の、前記第２半導体領域と前記第４半導体領域との間の領域に接して設けられている。前記ゲート電極は、前記ゲート絶縁膜を挟んで前記第１半導体領域の反対側に設けられていることを特徴とする。
　また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の半導体基板の第１主面の表面層に第２導電型の第１半導体領域を形成して、前記半導体基板の第１主面側に、前記第１半導体領域と、前記半導体基板の、前記第１半導体領域以外の部分である第１導電型の第２半導体領域と、のｐｎ接合を有する素子構造を形成する第１工程を行う。次に、前記半導体基板の第１主面上に、前記素子構造を覆う層間絶縁膜を形成する第２工程を行う。次に、前記層間絶縁膜の上に、所定箇所が開口したレジスト膜を形成する第３工程を行う。
　次に、前記レジスト膜をマスクとしてエッチングを行い、前記層間絶縁膜を選択的に除去して前記半導体基板の第１主面を選択的に露出するコンタクトホールを形成する第４工程を行う。次に、前記レジスト膜を除去する第５工程を行う。次に、フッ酸または希フッ酸を含む水溶液を用いたウェットエッチングにより、前記半導体基板の第１主面の、前記コンタクトホールに露出する部分を覆う自然酸化膜を除去する第６工程を行う。次に、前記コンタクトホールの内壁に沿って、前記半導体基板と密着性が高く、かつ前記半導体基板とオーミック接触する第１金属膜を形成する第７工程を行う。次に、前記コンタクトホールの内部において前記第１金属膜の上に第２金属膜を埋め込む第８工程を行う。
　次に、前記層間絶縁膜および前記第２金属膜の上に第１電極を形成し、前記第２金属膜および前記第１金属膜を介して前記第１半導体領域と前記第１電極とを電気的に接続する第９工程を行う。前記第２工程は、前記層間絶縁膜として、前記半導体基板の第１主面上に第１絶縁膜を形成する工程と、前記層間絶縁膜として、前記第１絶縁膜の上に、前記第１絶縁膜よりも前記水溶液に対するエッチング速度の速い絶縁材料からなる第２絶縁膜を形成する工程と、を含む。前記第６工程では、前記ウェットエッチングにより、前記コンタクトホールの側壁に段差を形成し、前記コンタクトホールの前記第２絶縁膜の部分の幅を、前記第１絶縁膜の部分の幅よりも階段状に広くする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第６工程では、前記ウェットエッチングにより、前記コンタクトホールの前記第１絶縁膜の部分のアスペクト比を０．５以上１．５以下にすることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程では、前記コンタクトホールの前記第２絶縁膜の部分のアスペクト比を０．５以上１．５以下にすることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程では、異方性エッチングにより前記コンタクトホールを形成することを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程では、等方性エッチングにより前記コンタクトホールを形成することを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程では、前記コンタクトホールの前記第１絶縁膜の部分の幅を０．３μｍ以上１．０μｍ以下にすることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第７工程では、スパッタ法により前記第１金属膜を形成することを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第７工程では、化学気相成長法により前記第１金属膜を形成することを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１絶縁膜は、シリコンガラス膜であることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１絶縁膜は、リンを含む、または、リンおよびボロンを含むことを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２絶縁膜は、高温酸化膜または熱酸化膜であることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１金属膜は、チタンを主成分とすることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２金属膜は、タングステンを主成分とすることを特徴とする。
　上述した発明によれば、第１金属膜を形成するための前処理のウェットエッチングにより、コンタクトホールの第２絶縁膜の部分の幅を、第１絶縁膜の部分の幅よりも階段状に広くして、コンタクトホールのアスペクト比を小さくすることができる。これにより、微細パターンのコンタクトホールを形成して単位セルの微細化を図ったとしても、コンタクトホールの内壁に沿って均一の厚さで第１金属膜を形成することができる。かつ、コンタクトホールの内部において第１金属膜上に、コンタクトプラグとなる第２金属膜を、第２金属膜の内部に空洞を生じさせることなく埋め込むことができる。
　本発明にかかる半導体装置および半導体装置の製造方法によれば、微細化を図ることができ、かつ信頼性を向上させることができるという効果を奏する。
図１は、実施の形態にかかる半導体装置の構造を示す断面図である。 図２は、実施の形態にかかる半導体装置の製造方法の概要を示すフローチャートである。 図３は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 図４は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 図５は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 図６は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 図７は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 図８は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 図９は、実施の形態にかかる半導体装置の製造途中の状態の別の一例を示す断面図である。 図１０は、従来の半導体装置の製造方法の概要を示すフローチャートである。 図１１は、従来の半導体装置の製造途中の状態を示す断面図である。 図１２は、従来の半導体装置の製造途中の状態を示す断面図である。 図１３は、従来の半導体装置の製造途中の状態を示す断面図である。 図１４は、従来の半導体装置の製造途中の状態を示す断面図である。
　以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
　実施の形態にかかる半導体装置の構造について、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）を例に説明する。図１は、実施の形態にかかる半導体装置の構造を示す断面図である。図１には、電流駆動を担う活性領域（素子がオン状態のときに電流が流れる領域）の２つの単位セルを示し、これらの単位セルに隣接する他の単位セルや、活性領域の周囲を囲むエッジ終端領域を図示省略する（図３～９においても同様）。
　エッジ終端領域は、活性領域と半導体基板１０の側面との間の領域であり、ｎ-型ドリフト領域（第２半導体領域）１の、チップおもて面側の電界を緩和して耐圧（耐電圧）を保持するための領域である。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。エッジ終端領域には、例えば、接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ　Ｔｅｒｍｉｎａｔｉｏｎ　Ｅｘｔｅｎｓｉｏｎ）構造、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ　Ｌｉｍｉｔｉｎｇ　Ｒｉｎｇ）、フィールドプレートおよびリサーフ等の耐圧構造が配置される。
　図１に示す実施の形態にかかる半導体装置は、半導体基板（半導体チップ）１０のおもて面側に、トレンチゲート構造のＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）を備えたトレンチゲート型ＩＧＢＴである。ＭＯＳゲートは、ｐ型ベース領域（第１半導体領域）２、ｎ+型エミッタ領域（第４半導体領域）３、ｐ+型コンタクト領域４、トレンチ５、ゲート絶縁膜６およびゲート電極７で構成される。１つのトレンチ５および当該トレンチ５の両側に隣り合うコンタクト（半導体基板１０とエミッタ電極１７との電気的接触部）とで１つの単位セルが構成される。ｐ型ベース領域２は、半導体基板１０のおもて面の表面層に選択的に設けられている。半導体基板１０の、ｐ型ベース領域２および後述するｐ+型コレクタ領域（第３半導体領域）８以外の部分がｎ-型ドリフト領域１である。
　ｎ+型エミッタ領域３およびｐ+型コンタクト領域４は、ｐ型ベース領域２の表面領域（半導体基板１０のおもて面の表面層）にそれぞれ選択的に設けられている。ｎ+型エミッタ領域３およびｐ+型コンタクト領域４は、互いに接する。トレンチ５は、ｎ+型エミッタ領域３およびｐ型ベース領域２を貫通してｎ-型ドリフト領域１に達する。トレンチ５の内部には、ゲート絶縁膜６を介してゲート電極７が設けられている。半導体基板１０の裏面の表面層には、ｐ+型コレクタ領域８が設けられている。半導体基板１０の裏面全面にコレクタ電極（第２電極）９が設けられ、ｐ+型コレクタ領域８に電気的に接続されている。
　半導体基板１０のおもて面上には、ゲート電極７を覆う層間絶縁膜１３として、高温酸化（ＨＴＯ）膜１１およびＢＰＳＧ膜１２が順に積層されている。層間絶縁膜１３は、半導体基板１０のおもて面の全面に設けられている。ＨＴＯ膜１１の厚さは、例えば１０００Å以上２０００Å以下程度であってもよい。ＢＰＳＧ膜１２の厚さは、例えばＨＴＯ膜１１の厚さの３倍以上４倍以下程度であってもよい。ＨＴＯ膜１１に代えて、層間絶縁膜１３の下層を熱酸化膜としてもよい。ＢＰＳＧ膜１２に代えて、層間絶縁膜１３の上層をＰＳＧ膜やＮＳＧ（Ｎｏｎ　ｄｏｐｅｄ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）膜としてもよい。
　層間絶縁膜１３には、層間絶縁膜１３を深さ方向に貫通するコンタクトホール１４が設けられている。深さ方向とは、半導体基板１０のおもて面から裏面に向かう方向である。コンタクトホール１４は、半導体基板１０のおもて面よりもコレクタ側（ｐ+型コレクタ領域８側）に底面が突出していてもよい。すなわち、層間絶縁膜１３の貫通孔と、当該貫通孔に連続して半導体基板１０のおもて面に形成された溝と、を合わせてコンタクトホール１４としてもよい。コンタクトホール１４は、半導体基板１０のおもて面に平行に延在するストライプ状のレイアウトに配置されていてもよいし、半導体基板１０のおもて面側から見てマトリクス状のレイアウトに配置されていてもよい。
　また、コンタクトホール１４は、ＢＰＳＧ膜１２の部分１４ａの幅ｗ１を、ＨＴＯ膜１１の部分１４ｂの幅ｗ２よりも広くした断面形状を有する。すなわち、コンタクトホール１４の側壁には、ＨＴＯ膜１１とＢＰＳＧ膜１２との界面に１段の段差１４ｃが設けられ、当該段差１４ｃにより、コンタクトホール１４の上端部側の幅がコンタクトホール１４の底面側の幅よりも階段状に広くなっている。コンタクトホール１４の上端部とは、コンタクトホール１４の側壁と半導体基板１０のおもて面との境界である。
　コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａのアスペクト比（＝コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの深さｄ１／コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの幅ｗ１）は、例えば０．５以上１．５以下程度であることがよい。その理由は、次の通りである。
　コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａのアスペクト比が０．５未満である場合、コンタクトホール１４にタングステン膜１６を充填した際にタングステン膜１６の上部に凹みが生じる。このため、コンタクトホール１４の内部にのみタングステン膜１６を残すためのエッチバックで、コンタクトホール１４の内部のタングステン膜１６も消失（エッチング）されてしまう虞があるからである。
　また、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａのアスペクト比が１．５を超える場合、コンタクトホール１４にタングステン膜１６が充填される際に、半導体基板１０のおもて面に堆積したタングステン膜１６同士が接触してつながり、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの上部が閉じてしまうことで、タングステン膜１６の内部にボイドが生じる虞があるからである。
　コンタクトホール１４のＨＴＯ膜１１の部分１４ｂのアスペクト比（＝コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの深さｄ２／コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの幅ｗ２）は、例えば０．５以上１．５以下程度であることがよい。その理由は、次の通りである。
　コンタクトホール１４のＨＴＯ膜１１の部分１４ｂのアスペクト比が０．５未満である場合、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂにタングステン膜１６が充填される際に、タングステン膜１６の上部に凹みが生じる。このタングステン膜１６の上部の凹みは、アスペクト比が大きく、タングステン膜１６が充填されにくい。このため、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａにタングステン膜１６が充填される際に、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂにおけるタングステン膜１６の上部の凹みにタングステン膜１６が充填されず、タングステン膜１６の内部にボイドとして残る虞があるからである。
　また、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂのアスペクト比が１．５を超える場合、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂにタングステン膜１６が充填される際に、コンタクトホール１４の側壁の段差１４ｃのステップ（半導体基板１０のおもて面に略平行な面）にタングステン膜１６が堆積されやすい。このコンタクトホール１４の側壁の段差１４ｃのステップに堆積したタングステン膜１６同士が接触してつながり、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの上部が閉じてしまうことで、タングステン膜１６の内部にボイドが生じる虞があるからである。
　コンタクトホール１４の全体のアスペクト比（＝コンタクトホール１４の深さｄ１０／コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの幅ｗ１）は、例えば０．５以上１．５以下程度であることがよい。その理由は、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａのアスペクト比を上記範囲内とすることが好ましい理由と同じである。
　コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの幅ｗ１は、例えば０．５μｍ以上であり、隣り合うコンタクトホール１４とつながらない程度に可能な限り広いことが好ましい。これによって、コンタクトホール１４の内部への後述するタングステン膜１６の埋め込み性を向上させることができる。
　コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの幅ｗ２は、可能な限り狭いことが好ましい。その理由は、次の通りである。トレンチ５とコンタクトホール１４とは所定距離Ｌだけ離すことで、リーク電流発生を抑制することができる。このトレンチ５とコンタクトホール１４との間の所定距離Ｌを確保するとともに、トレンチ５間（メサ部）の距離ｗ１１を狭くして単位セルの微細化をより図ることができるからである。
　具体的には、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの幅（コンタクトホール１４の底面の幅）ｗ２は、例えば０．３μｍ以上１．０μｍ以下程度である。その理由は、次の通りである。コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの幅ｗ２が０．３μｍ未満である場合、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂに後述するバリアメタル（第１金属膜）１５を介してタングステン膜（第２金属膜）１６を埋め込むことが困難になるからである。コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの幅ｗ２が１．０μｍを超える場合、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂに後述するエミッタ電極（アルミニウムを主成分とする電極：第１電極）１７を埋め込み可能であることで、タングステン膜１６からなるコンタクトプラグを必要としないからである。
　コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの断面形状は、コンタクトホール１４の側壁が半導体基板１０のおもて面に略垂直な矩形状であってもよい。すなわち、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの幅ｗ１は、深さ方向に一様であってもよい。この場合、単位セルの微細化を図ることができる。
　また、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの断面形状は、エミッタ電極１７側の幅を、ＨＴＯ膜１１側の幅ｗ１’よりも広くした略台形状であることが好ましい。この場合、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの断面形状は、エミッタ電極１７側の幅は、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの断面形状が矩形状である場合における、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの幅ｗ１に相当する。
　コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの断面形状を上述したように台形状とした場合、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａのエミッタ電極１７側の幅ｗ１を相対的に広くして、コンタクトホール１４へのタングステン膜１６の埋め込み性を向上させることができる。かつ、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの幅ｗ２を狭くして、トレンチ５間の距離ｗ１１を狭くすることができる。
　コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの断面形状は、コンタクトホール１４の側壁が半導体基板１０のおもて面に略垂直な矩形状であってもよい。すなわち、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの幅ｗ２は、深さ方向に一様であってもよい。この場合、単位セルの微細化を図ることができる。
　コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの断面形状は、ＢＰＳＧ膜１２側の幅ｗ２’を、半導体基板１０側の幅（コンタクトホール１４の底面の幅）よりも広くした略台形状であることがよい。コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの、ＢＰＳＧ膜１２側の幅ｗ２’は、段差１４ｃのステップ（半導体基板１０のおもて面に略平行な面）の幅分だけ、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの、ＨＴＯ膜１１側の幅ｗ１’よりも狭い。コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの、半導体基板１０側の幅は、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの断面形状が矩形状である場合における、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの幅ｗ２に相当する。
　コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの断面形状を上述したように台形状とした場合、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの上端部側の幅ｗ２’を広くして、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂへのタングステン膜１６の埋め込み性を向上させることができる。かつ、コンタクトホール１４の底面の幅を狭くして、トレンチ５間の距離ｗ１１を狭くすることができる。
　コンタクトホール１４の内部には、コンタクトホール１４の内壁（層間絶縁膜１３の側面および半導体基板１０のおもて面）に沿って、バリアメタル１５が設けられている。バリアメタル１５は、層間絶縁膜１３の表面（すなわちＢＰＳＧ膜１２の表面）にまで延在していてもよい。バリアメタル１５は、半導体部（半導体基板１０）との密着性が高く、かつ半導体部とのオーミック接触する金属からなる。具体的には、バリアメタル１５は、例えばチタン（Ｔｉ）膜であってもよいし、チタン膜および窒化チタン（ＴｉＮ）膜を順に積層した金属積層膜であってもよい。バリアメタル１５の厚さは、例えば０．１μｍ以上０．２μｍ以下程度であってもよく、具体的には、例えば１５μｍであってもよい。
　バリアメタル１５上には、コンタクトホール１４の内部を埋め込むように、コンタクトプラグとしてタングステン（Ｗ）膜１６が設けられている。エミッタ電極１７は、活性領域において半導体基板１０のおもて面全面に設けられている。エミッタ電極１７は、タングステン膜１６およびバリアメタル１５を介してｎ+型エミッタ領域３およびｐ+型コンタクト領域４に電気的に接続され、ｐ+型コンタクト領域４を介してｐ型ベース領域２に電気的に接続されている。
　このようにコンタクトホール１４の内部に埋め込んだタングステン膜１６およびバリアメタル１５を介してエミッタ電極１７と半導体部とを電気的に接続した電極構造とすることで、トレンチピッチ（トレンチ５間の距離ｗ１１）を狭くすることができる。また、エミッタ電極１７は、層間絶縁膜１３によりゲート電極７と電気的に絶縁されている。エミッタ電極１７は、アルミニウムを主成分とする例えばアルミニウムシリコン（Ａｌ－Ｓｉ）電極である。
　次に、実施の形態にかかる半導体装置の製造方法について説明する。図２は、実施の形態にかかる半導体装置の製造方法の概要を示すフローチャートである。図３～８は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。図９は、実施の形態にかかる半導体装置の製造途中の状態の別の一例を示す断面図である。図３～９では、半導体基板１０の内部の素子構造を図示省略する。図７には、図２のステップＳ１０の処理後、ステップＳ１１の処理前に、走査電子顕微鏡（ＳＥＭ）により撮影したタングステン膜１６の状態を模式的に示す。図３～６は、それぞれ図２のステップＳ５，Ｓ７，Ｓ８，Ｓ１０に対応する。
　まず、半導体基板（半導体ウェハ）１０のおもて面側に、トレンチゲート型ＩＧＢＴの所定の素子構造（ＭＯＳゲート：すなわちｐ型ベース領域２、ｎ+型エミッタ領域３、ｐ+型コンタクト領域４、トレンチ５、ゲート絶縁膜６およびゲート電極７）を形成する（ステップＳ１）。次に、図３に示すように、半導体基板１０のおもて面上に、層間絶縁膜１３の１層目としてＨＴＯ膜１１を例えばＣＶＤ法により形成する（ステップＳ２）。次に、半導体基板１０のおもて面上に、層間絶縁膜の２層目としてＢＰＳＧ膜１２を例えばＣＶＤ法により形成する（ステップＳ３）。次に、層間絶縁膜１３上に、後のエッチング工程で用いるエッチング用マスクとして、コンタクトホール１４の形成領域が開口したレジストマスク２１を形成する（ステップＳ４）。
　次に、レジストマスク２１をマスクとして、ドライエッチングにより層間絶縁膜１３を選択的に除去してコンタクトホール１４を形成する（ステップＳ５）。ステップＳ５のドライエッチングにより、半導体基板１０のおもて面の、コンタクトホール１４に露出した部分が若干除去されてもよい。また、ステップＳ５の処理では、コンタクトホール１４に露出するシリコン（Ｓｉ）面（バリアメタル１５と半導体基板１０とのコンタクト形成箇所）に自然酸化膜（不図示）が形成される。
　また、ステップＳ５の処理において、異方性エッチングによりコンタクトホール１４を形成する場合、コンタクトホール１４は半導体基板１０のおもて面に略垂直な側壁を有する略矩形状の断面形状となる。すなわち、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａおよびＨＴＯ膜１１の部分１４ｂともに、略矩形状の断面形状となる。
　また、ステップＳ５の処理において、等方性エッチングによりコンタクトホール１４を形成する場合、コンタクトホール１４は、上端部側の幅を底面の幅よりも若干広くした略台形状の断面形状となる。すなわち、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａおよびＨＴＯ膜１１の部分１４ｂともに、略台形状の断面形状となる。
　次に、図４に示すように、レジストマスクを除去する（ステップＳ６）。次に、後のバリアメタル形成工程の前処理として、フッ酸（ＨＦ）水溶液または希フッ酸水溶液によるウェットエッチングにより、ステップＳ５の処理時に形成された自然酸化膜を除去する（ステップＳ７）。ステップＳ７の処理において、フッ酸水溶液および希フッ酸水溶液による層間絶縁膜１３のエッチング速度は、ＨＴＯ膜１１の部分１４ｂよりもＢＰＳＧ膜１２の部分１４ａで早くなる。
　したがって、ステップＳ７においては、ＢＰＳＧ膜１２とＨＴＯ膜１１とのエッチング速度の違いにより、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの幅ｗ１がコンタクトホール１４のＨＴＯ膜１１の部分１４ｂの幅ｗ２よりも階段状に広くなり、コンタクトホール１４の側壁に１段の段差１４ｃが形成される。一方、ＨＴＯ膜１１はほとんどエッチングされない。このため、コンタクトホール１４のＨＴＯ膜１１の部分１４ｂの幅ｗ２はステップＳ５の処理時の幅（すなわち設計値）で維持され、所望の特性が得られる。
　コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの幅ｗ１は、ウェットエッチングの時間制御により種々変更可能である。また、ステップＳ７の処理においては、コンタクトホール１４に露出するシリコン面はエッチングされないため、コンタクトホール１４の深さｄ１０は前処理前と同じ深さで維持される。このように、ステップＳ７の処理においては、ステップＳ５の処理時に形成された自然酸化膜を除去するとともに、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの幅ｗ１が広くなり、コンタクトホール１４の全体のアスペクト比を小さくすることができる。
　また、仮にドライエッチングにより前処理を行った場合、ＨＴＯ膜１１およびＢＰＳＧ膜１２のドライエッチング速度は同じであるため、コンタクトホール１４のＢＰＳＧ膜１２の部分１４ａおよびＨＴＯ膜１１の部分１４ｂの各幅ｗ１，ｗ２は一様に広くなってしまう。このため、本発明においては、ウェットエッチングによりステップＳ７の処理を行う。また、層間絶縁膜１３の１層目をＨＴＯ膜１１に代えて熱酸化膜とした場合や、層間絶縁膜１３の２層目をＢＰＳＧ膜１２に代えてＰＳＧ膜やＮＳＧ膜とした場合においても、フッ酸水溶液または希フッ酸水溶液による前処理により、コンタクトホール１４のＰＳＧ膜やＮＳＧ膜の部分の幅を相対的に広くすることができる。
　次に、図５に示すように、バリアメタル１５として、コンタクトホール１４の内壁に沿ってチタン膜および窒化チタン膜を順に形成する（ステップＳ８）。チタン膜および窒化チタン膜は、スパッタまたはＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）で形成してもよい。上述したようにステップＳ７の処理時にコンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの幅ｗ１を広くしたことで、ステップＳ８の処理において、バリアメタル１５が部分的に厚く成長することがなく、バリアメタル１５を均一の厚さで形成することができる。
　ステップＳ８の処理は、ステップＳ７の処理後、例えば２４時間以内に行うことが好ましい。その理由は、ステップＳ７の処理後の半導体基板１０を２４時間を超えて放置（保管）した場合、コンタクトホール１４に露出するシリコン面に、半導体装置の特性に悪影響が及ぶ程度の厚さの自然酸化膜が再度形成されてしまうからである。ステップＳ８の処理前に、ステップＳ７の処理後の半導体基板１０を一時保管する場合、半導体基板１０の保管場所は、積極的に酸素を吹き付けられる環境以外であればよく、大気に触れる環境であってもよい。
　次に、アニール（熱処理）により、バリアメタル１５と半導体基板１０とのオーミック性のコンタクトを形成する（ステップＳ９）。次に、図６に示すように、ＣＶＤ法を用いて、六フッ化タングステン（ＷＦ6）と水素（Ｈ2）との還元反応により、バリアメタル１５上にタングステン膜１６を成長させて、コンタクトホール１４の内部をタングステン膜１６で埋め込む（ステップＳ１０）。ステップＳ１０の処理においては、コンタクトホール１４の内壁（側壁および底面）上にタングステン膜１６が成長し、コンタクトホール１４の対向する各側壁上のタングステン膜１６同士が面接触して当該側壁上のタングステン膜１６間の隙間が埋まることで、コンタクトホール１４の内部にタングステン膜１６が充填される。
　上述したようにステップＳ７の処理時にコンタクトホール１４のＢＰＳＧ膜１２の部分１４ａの幅ｗ１を広くしたことで、コンタクトホール１４のアスペクト比が小さくなっている。このため、ステップＳ１０の処理においては、コンタクトホール１４の内壁上に成長するタングステン膜１６同士がコンタクトホール１４の対向する上端部上で接触してコンタクトホール１４が閉じる前に、コンタクトホール１４の対向する各側壁上のタングステン膜１６同士を面接触させることができる。したがって、タングステン膜１６の内部に空洞を生じさせることなく、コンタクトホール１４の内部をタングステン膜１６でほぼ完全に埋め込むことができる（図７参照）。
　次に、タングステン膜１６をエッチバックして、コンタクトホール１４の内部におけるバリアメタル１５上のみにタングステン膜１６を残す（ステップＳ１１）。例えばステップＳ１０の処理において仮にタングステン膜１６の内部に空洞が生じたとしても、この空洞は、ステップＳ１１のエッチバックにより上部が開口して当該エッチバック後のタングステン膜１６の表面に溝２０（図９参照）となってあらわれる程度にタングステン膜１６の表面から浅い位置に生じる。このため、ステップＳ１０の処理時にタングステン膜１６の内部に空洞が生じたとしても、ステップＳ１１の処理により当該空洞に封入されたフッ素系ガスは外部へ放出される。
　図８には、タングステン膜１６の内部に空洞が生じていない場合を示し、図９には、ステップＳ１０の処理時にタングステン膜１６の内部に生じた空洞が、ステップＳ１１のエッチバック後にタングステン膜１６の表面に溝２０となってあらわれた状態を示す。タングステン膜１６の表面に生じた溝２０には、その後、エミッタ電極１７が埋め込まれる。次に、エミッタ電極１７や、ｐ+型コレクタ領域８、コレクタ電極９等の残りの各部を形成する。次に、半導体ウエハをダイシング（切断）して個々のチップ状に個片化することで、図１に示す半導体装置が完成する。
　以上、説明したように、実施の形態１によれば、第１絶縁膜（ＨＴＯ膜）と、第１絶縁膜と比べて、バリアメタルを形成するための前処理のウェットエッチングに用いるフッ酸または希フッ酸を含む水溶液によるエッチング速度が早い第２絶縁膜（ＢＰＳＧ膜）と、を順に積層させた層間絶縁膜が設けられている。これによって、層間絶縁膜にコンタクトホールを形成した後に行う前処理により、コンタクトホールの第２絶縁膜の部分の幅を、第１絶縁膜の部分の幅よりも階段状に広くして、コンタクトホールのアスペクト比を小さくすることができる。これにより、微細パターンのコンタクトホールを形成して単位セルの微細化を図ったとしても、コンタクトホールの内壁に沿って均一の厚さでバリアメタルを形成することができる。かつ、コンタクトホールの内部においてバリアメタル上に、コンタクトプラグとなるタングステン膜を、タングステン膜の内部に空洞を生じさせることなく埋め込むことができる。したがって、微細パターンのコンタクトホールを形成して単位セルの微細化を図ることができる。かつ、おもて面電極と半導体基板とを電気的に接続するコンタクトプラグであるタングステン膜の内部に素子特性に悪影響を及ぼすフッ素系ガスが内包されることを防止することができるため、半導体装置（製品）の信頼性を向上させることができる。
　以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、本発明は、コンタクトプラグを介しておもて面電極と半導体基板とのコンタクトを形成した様々な素子に適用可能である。具体的には、本発明は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）や、ＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ　Ｃｏｎｄｕｃｔｉｎｇ　ＩＧＢＴ：逆導通ＩＧＢＴ）にも適用可能である。また、本発明は、トレンチゲート構造に代えて、プレーナゲート構造にも適用可能である。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
　以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、コンタクトプラグを介しておもて面電極と半導体基板とのコンタクトを形成した半導体装置に有用であり、特にトレンチゲート型ＩＧＢＴに適している。
　１　ｎ-型ドリフト領域
　２　ｐ型ベース領域
　３　ｎ+型エミッタ領域
　４　ｐ+型コンタクト領域
　５　トレンチ
　６　ゲート絶縁膜
　７　ゲート電極
　８　ｐ+型コレクタ領域
　９　コレクタ電極
　１０　半導体基板
　１１　ＨＴＯ膜
　１２　ＢＰＳＧ膜
　１３　層間絶縁膜
　１４　コンタクトホール
　１４ａ　コンタクトホールのＢＰＳＧ膜の部分
　１４ｂ　コンタクトホールのＨＴＯ膜の部分
　１４ｃ　コンタクトホールの側壁の段差
　１５　バリアメタル
　１６　タングステン膜
　１７　エミッタ電極
　２０　溝（空洞）
　２１　レジストマスク
　Ｌ　トレンチとコンタクトホールとの間の距離
　ｗ１，ｗ１’　コンタクトホールのＢＰＳＧ膜の部分の幅
　ｗ２，ｗ２’　コンタクトホールのＨＴＯ膜の部分の幅
　ｗ１１　トレンチ間の距離

Claims (23)

  1. 　第１導電型の半導体基板の第１主面の表面層に設けられた第２導電型の第１半導体領域と、
    　前記半導体基板の、前記第１半導体領域以外の部分である第１導電型の第２半導体領域と、
    　前記半導体基板の第１主面側に設けられた、前記第１半導体領域と前記第２半導体領域とのｐｎ接合を有する素子構造と、
    　前記半導体基板の第１主面上に設けられ、前記素子構造を覆う層間絶縁膜と、
    　前記層間絶縁膜が選択的に開口されてなり、前記半導体基板の第１主面を選択的に露出するコンタクトホールと、
    　前記コンタクトホールの内壁に沿って設けられた、前記半導体基板と密着性が高く、かつ前記半導体基板とオーミック接触する第１金属膜と、
    　前記コンタクトホールの内部において前記第１金属膜の上に埋め込まれた第２金属膜と、
    　前記層間絶縁膜および前記第２金属膜の上に設けられ、前記第２金属膜および前記第１金属膜を介して前記第１半導体領域に電気的に接続された第１電極と、
    　を備え、
    　前記層間絶縁膜は、
    　前記半導体基板の第１主面上に設けられた第１絶縁膜と、
    　前記第１絶縁膜の上に設けられた、前記第１絶縁膜よりもフッ酸または希フッ酸に対するエッチング速度の速い絶縁材料からなる第２絶縁膜と、を有し、
    　前記コンタクトホールは、前記第２絶縁膜の部分の幅を、前記第１絶縁膜の部分の幅よりも階段状に広くする段差を側壁に有し、
    　前記コンタクトホールの前記第１絶縁膜の部分のアスペクト比は０．５以上１．５以下であり、
    　前記コンタクトホールの前記第２絶縁膜の部分のアスペクト比は０．５以上１．５以下であることを特徴とする半導体装置。
  2. 　前記コンタクトホールの前記第２絶縁膜の部分の断面形状は、前記第１電極側の幅を、前記第１絶縁膜側の幅よりも広くした台形状であることを特徴とする請求項１に記載の半導体装置。
  3. 　前記コンタクトホールの前記第１絶縁膜の部分の断面形状は、前記第２絶縁膜側の幅を、前記半導体基板側の幅よりも広くした台形状であることを特徴とする請求項１または２に記載の半導体装置。
  4. 　前記コンタクトホールの前記第１絶縁膜の部分の幅は、０．３μｍ以上１．０μｍ以下であることを特徴とする請求項１～３のいずれか一つに記載の半導体装置。
  5. 　前記第１絶縁膜は、シリコンガラス膜であることを特徴とする請求項１～４のいずれか一つに記載の半導体装置。
  6. 　前記第１絶縁膜は、リンを含む、または、リンおよびボロンを含むことを特徴とする請求項５に記載の半導体装置。
  7. 　前記第２絶縁膜は、高温酸化膜または熱酸化膜であることを特徴とする請求項１～６のいずれか一つに記載の半導体装置。
  8. 　前記第１金属膜は、チタンを主成分とすることを特徴とする請求項１～７のいずれか一つに記載の半導体装置。
  9. 　前記第２金属膜は、タングステンを主成分とすることを特徴とする請求項１～８のいずれか一つに記載の半導体装置。
  10. 　前記半導体基板の第２主面の表面層に、前記第２半導体領域に接して設けられた第３半導体領域と、
    　前記第３半導体領域に電気的に接続された第２電極と、
    　をさらに備え、
    　前記素子構造は、
    　前記第１半導体領域と、
    　前記第１半導体領域の内部に選択的に設けられた第１導電型の第４半導体領域と、
    　前記第１半導体領域の、前記第２半導体領域と前記第４半導体領域との間の領域に接して設けられたゲート絶縁膜と、
    　前記ゲート絶縁膜を挟んで前記第１半導体領域の反対側に設けられたゲート電極と、を有することを特徴とする請求項１～９のいずれか一つに記載の半導体装置。
  11. 　第１導電型の半導体基板の第１主面の表面層に第２導電型の第１半導体領域を形成して、前記半導体基板の第１主面側に、前記第１半導体領域と、前記半導体基板の、前記第１半導体領域以外の部分である第１導電型の第２半導体領域と、のｐｎ接合を有する素子構造を形成する第１工程と、
    　前記半導体基板の第１主面上に、前記素子構造を覆う層間絶縁膜を形成する第２工程と、
    　前記層間絶縁膜の上に、所定箇所が開口したレジスト膜を形成する第３工程と、
    　前記レジスト膜をマスクとしてエッチングを行い、前記層間絶縁膜を選択的に除去して前記半導体基板の第１主面を選択的に露出するコンタクトホールを形成する第４工程と、
    　前記レジスト膜を除去する第５工程と、
    　フッ酸または希フッ酸を含む水溶液を用いたウェットエッチングにより、前記半導体基板の第１主面の、前記コンタクトホールに露出する部分を覆う自然酸化膜を除去する第６工程と、
    　前記コンタクトホールの内壁に沿って、前記半導体基板と密着性が高く、かつ前記半導体基板とオーミック接触する第１金属膜を形成する第７工程と、
    　前記コンタクトホールの内部において前記第１金属膜の上に第２金属膜を埋め込む第８工程と、
    　前記層間絶縁膜および前記第２金属膜の上に第１電極を形成し、前記第２金属膜および前記第１金属膜を介して前記第１半導体領域と前記第１電極とを電気的に接続する第９工程と、
    　を含み、
    　前記第２工程は、
    　前記層間絶縁膜として、前記半導体基板の第１主面上に第１絶縁膜を形成する工程と、
    　前記層間絶縁膜として、前記第１絶縁膜の上に、前記第１絶縁膜よりも前記水溶液に対するエッチング速度の速い絶縁材料からなる第２絶縁膜を形成する工程と、を含み、
    　前記第６工程では、前記ウェットエッチングにより、前記コンタクトホールの側壁に段差を形成し、前記コンタクトホールの前記第２絶縁膜の部分の幅を、前記第１絶縁膜の部分の幅よりも階段状に広くすることを特徴とする半導体装置の製造方法。
  12. 　前記第６工程では、前記ウェットエッチングにより、前記コンタクトホールの前記第１絶縁膜の部分のアスペクト比を０．５以上１．５以下にすることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 　前記第４工程では、前記コンタクトホールの前記第２絶縁膜の部分のアスペクト比を０．５以上１．５以下にすることを特徴とする請求項１１または１２に記載の半導体装置の製造方法。
  14. 　前記第４工程では、異方性エッチングにより前記コンタクトホールを形成することを特徴とする請求項１１～１３のいずれか一つに記載の半導体装置の製造方法。
  15. 　前記第４工程では、等方性エッチングにより前記コンタクトホールを形成することを特徴とする請求項１１～１３のいずれか一つに記載の半導体装置の製造方法。
  16. 　前記第４工程では、前記コンタクトホールの前記第１絶縁膜の部分の幅を０．３μｍ以上１．０μｍ以下にすることを特徴とする請求項１１～１５のいずれか一つに記載の半導体装置の製造方法。
  17. 　前記第７工程では、スパッタ法により前記第１金属膜を形成することを特徴とする請求項１１～１６のいずれか一つに記載の半導体装置の製造方法。
  18. 　前記第７工程では、化学気相成長法により前記第１金属膜を形成することを特徴とする請求項１１～１６のいずれか一つに記載の半導体装置の製造方法。
  19. 　前記第１絶縁膜は、シリコンガラス膜であることを特徴とする請求項１１～１８のいずれか一つに記載の半導体装置の製造方法。
  20. 　前記第１絶縁膜は、リンを含む、または、リンおよびボロンを含むことを特徴とする請求項１９に記載の半導体装置の製造方法。
  21. 　前記第２絶縁膜は、高温酸化膜または熱酸化膜であることを特徴とする請求項１１～２０のいずれか一つに記載の半導体装置の製造方法。
  22. 　前記第１金属膜は、チタンを主成分とすることを特徴とする請求項１１～２１のいずれか一つに記載の半導体装置の製造方法。
  23. 　前記第２金属膜は、タングステンを主成分とすることを特徴とする請求項１１～２２のいずれか一つに記載の半導体装置の製造方法。
PCT/JP2018/036585 2017-11-13 2018-09-28 半導体装置および半導体装置の製造方法 WO2019093015A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201880026747.0A CN110574153B (zh) 2017-11-13 2018-09-28 半导体装置及半导体装置的制造方法
JP2019552655A JP6825719B2 (ja) 2017-11-13 2018-09-28 半導体装置および半導体装置の製造方法
DE112018003086.5T DE112018003086T5 (de) 2017-11-13 2018-09-28 Halbleitervorrichtung und verfahren zur herstellung einerhalbleitervorrichtung
US16/660,186 US11171042B2 (en) 2017-11-13 2019-10-22 Semiconductor device and method of manufacturing semiconductor device
US17/496,360 US11574840B2 (en) 2017-11-13 2021-10-07 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017218661 2017-11-13
JP2017-218661 2017-11-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/660,186 Continuation US11171042B2 (en) 2017-11-13 2019-10-22 Semiconductor device and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2019093015A1 true WO2019093015A1 (ja) 2019-05-16

Family

ID=66438806

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/036585 WO2019093015A1 (ja) 2017-11-13 2018-09-28 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US11171042B2 (ja)
JP (1) JP6825719B2 (ja)
CN (1) CN110574153B (ja)
DE (1) DE112018003086T5 (ja)
WO (1) WO2019093015A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021039348A1 (ja) * 2019-08-26 2021-03-04 ローム株式会社 半導体装置およびその製造方法
US11984501B2 (en) 2019-05-30 2024-05-14 Rohm Co., Ltd. Semiconductor device with contact plugs
WO2024147230A1 (ja) * 2023-01-05 2024-07-11 富士電機株式会社 半導体装置及びその製造方法
JP7529429B2 (ja) 2019-05-30 2024-08-06 ローム株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210126103A1 (en) * 2019-10-29 2021-04-29 Micron Technology, Inc. Apparatus comprising wordlines comprising multiple metal materials, and related methods and electronic systems
CN111128872B (zh) * 2019-12-30 2022-11-25 上海集成电路研发中心有限公司 一种接触孔及其制作方法
CN113611662B (zh) * 2021-08-02 2023-06-30 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933431B1 (ja) * 1968-08-12 1974-09-06
JPS60192329A (ja) * 1984-03-14 1985-09-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0463462A (ja) * 1990-07-03 1992-02-28 Oki Electric Ind Co Ltd スルーホールの形成方法
JPH04219932A (ja) * 1990-12-19 1992-08-11 Ricoh Co Ltd 半導体装置の製造方法
JPH08213453A (ja) * 1995-02-01 1996-08-20 Ricoh Co Ltd 半導体装置とその製造方法
JP2004266082A (ja) * 2003-02-28 2004-09-24 Mitsumi Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2014011173A (ja) * 2012-06-27 2014-01-20 Toshiba Corp 半導体装置及びその製造方法
JP2014158041A (ja) * 2014-04-21 2014-08-28 Mitsubishi Electric Corp 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175442A (ja) 1987-01-14 1988-07-19 Nec Corp 多層配線型集積回路の製造方法
JPH0574732A (ja) 1991-09-13 1993-03-26 Matsushita Electric Works Ltd コンタクトホールの形成方法
JP4205128B2 (ja) * 1996-04-11 2009-01-07 三菱電機株式会社 高耐圧半導体装置およびその製造方法
KR100252760B1 (ko) * 1996-12-30 2000-05-01 김영환 텅스텐 플러그를 사용한 반도체 소자의 금속배선 형성방법
JP2004055803A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
JP3640945B2 (ja) * 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
TW588460B (en) 2003-01-24 2004-05-21 Ind Tech Res Inst Trench power MOSFET and method of making the same
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2005302752A (ja) 2004-04-06 2005-10-27 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP5135668B2 (ja) * 2004-09-02 2013-02-06 富士電機株式会社 半導体装置および半導体装置の製造方法
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US20110006362A1 (en) * 2009-07-10 2011-01-13 Force Mos Technology Co. Ltd. Trench MOSFET with on-resistance reduction
US8680610B2 (en) * 2009-12-17 2014-03-25 Force Mos Technology Co., Ltd. Trench MOSFET having floating dummy cells for avalanche improvement
JP2011228338A (ja) * 2010-04-15 2011-11-10 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP5831526B2 (ja) * 2013-01-17 2015-12-09 株式会社デンソー 半導体装置およびその製造方法
JP6357869B2 (ja) * 2014-05-20 2018-07-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2016115698A (ja) 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP6832645B2 (ja) * 2016-07-20 2021-02-24 ローム株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933431B1 (ja) * 1968-08-12 1974-09-06
JPS60192329A (ja) * 1984-03-14 1985-09-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0463462A (ja) * 1990-07-03 1992-02-28 Oki Electric Ind Co Ltd スルーホールの形成方法
JPH04219932A (ja) * 1990-12-19 1992-08-11 Ricoh Co Ltd 半導体装置の製造方法
JPH08213453A (ja) * 1995-02-01 1996-08-20 Ricoh Co Ltd 半導体装置とその製造方法
JP2004266082A (ja) * 2003-02-28 2004-09-24 Mitsumi Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2014011173A (ja) * 2012-06-27 2014-01-20 Toshiba Corp 半導体装置及びその製造方法
JP2014158041A (ja) * 2014-04-21 2014-08-28 Mitsubishi Electric Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984501B2 (en) 2019-05-30 2024-05-14 Rohm Co., Ltd. Semiconductor device with contact plugs
JP7529429B2 (ja) 2019-05-30 2024-08-06 ローム株式会社 半導体装置
WO2021039348A1 (ja) * 2019-08-26 2021-03-04 ローム株式会社 半導体装置およびその製造方法
WO2024147230A1 (ja) * 2023-01-05 2024-07-11 富士電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11574840B2 (en) 2023-02-07
US20220028735A1 (en) 2022-01-27
CN110574153B (zh) 2024-02-23
US11171042B2 (en) 2021-11-09
CN110574153A (zh) 2019-12-13
US20200051852A1 (en) 2020-02-13
JP6825719B2 (ja) 2021-02-03
DE112018003086T5 (de) 2020-03-05
JPWO2019093015A1 (ja) 2020-04-02

Similar Documents

Publication Publication Date Title
WO2019093015A1 (ja) 半導体装置および半導体装置の製造方法
CN103367446B (zh) 应力降低的场效应半导体器件和用于形成该器件的方法
TWI542009B (zh) 用於功率mosfet應用的端接溝槽及其製備方法
US10020391B2 (en) Semiconductor device and manufacturing method of the same
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
CN109524451B (zh) 半导体装置及其制造方法
WO2016006263A1 (ja) 半導体装置及び半導体装置の製造方法
JP6666671B2 (ja) 半導体装置
JP2008098593A (ja) 半導体装置及びその製造方法
US11715793B2 (en) Semiconductor device and method of manufacturing same
TWI656567B (zh) 半導體裝置及製造方法
US11569372B2 (en) Semiconductor device
CN113410302A (zh) 半导体装置
CN113675078B (zh) Mos器件的形成方法
US11264462B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7157719B2 (ja) 半導体装置の製造方法
JP2007311547A (ja) 半導体装置の製造方法
JP2019040923A (ja) 半導体装置およびその製造方法
JP2023096841A (ja) 半導体装置およびその製造方法
JP2007258582A (ja) 絶縁ゲート型半導体装置の製造方法
US12125901B2 (en) Method of manufacturing semiconductor device
US20240178286A1 (en) Semiconductor device and method of manufacturing semiconductor device
WO2024147230A1 (ja) 半導体装置及びその製造方法
JP5135884B2 (ja) 半導体装置の製造方法
JP2004193281A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18876371

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019552655

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18876371

Country of ref document: EP

Kind code of ref document: A1