JP2007258582A - 絶縁ゲート型半導体装置の製造方法 - Google Patents
絶縁ゲート型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007258582A JP2007258582A JP2006083611A JP2006083611A JP2007258582A JP 2007258582 A JP2007258582 A JP 2007258582A JP 2006083611 A JP2006083611 A JP 2006083611A JP 2006083611 A JP2006083611 A JP 2006083611A JP 2007258582 A JP2007258582 A JP 2007258582A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor device
- trench
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体装置100は,ゲート電極22の下に位置する絶縁層23を,トレンチの壁面側から順に,熱酸化膜231(1層目),NSG膜232(2層目),PSG膜233(3層目)の3層構造をなしている。すなわち,絶縁層23は,ゲートトレンチ21の幅方向の中央部に向かうほどウェットエッチング速度が速い。そのため,ウェットエッチングによるエッチバックを行うと,突起形状をなすスペースが形成される。そして,このスペース内にゲート電極22を形成する。これにより,ゲート電極22の底部が深さ方向に対してゆるやかに終端する形状となる。よって,半導体装置100は,ゲート電極22の底部近傍での局所的な電界集中が緩和される。
【選択図】 図1
Description
(1層目:熱酸化膜)≦(2層目:NSG膜)≦(3層目:PSG膜)
となっている。また,ウェットエッチング速度差によって生じる段差部分は積極的にエッチバックされる。そのため,エッチバックされた絶縁層23の上面は,PSG膜233に向かって徐々に深くなる凹形状となる。具体的にエッチバックの条件としては,薬液を希フッ酸あるいはバッファドフッ酸とし,熱酸化膜231に対して100nm〜300nmの厚さ分のエッチバックを行う。なお,エッチバックの深さは,絶縁層23中のリン添加量によって制御することができる。そのため,絶縁層23の上面の形状を高精度に作製することができる。エッチバック後は,清浄なシリコン表面を得るために適当な洗浄処理を行う。
12 N- ドリフト領域
21 ゲートトレンチ(トレンチ部)
22 ゲート電極(ゲート電極層)
23 絶縁層
231 熱酸化膜(第1絶縁膜)
232 NSG膜(中間絶縁膜)
233 PSG膜(第2絶縁膜)
24 ゲート絶縁膜
31 N+ ソース領域
32 コンタクトP+ 領域
41 P- ボディ領域
51 P拡散領域
100 絶縁ゲート型半導体装置
Claims (6)
- トレンチゲート構造を有する絶縁ゲート型半導体装置の製造方法において,
半導体基板の上面からトレンチ部を形成するトレンチ部形成工程と,
前記トレンチ部内に,前記トレンチ部を閉塞しない膜厚の第1絶縁層を形成する第1絶縁層形成工程と,
前記第1絶縁層形成工程の後に,前記トレンチ部内に,前記トレンチ部を閉塞する膜厚の第2絶縁層を形成する第2絶縁層形成工程と,
前記第1絶縁層の一部および前記第2絶縁層の一部をウェットエッチングにより同時に除去するウェットエッチング工程と,
前記ウェットエッチング工程の後に,前記トレンチ部の壁面にゲート絶縁膜を形成するゲート絶縁膜形成工程と,
前記ゲート絶縁膜形成工程の後に,前記トレンチ部内にゲート電極層を形成するゲート電極層形成工程と含み,
前記第2絶縁層は,前記第1絶縁層よりも前記ウェットエッチング工程でのウェットエッチング速度が速いことを特徴とする絶縁ゲート型半導体装置の製造方法。 - 請求項1に記載する絶縁ゲート型半導体装置の製造方法において,
前記第1絶縁層形成工程の後であって前記第2絶縁層形成工程の前に,前記トレンチ部内に,前記トレンチ部を閉塞しない膜厚の中間絶縁層を形成する中間絶縁層形成工程を含み,
前記中間絶縁層の前記ウェットエッチング工程でのウェットエッチング速度は,前記第1絶縁層よりも速く,前記第2絶縁層よりも遅いことを特徴とする絶縁ゲート型半導体装置の製造方法。 - 請求項1または請求項2に記載する絶縁ゲート型半導体装置の製造方法において,
前記第2絶縁層は,リンを添加したシリコン酸化膜であることを特徴とする絶縁ゲート型半導体装置の製造方法。 - 請求項3に記載する絶縁ゲート型半導体装置の製造方法において,
前記第2絶縁層形成工程では,リンの供給源となるガスの流量を時間とともに増加させることを特徴とする絶縁ゲート型半導体装置の製造方法。 - 請求項1から請求項4のいずれか1つに記載する絶縁ゲート型半導体装置の製造方法において,
前記ウェットエッチング工程の前に,前記第1絶縁層の一部および前記第2絶縁層の一部をドライエッチングにより同時に除去するドライエッチング工程を含むことを特徴とする絶縁ゲート型半導体装置の製造方法。 - 請求項1から請求項5のいずれか1つに記載する絶縁ゲート型半導体装置の製造方法において,
前記第1絶縁膜形成工程の前に,前記トレンチ部の底部から不純物を注入する不純物注入工程を含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006083611A JP4622905B2 (ja) | 2006-03-24 | 2006-03-24 | 絶縁ゲート型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006083611A JP4622905B2 (ja) | 2006-03-24 | 2006-03-24 | 絶縁ゲート型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258582A true JP2007258582A (ja) | 2007-10-04 |
JP4622905B2 JP4622905B2 (ja) | 2011-02-02 |
Family
ID=38632497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006083611A Active JP4622905B2 (ja) | 2006-03-24 | 2006-03-24 | 絶縁ゲート型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4622905B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102184959A (zh) * | 2011-04-25 | 2011-09-14 | 上海宏力半导体制造有限公司 | 功率mos管及其制造方法 |
US8409998B2 (en) | 2009-09-30 | 2013-04-02 | Furukawa Electric Co., Ltd | Method of manufacturing vertical-cavity surface emitting laser |
US8598652B2 (en) | 2009-10-01 | 2013-12-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US11164968B2 (en) | 2019-03-15 | 2021-11-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6355974B1 (en) * | 1999-03-15 | 2002-03-12 | Mosel Vitelic, Inc. | Method to prevent the formation of a thinner portion of insulating layer at the junction between the side walls and the bottom insulator |
JP2003509836A (ja) * | 1999-05-25 | 2003-03-11 | ウィリアムス、リチャード・ケイ | 複数の厚さを有するゲート酸化物層を備えたトレンチ半導体素子及びそれを製造する方法 |
JP2003532293A (ja) * | 2000-04-26 | 2003-10-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチ半導体装置を製造する方法 |
JP2005510087A (ja) * | 2001-11-15 | 2005-04-14 | ゼネラル セミコンダクター,インク. | ゲート電荷が低いトレンチ金属酸化膜半導体電界効果トランジスタ |
-
2006
- 2006-03-24 JP JP2006083611A patent/JP4622905B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6355974B1 (en) * | 1999-03-15 | 2002-03-12 | Mosel Vitelic, Inc. | Method to prevent the formation of a thinner portion of insulating layer at the junction between the side walls and the bottom insulator |
JP2003509836A (ja) * | 1999-05-25 | 2003-03-11 | ウィリアムス、リチャード・ケイ | 複数の厚さを有するゲート酸化物層を備えたトレンチ半導体素子及びそれを製造する方法 |
JP2003532293A (ja) * | 2000-04-26 | 2003-10-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチ半導体装置を製造する方法 |
JP2005510087A (ja) * | 2001-11-15 | 2005-04-14 | ゼネラル セミコンダクター,インク. | ゲート電荷が低いトレンチ金属酸化膜半導体電界効果トランジスタ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8409998B2 (en) | 2009-09-30 | 2013-04-02 | Furukawa Electric Co., Ltd | Method of manufacturing vertical-cavity surface emitting laser |
US8598652B2 (en) | 2009-10-01 | 2013-12-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
CN102184959A (zh) * | 2011-04-25 | 2011-09-14 | 上海宏力半导体制造有限公司 | 功率mos管及其制造方法 |
US11164968B2 (en) | 2019-03-15 | 2021-11-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US11495679B2 (en) | 2019-03-15 | 2022-11-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4622905B2 (ja) | 2011-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4414863B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
US7374986B2 (en) | Method of fabricating field effect transistor (FET) having wire channels | |
TWI446416B (zh) | 具有單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體 | |
JP5519902B2 (ja) | リセスチャネルを有するトランジスタ及びその製造方法 | |
JP4735414B2 (ja) | 絶縁ゲート型半導体装置 | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
WO2006132284A1 (ja) | トレンチ型mosfet及びその製造方法 | |
JP2009531850A (ja) | トレンチゲート半導体装置及びその製造方法 | |
JP4735235B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2004064063A (ja) | 高電圧縦型dmosトランジスタ及びその製造方法 | |
US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
JP2010045335A (ja) | 半導体基材内に材料層を製造する方法 | |
US20130221498A1 (en) | Semiconductor device and method for manufacturing the same | |
JP4500558B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
US7391077B2 (en) | Vertical type semiconductor device | |
JP4500639B2 (ja) | トレンチゲート型半導体装置およびその製造方法 | |
JP4622905B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
JP5446297B2 (ja) | 半導体装置の製造方法 | |
JP4491307B2 (ja) | 半導体装置およびその製造方法 | |
JP4447377B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
JP2005252204A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP4500598B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
JP2007042826A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012160601A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4622905 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |