JPS58182833A - 集積回路の平面化方法 - Google Patents

集積回路の平面化方法

Info

Publication number
JPS58182833A
JPS58182833A JP57143954A JP14395482A JPS58182833A JP S58182833 A JPS58182833 A JP S58182833A JP 57143954 A JP57143954 A JP 57143954A JP 14395482 A JP14395482 A JP 14395482A JP S58182833 A JPS58182833 A JP S58182833A
Authority
JP
Japan
Prior art keywords
silicon dioxide
layer
integrated circuit
dioxide layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57143954A
Other languages
English (en)
Inventor
クリストフア−・ケイ・グロ−ブス
ケビン・ダンカン
エドワ−ド・シエネル・ダイオツト・ダ−ウオ−ル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Mitel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Corp filed Critical Mitel Corp
Publication of JPS58182833A publication Critical patent/JPS58182833A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路の製造方法に関し、特に集積回路の表
面を平面化し、上層導電層を下層導電層上に交差して形
成する方法の改良に関する。
一般に、集積回路チップの製造の終盤の工程の１つに導
電層の形成（例えば蒸着による形成）があり、この導電
層はホトレジストパターンを通してエツチングされ、下
層の拡散領域の種々の部分を相互に連結する導線となる
。最終工程は通常、集積回路の表面のパッシベーション
であり、パッシベーションは集積回路の表面及び導線を
保護するためのものである。
集積回路には、第１の導電層から形成される導線上に交
差して更に導線の層を必要とするものがある。しかし、
上層の導電層には信頼性について問題があった。例えば
、下層の導電層上に形成されるパッシベーション層には
、一般に導線に沿って鋭い角度の窪みや突起が存在し、
その為その窪みや突起部分で上層の導線に裂は目が生じ
、あるいは上層の導線が不完全になったり薄くなりすぎ
たりする。その結果、上層の導線は、断線し、電流容量
が低下し、抵抗が増大し、大電流により電子移動が生じ
、あるいは他の形式の物理的歪を受ける。
本発明は、上層導電層直下のパッシベーション層あるい
は絶縁層に存在する鋭角部分を平滑化する方法に関する
ものであって、上層導体を平滑面上に形成でき、全ての
突起を大きな角度をもつ、張出し部分のないものにする
方法に関するものである。
下層の導電層に交差してその上に下層絶縁層と上層導電
層を形成するには、一般に３つの方法が用いられている
。第１の方法では、下層の導電層上、又は下層の導電層
が酸化物層で被われている場合にはその酸化物層上、と
集積回路の残りの領域上に、ポリイミド層を形成する。
ポリイミド層は最初は下層の層に従って鋭角部を有して
いるが、加熱し再流動化させると、鋭い縁、角及び裂は
目が軟化して埋まり、実質的に半径あるいは曲率が増大
する。そしてそのポリイミド層上に上層の導電層を下層
の導線に交差するように形成する。
しかしながら、有機化合物であるポリイミド層は、特性
を正確に制御し、かつ長期間安定に保つことが難しい。
また、ポリイミドは本質的に若干の可撓性を有し、これ
が上層の導電層に影響を与える。
第２の方法は、下層の導電層をマスク層の開口を通して
蒸着するものである。蒸着後、マスク層を溶解して不要
の導電層を除去し、下層導線が斜めの縁をもつようにす
る。その後、表面に酸化物層を形成すると、その酸化物
層のかどの角度は垂直壁をもつ導線−Ｌに形成した酸化
物層のかどの角度よりも緩やかになると推定される。
しかしながら、酸化物層を形成すると下層の導線の縁に
沿って溝が発生し、この溝は酸化物層の完全性を損ない
、後のエツチング時に問題を起す要因となる。
第３の方法は、下層の導線上を単に酸化物層で被い、そ
の酸化物層上に上層の導電層を形成して製品の十分な良
品率を得んとするものである。この方法の信頼性は、上
層の導線の厚さと線幅を増す程、高めることができる。
しかしながら、導線の厚さと線幅を増すと収率と密度が
減少するので、集積回路のコストが増大する。
Ａ、Ｃ，アダムスとＣ，Ｄ、カピオがジャーナル・オブ
・ザ・エレクトロケミカル・ソサイエテイー。
ソリッド・ステート・サイエンス・アンド・テクノロジ
ー（Ｊｏｕｒｎａｌ　ｏｆ　ｔｈｅ　Ｅｌｅｃｔｒｏｃ
ｈｅｍｉｃａｌＳｏｃｉｅｔｙ　：　５ｏｌｉｄ　５ｔ
ａｔｅ　５ｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇ
ｙ　）　、第１２８巻第２号（１９８１年２月〕り４２
３〜４２９ページに、「リンドープした二酸化シリコン
の平面化（Ｐｌａｎａｒｉｚａｔｉｏｎ　ｏｆ　Ｐｈｏ
ｓｐｈｏｒｕｓ　　Ｄｏｐｅｄ　　５ｉｌｉｃｏｎ　Ｄ
ｉｏｘｉｄｅ）ｊと題して発表した方法は、幾分有望で
あると思われた。この方法は、下層のポリシリコン導電
層とリンドープした二酸化シリコンで被うものである。
下層のポリシリコンの表面には鋭い角度の段差が見られ
る。
次にその表面を低粘度のポジ型ホトレジスト層で隅なく
被うと、ホトレジストは鋭い角度のかどに流れ込み、か
どの半径が非常に大きくなって表面は比較的滑らかな面
となる。その後、ホトレジストとリンドープした二酸化
シリコンとを両者のエツチング速度がほぼ等しくなる速
度でエツチングすると、下層のポリシリコンを被う二酸
化シリコンの隆起が、球面領域と共にエツチングされて
、ホトレジスト層の元の表面にほぼ等しい外形となる。
その結果、隆起の高さが少なくとも５０％は減少し、そ
の上に上層の導電層を形成することができる。この工程
を平面化という。
しかしながら、上述の平面化工程には若干の欠点がある
。すなわち、ホトレジストはエツチング中に劣化するた
め、Ｆの酸化物層のエラチンフカ不均一となり、酸化物
層に裂は目が生じる。また、エツチングは均等には進行
せず、しかも速度も遅い。更に、下層導線上の酸化物層
のエツチングによる残余膜厚が明確にはわからず、した
がって膜厚を正確に制御することもできない。
本発明の平面化方法によればエツチングが均等に、かつ
高速ｔこ進行し、表面には欠陥が殆んどなく、もしあっ
ても処理工程で生じた欠陥である。
そして下層導線上の絶縁層の厚さを制御し、予測するこ
とができ、上層導線の信頼性を高めることができる。
本発明の方法では、全工程を制御し予測することができ
る。
本発明によれば、酸化物層とホトレジストの厚さが従来
の方法とは異なる厚さになるまでエツチングを続ける。
また、ホトレジストと酸化物のプラズマエツチング過程
では、ＣＦ４ガスに混入させる酸素の割合が従来の方法
では８％であるのに対し、本発明ではかなり多く、３２
〜５０％である。
更に、使用するホトレジストは、従来方法ではポジ型で
あるのに対し、本発明ではネガ型でなければならない。
従来方法ではホトレジストとその下の酸化物のエツチン
グは隆起の高さを減少させるために行なうのに対し、本
発明方法では隆起の高さは原則として変らず、その代り
、ホトレジストと酸化物とからなる層の全表面が完全に
、あるいは実質的に下層の導線の」−面にくるまでエツ
チングを行なう。
次にその上に更に酸化物層を所定の厚さに形成し、光蝕
刻を施した後、上層の導電層を形成すると、上層の導電
層と下層の導電層との間に挾まれた絶縁酸化物層の厚さ
を正確に制御することができる。
これは下層の導線の上面位置がわかっており、この上面
位置が次に形成される酸化物層の基準点となるからであ
る。
従来の方法では、リンドープした二酸化シリコンを用い
る。リンはゲッタリングを行ない、再流動化を容易にす
るために必要なものである。しかしながら、高濃度のリ
ンはリン酸を生成してアルミニウム導線を侵す。」二連
の刊行物に記述されている下層の導線がアルミニウムで
はなくポリシリコンで形成されているのは、多分そのた
めであろう。しかし本発明では、ゲッタリングが下層導
電層下の酸化物層中で起るので、上層酸化物層としてド
ープされていない二酸化シリコン、又は実質的にリン酸
を生成しない程度にごく僅かドープされた二酸化シリコ
ンを用いることができ、それ故、上下導電層の一方又は
双方としてアルミニウム、アルミニウムーシリコン合金
又は他の適当な導体であってＣＦ４−０２（０２は３２
〜５０％〕中では感知できるほどはエツチングされない
ものを用いることができる。更に酸化物層の一方又は双
方を（エツチングの前後で）二酸化シリコンに代えて窒
化シリコンとすることができる。しかし、窒化シリコン
は二酸化シリコンとは組成が異なるので、二酸化シリコ
ンの場合とはエツチング速度が異なる点を考慮しておか
ねばならない。
本発明を一層理解するために、図面を参照して以下に詳
細に説明する。
第１図は集積回路１の上の層を示す断面図で、集積回路
１上には集積回路ｌの種々の領域を相互に連結する金属
導線２がよく知られた方法で形成されパターン化されて
いる。導線２の材料は、後のエツチング、例えば酸素を
３２〜５０％含有するＣＦ４ガスを用いるエツチング、
に対して耐性のある材料であれば如何なるものでもよい
。この点で、本発明は前述のジャーナル・オブ・ザ・エ
レクトロケミカル・ンサイエティーの文献に述べられて
いる方法とは基本的に相違する。すなわち、その文献の
下層の導電層はポリシリコンにて形成されているので、
その導電層上を被覆している二酸化シリコン層と同程度
の速度でエツチングされる。本発明の場合、後述するよ
うに、下層の導を層の上面が露出するまでエツチングを
続けるので、下層の導線はエッチャントあるいはエツチ
ング工程に対して耐性のあるものでなければならないの
である。
ここで代表として扱っている集積回路１は、最終の導電
層とパッシベーション層を形成すれば完成する段階のも
のである。導電層２は露出しており、その下の層は典型
的には二酸化シリコンであリ、ケツタリングを起させる
番こはよく知られた方法によりリンをドープするのが普
通である。
導線２は典型的には厚さが０．７〜１．３μｍのアルミ
ニウムで形成する。
次に、第２Ａ図に示されるように、ドープした二酸化シ
リコンまたはドープしていない二酸化シリコンの層３を
集積回路１と導線２の表面に形成する。二酸化シリコン
層３は、常圧ＣＶＤ法又は減圧ＣＶＤ法のいずれかを用
いて気相形成法により形成することができる。二酸化シ
リコン層３の厚さは、その下の導線層２の厚さ、例えは
典型的には約０．８〜１．４μｍ１にほぼ等しくなくて
はならない。
二酸化シリコン層を形成するには減圧ＣＶＤ法を用いる
方が好ましく、減圧ＣＶＤ法では約３５０℃の温度、数
百ミ’Ｊ　Ｔｏｒｒの圧力で二酸化シリコンが形成され
る。二酸化シリコンはドープされていないか、ドープさ
れているとしてもごく少量、例えば４％以下、であるこ
とが好ましい。しかしドーピング量は、後述する理由に
より変化させることができる。
次に、第３Ａ図に示されるように、表面にネガ型ホトレ
ジストの層４を約０．９μｍの厚さにスピン塗布する。
良好なホトレジストはフント・ケミカル・コーポレーシ
ョ７　（Ｈｕｎｔ　ＣｈｅｍｉｃａｌＣｏｒｐｏｒａｔ
ｉｏｎ　）から販売されている）−Ｉ　Ｒ２００であっ
た。そのホトレジストを５００Ｏｒｐｍの回に数でスピ
ン塗布した後、１６０℃で２０分間ベーキングして重合
させる。
ネガ型インプレンレジストを基本担体とするものであれ
ば、どのようなタイプのものもホトレジストとして使用
できる。例えば、ｃｉｓ付加形ポリイソプレンは塗布し
たとき適度の粘度をもつものであれば、全てホトレジス
トとして使用できる。
従来の方法においてエツチングが不均一に進行し、裂は
目が発生するのは、ポジ型ホトレジストを使用している
ためであることがわかった。ポジ型ホトレジスト層の表
面状態を走査型電子顕微鏡で観察すると、その断面図は
第３Ｂ図に示すようなものであった。
エツチング後のネガ型ホトレジスト層の断面を第３Ｃ図
に示す。その上面は、第３Ｂ図に示されるポジ型ホトレ
ジスト層の上面に比べて非常に滑らかである。
本発明ではネガ型ホトレジストを用いることが重要な要
件である。
ホトレジスト層の厚さは、通常、０．５μｍ以下にしな
い方がよい。０．５μｍ以下になるとピンホールが発生
するからである。もしピンホールが発生しないネガ型ホ
トレジストが合成できるなら、ホトレジスト層の厚さを
０．５７ｚｍ以下にすることもできるが、その厚さは少
なくとも、平滑化される酸化物層の隆起の高さ分だけは
なくてはならない。
次に、集積回路の上面にプラズマエツチングを施す。プ
ラズマエツチングで用いるガスは酸素を３２〜５０％含
有するＣＦ４　＋０２でなければならない。Ｔｅｇａ１
７００平行平板形プラズマエツチング装置を用いて、圧
力１．　Ｉ　Ｔｏｒｒ、　　温度７０℃でエツチングを
行なうと、５分間のエツチングで十分であり、このとき
のエッチレートはホトレジストについても酸化物につい
ても２３００Ａ／分であった。しかし、エツチング時間
はエツチング装置に依存して変化するものである。
エッチレートを最も高速にする圧力範囲は０．９〜１，
５Ｔｏｒｒであり、エツチングが最も均等に進行する圧
力範囲は１．０〜１，４Ｔｏｒｒであった。
上述のような結果を示す装置はＴｅｇａｌ　７０ｏのよ
うなプラズマエツチング装置であり、反応性イオンエツ
チング装置ではない。反応性イオンエツチング装置はも
つと低圧で動作するものである。
エツチング後の集積回路上層部の断面を第４Ａ図に示す
。ホトレジスト層が完全に除去され、更に二酸化シリコ
ン層３もかなりエツチングされている。二酸化シリコン
層３のエツチングは、導線２の上面が露出するまで行な
うのがよいことがわかった。しかし、このことはエツチ
ング工程は、導線２の上面に、導線２上に形成される二
酸化シリコン層３の厚さの変動許容範囲の厚さが残ると
ころまでは少なくとも続けなければならないことを意味
すると理解しなければならない。そして恐らく、導線２
−１−の全面又は一部に二酸化シリコン層が少し残るこ
とになるだろう。しかし、とにかく導線２は元のまま残
存している。
次に、常套手段により表面を清浄にする。
ここで、第２Ａ図の拡大図を示す第２Ｂ図を参照すると
、導線の交差に伴って生じる問題の幾つかが示されてい
る。第２Ｂ図の底面層として集積回路１の−Ｌ面、例え
は絶縁層が表わされている。
導線層２が、上側の絶縁層で、かつ集積回路１のパッシ
ベーション層ともなる層３の下に存在し、その薄い絶縁
層３は通常二酸化シリコンからなり全面に形成される。
導線２を被って隆起５が形成されているように見えるか
も知れない。その隆起５の幅は導線２の上面よりも広く
、また隆起５の底部には導線２に沿ってその両側に延在
する尖端（ｃｕｓｐ　）６が存在する。隆起５上に導電
層を形成すると、尖端部６は陰になるので、この尖端部
６で導電層が形成されなかったり非常に薄くなったりす
ることがよく起る。
また、仮に尖端部上に導電層が形成できたとしても、尖
端部の角度の非常に鋭い隅では、熱により誘起される歪
、その他の歪により導電層に裂は目が生じる。
第４Ｂ図に平面化工程中のエツチングの効果を示す。上
部断面形状７及び８は、」−述の工程の結果を表わして
いる。差し当たって断面形状８を無視すると、隆起の下
に二酸化ンリコン層３が露出するまでホトレジスト４を
エツチングしていくと、断面形状７が得られる。ホトレ
ジストと隆起上端とが共に浸食されているが、隆起を取
り囲む領域にはホトレジスｌ−４が残っているのがわか
る。
プラズマエツチングを続けていくと、遂には断面形状８
が形成される。このときホトレジスト４は浸食されて無
くなり、二酸化シリコン層３はほぼ導線２の上面までエ
ツチングされて、隆起のかどに比較的滑らかな面を形成
する。
導線２の上面までのエツチングは、前述のジャーナル・
オブ・ザ・エレクトロケミカル・ソサイエテイーに記述
されている方法では実現できないことに注意しなくては
ならない。その文献の方法で用いられるポリシリコン導
線は、その上にある二酸化シリコン層に匹敵する速度で
エツチングされるからである。
次に、第５図に示されるように、第２の酸化物層９を周
知の手段により形成する。この酸化物層９は多くの機能
を果す。例えば、酸化物層を元の厚さに戻し、窪みが残
っておればその窪みを埋め、下側の導線２」二の絶縁酸
化物の量を制御することにより下側の導線２とそれに交
差する上側の導線との間の絶縁物の厚さを定める。第２
の酸化物層９はドープすることもできるし、ドープしな
くてもよい。それらは集積回路の設計に依存する事柄で
ある。また、第２の酸化物層９は、減圧ＣＶＤ法又は常
圧ＣＶＤ法のいずれかにより形成することができる。酸
化物層９の厚さは通常は約０．４〜１μｍでなければな
らないが、必要なら他の厚さにすることもできる。
また、二酸化シリコン層を形成するのにプラズマ成長法
（ｐｌａｓｍａ　ｅｎｈａｎｃｅｄ　ｄｅｐｏｓｉｔｉ
ｏｎ　）を用いることもてきる。
このようにして得られた表面は、隆起の勾配が非常に緩
やかになっているので、走査型電子顕微鏡による観察で
はどこにも隆起は認められなかった。しかし他の観察手
段によれば、隆起は実際に存在している。隆起の勾配が
非常に緩やかになっているので、隆起が存在するからと
いって」二側に形成される導電層の信頼性が低下するこ
とはない。
第６図は上層の導線を形成した後の集積回路の４一層表
面の断面形状を示す。上層の導線層１０はアルミニウム
のスパッタリングのような周知の手段により形成され、
パターン化される。上層の導線層１０は、完全に制御さ
れて形成された第２の酸化物層９により導線２から絶縁
されている。隆起の側部はかどが非常に大きな半径で滑
らかに傾いているので、上層の導線層には、隘などがあ
れは発生ずるような不良部分、薄い部分あるいは断線部
分が存在しないし、小さい半径の尖端などがあれば発生
するような機械的に弱い部分も存在しない。
上述の方法を用いると、導電層を次々に積層できること
が理解される。つまり、本発明の方法は２層の導電層を
形成する場合たけに限定されないということである。
第７図にはプラズマエツチング装置内でのエッチレート
とエッチャントガスＣＦ４中の酸素濃度との関係が、ネ
ガ型ホトレジストと、気相形成された二酸化ソリコン層
について示されている。二酸化シリコンのエッチレート
を示す曲線１２は、酸素濃度の増加に伴ない増大し、遂
には零まで減少している。一方、ネガ型ホトレジストの
エッチレートを示す曲線１３は、酸素濃度の増加に伴な
って連続的に増大し、二酸化シリコンのエッチレート曲
線１２と交差している。
一定の酸素濃度をそれぞれ表わす２本の鎖線１４及び１
５がホトレジストエッチレート曲線１３と交わっている
。鎖線１４で表わされるレベル以下の酸素濃度ではエツ
チングが均等に進行せず、また鎖線１５で表わされるレ
ベル以上の酸素濃度でもエツチングが均等に進行しなか
った。二酸化シリコンのエッチレート曲線１２とネガ型
ホトレジストのエッチレート曲線１３との交点は、垂直
線１４及び１５でそれぞれ表わされる２つの酸素濃度レ
ベルの間に位置する。そして、エツチングが均等に進行
し、かつ酸化物層のエッチレートと用いたホトレジスト
のエッチレートとが等しくなるのはほぼこの交点の酸素
濃度であった。この交点の近傍で、本発明の方法が十分
に精度よく動作する範囲は、ＣＦ４ガス中の酸素濃度が
約３２〜５０％の範囲であった。
これに対し、前述のジャーナル争オブ・ザ・エレクトロ
ケミカル・ソサイエテイーの文献の著者らが選択した酸
素濃度は８％である。その文献には、ガスを変えるとエ
ツチレ−１・比が改善されるが、表面が非常に粗面にな
ると述べられている。
表面が非常に粗面になった理由の１つはポジ型ホトレジ
ストを用いた為であると考えられる。ポジ型ホトレジス
トの表面は、第３Ｂ図に示したように、エツチング中に
非常に粗くなった。結果として、従来の方法では相応の
良品率を得るには、非常に遅いエッチレートで行なわざ
るを得ながった。
しかし第７図を参照して述べたように、酸素濃度の低い
ガスによるエツチングは均等に進行しないのである。
エツチング中も表面が滑らかなネガ型ホトレジストを用
いることにより、エッチレートをある速度マで大いに高
めることができ、そのエッチレートではエツチングを均
等に進行させ、同時にホトレジストのエッチレートとそ
の直下の二酸化ンリコン層のエッチレートとを同程度の
ものとすることができた。エツチングが均等に進行する
ことと、ホトレジストと二酸化ンリコン層とが同程度の
エッチレートをもつことは、共に本発明を正し〈実施す
るのに重要な点である。
前述の文献には、隆起の高さが６０％減少し、隆起を被
うリンドープされたガラスのなす角度が３０度以下、例
えば５〜３０度になると述べられている。本発明では、
隆起の高さは第２の二酸化シリコン層を形成した後では
殆んど元の高さに戻っているが、隆起の角度は走査型電
子顕微鏡では事実上隆起を検知できないところまで減少
している。
本発明の方法は、導線の幅が２〜３μｍのように狭くて
も、また数百μｍのように広くても良好に実施でき、少
なくとも上記の導線幅の範囲内であれは導線幅に無関係
に適用できる。
下層の導電層」―に形成する二酸化ンリコンはリンドー
プされていない方が好ましいことがわかった。リンはリ
ン酸を生成してアルミニウム導線を侵すからである。し
かし、例えば次のように、リンドープされた二酸化ンリ
コンを用いる方が望ましい場合もある。すなわち、上層
の導線を下層の導線と接続する場合、第２の二酸化シリ
コン層９、第１の二酸化ンリコン層３、及び層３の下の
二酸化シリコン層をエツチングして、ドープされた半導
体もしくは導電性半導体の基板、又はその基板上のドー
プされたンリコンもしくは他の導電層に至る貫通孔を設
けることがある。この場合、エツチングで形成される貫
通孔の縁は、半導体もしくはポリシリコン層の表面で、
及び／又はその貫通孔の上面で鋭い角度をもつ。その場
合、二酸化シリコン層を再流動化させて貫通孔の縁に丸
みをもたせることが望ましい。そこで、もしリンドープ
した二酸化シリコン層を用いておれば、再流動化により
縁が軟化する。このようにして、下層の導電層を二酸化
シリコン層の丸みを帯びた縁の上に形成して半導体表面
に接続することができるのである。
上層の二酸化シリコン層を再流動化させるよりも、エツ
チングする方が望ましいかも知れない。
エツチングは貫通孔の上面の縁で速く進行し、二酸化シ
リコン層の縁に丸みを与える。この場合も上層の二酸化
シリコン層としてはリンドープされたものが望ましく、
ドープされていない二酸化シリコンでは、エツチングと
同時に貫通孔の縁に丸みを与えることは難しい。
層９として、二酸化シリコンに代えて窒化シリコンを用
いることができる。実際に、もし集積回路の設計」二、
層３に窒化シリコンを用いようとすれば用いることがで
きる。しかし、窒化シリコンは二酸化シリコンとは組成
が異なるので、そのエッチレートは、第７図に示されて
いる曲線１２と同様の傾向は示すが、それとは異なった
ものになる。窒化シリコンは二酸化シリコンより大きい
誘電率をもつので、上層の導線１０と下層の導線２との
間の容量結合を小さくするために、窒化シリコンで形成
した層９の厚さは二酸化シリコンで形成した場合より厚
くする方が勿論好ましい。
本発明を理解できる当業者なら、本発明の原理に則って
置換や設計変更を考えつくかも知れない。
しかし、そのような置換や設計変更は、特許請求の範囲
で定義される本発明の範囲内に全て包含されるものであ
る。
【図面の簡単な説明】
及び第６図は本発明の方法の種々の段階での集積回路の
上層部を示す断面図、第２Ｂ図は第２Ａ図の部分拡大図
、第３Ｂ図及び第３Ｃ図はそれぞれポジ型ホトレジスト
層及びネガ型ホトレジスト層を示す側面断ｍ１図、第４
Ｂ図は数段階の処理の後のエツチングされた上面を示す
拡大図、第７図は酸素濃度（％〕に対するホトレジスト
層と酸化物層とのエッチレート′を示すグラフである。 １・・・集積回路、２・・・導電層、３・・・絶縁層、
４・・・ネガ型ホトレジスト、９・・・酸化物層、１０
・・・」二層導電層。 特許出願人　ミテル・コーポレーション代理人弁理士青
山　葆外２名 ０７） 第１図 第３Ａ図 第３Ｂ図　　第３Ｃ図 第６図

Claims (1)

  1. 【特許請求の範囲】 （１）（ａ）　　集積回路の表面に第１の金属導電層を
    形成し、パターン化して導線とする工程、（ｂ）　　上
    記第１の導線を含めて集積回路の表面に、二酸化ソリコ
    ン及び窒化シリコンからなるグループから選んだ材料に
    てなる絶縁層を形成する工程、ｆｃ）　　上記絶縁層」
    ―にネガ型イソプレンレジストを塗布し、重合させる工
    程、 ｆｄ）　　ｌ記しジストと絶縁層を上記第１の導線上の
    予定の厚さまでエツチングする工程、（ｅ）　　エツチ
    ングした表面を清浄にする工程、及び （ｆｌ　　その表面上に、二酸化シリコン及び窒化シリ
    コンからなるグループから選んだ材料にてなる第２の絶
    縁層を形成する工程、 を備え、導線上の隆起の曲率半径を非常に大きくするこ
    とを特徴とする集積回路の平面化方法。 （２）上記第２の絶縁層上に第２の金属導電層を形成し
    、パターン化して導線とする工程を更に備えた特許請求
    の範囲第１項に記載の集積回路の平面化方法。 （３）少なくとも十４記第２の絶縁層がドープされティ
    ない二酸化シリコンからなる特許請求の範囲第１項に記
    載の集積回路の平面化方法。 （４）上記導線がアルミニウムとシリコンとの合金から
    なる特許請求の範囲第１項に記載の集積回路の平面化方
    法。 （５）上記ネガ型イソプレンレジストがｃ　’　ｓ　付
    加形ポリイソプレンである特許請求の範囲第１項、第２
    項又は第３項に記載の集積回路の平面化方法。 （６）上記ネガ型イソプレンレジストはネガ型ホトレジ
    ストである特許請求の範囲第１項、第２項又は第３項に
    記載の集積回路の平面化方法。 （７）上記第１の導線はアルミニウムからなる特許請求
    の範囲第１項、第２項又は第３項に記載の集積回路の平
    面化方法。 （８）上記第１の導線がアルミニウム、又は上記第１の
    絶縁層と適合できるアルミニウム合金からなる特許請求
    の範囲第１項、第２項又は第３項に記載の集積回路の平
    面化方法。 （９）＋ａ）　　集積回路の表面に第１のアルミニウム
    層を形成しパターン化して導線とする工程（ｂ）　　上
    記第１の導線を含めて集積回路の表面に第１の二酸化ン
    リコン層を形成する工程、（Ｃ）　　上記第１の二酸化
    ンリコン層上にｃｉｓ付加形ポリイソプレンを含むネガ
    型ホトレジスト担体を塗布し、重合させる工程、 ｆｄ）　　上記ホトレジストと第１の二酸化シリコンを
    上記第１の導線上の予定の厚さまでエツチングする工程
    、 ｔｅ＋　　残留ホトレジストを除去し、」−記エッチン
    グした表面を清浄にする工程、 （ｆ）　　その清浄にした表面に第２の二酸化シリコン
    層を予定の厚さに形成する工程、及び（ｇ）　　ｉ二記
    載２の二酸化シリコン層」二に第２のアルミニウム層を
    形成し、パターン化して導線とする工程、 を備えたことを特徴とする集積回路の平面化方法。 ＋１０＋　　ｌ記ボトレジスト及び第１の二酸化ンリコ
    ン層を、上記第１のアルミニウム導線の−Ｌ面の近傍ま
    でエツチングする特許請求の範囲第９項に記載の集積回
    路の平面化方法。 （１１）上記ホトレジスト及び第１の二酸化シリコン層
    を、上記第１のアルミニウム導線の一ヒ面が露出するま
    でエツチングする特許請求の範囲第９項に記載の集積回
    路の平面化方法。 ＋１２＋　　、、ｈ記載２の二酸化シリコン層がドープ
    されていないものである特許請求の範囲第９項、第１０
    項又は第１１項に記載の集積回路の平面化方法。 （］３）上記ホトレジストと第１の二酸化シリコン層を
    、プラズマエツチング装置を用いて酸素含有率が約３２
    〜５０％である酸素とＣＦ４との混合ガスを有する雰囲
    気中でプラズマエツチングする特許請求の範囲第９項、
    第１０項又は第１１項に記載の集積回路の平面化方法。 （１４）　　上記第２のアルミニウム導線の形成とパタ
    ーン化に先立ち、少なくとも第１と第２の二酸化シリコ
    ン層に孔を開はエツチングを行なって集積回路の予定の
    接点領域を露出させ、その孔を通して第２のアルミニウ
    ム導線と集積回路とが接続できるようにする工程を備え
    た特許請求の範囲第９項、第１０項又は第１１項に記載
    の集積回路の平面化方法。 （１５）　　プラズマエツチング装置を用いて、上記ホ
    トレジストと第１の二酸化ンリコン層を、酸素含有率が
    約３２〜５０％である酸素とＣＦ４との混合ガスを有す
    る雰囲気中、約０．９〜１，５Ｔｏｒｒの圧力でプラズ
    マエツチングする特許請求の範囲第９項、第１０項又は
    第１１項に記載の集積回路の平面化方法。 ０ω　プラズマエツチング装置を用いて、上記ホトレジ
    ストと第１の二酸化シリコン層を、酸素含有率が約３２
    〜５０％である酸素とＣＦ４との混合ガスを有する雰囲
    気中、約０．９〜１．６Ｔｏｒｒ　の圧力、約７０℃の
    温度でプラズマエツチングする特許請求の範囲第９項、
    第１０項又は第１１項に記載の集積回路の平面化方法。 （］η（ａ）　　パッシベーション処理が施された集積
    回路表面に厚さが約０．７〜１．３μｍの第１のアルミ
    ニウム層を形成し、パターン化して導線とする工程、 （ｂ）　　上記第１の導線を含めた集積回路の表面に第
    １の二酸化ンリコン層を約０．８〜１．４μｍの厚さに
    形成する工程、 （ｃｌ　　スピン塗布法により厚さが約０９μｍのネガ
    型ホトレジストを上記二酸化シリコン層上に形成する工
    程、 （ｄ）　　上記ホトレジスト層を１６０℃で２０分間ベ
    ーキングする工程、 （ｅ）　　プラズマエツチング装置を用いて、上記ホト
    レジストと第１の二酸化シリコン層を、酸素含有率が約
    ３２〜５０％である酸素とＣＦ４との混合ガス雰囲気中
    で上記第１の導線の上面に達するまでプラズマエツチン
    グする工程、 ｉｆ）　　エツチングした表面を清浄にする工程、及び （ｇ）　　上記エツチングし清浄にした表面に第２の二
    酸化シリコン層を約０．４〜１．０μｍの厚さに形成す
    る工程、 を備え、アルミニウム導線付近に鋭い角度の隆起が存在
    しない表面を得ることを特徴とする集積回路の平面化方
    法。 ０ル　上記二酸化シリコン層を常圧ＣｖＩ）法又は減圧
    ｃｖｎ法により形成する特許請求の範囲第１７項に記載
    の集積回路の平面化方法。 １９＋　　Ｊ−記二酸化シリコン層をプラズマ成長法に
    より形成する特許請求の範囲第１７項に記載の集積回路
    の平面化方法。 （２１上記第２の二酸化シリコン層、又は上記第１及び
    第２の二酸化シリコン層がドープされていない二酸化シ
    リコンからなる特許請求の範囲第１７項に記載の集積回
    路の平面化方法。 Ｃ’ｌ）　　−Ｊ＝記第２の二酸化シリコン層上に第２
    のアルミニウム層を形成し、パターン化して導線とする
    工程を更に含んだ特許請求の範囲第１７項、第１８項又
    は第２０項に記載の集積回路の平面化方法。 ＋２２）　（ａ）　　パッシベーション処理が施された
    集積回路表面に厚さが約０．７〜１．３μｍの第１のア
    ルミニウム層を形成し、パターン化して導線とする工程
    、 （ｂ）」−記載１の導線を含めた集積回路表面上に第１
    の二酸化ンリコン層を約０．８〜１．４μｍの厚さに形
    成する工程、 ＋ｃ＋　　スピン塗布法により厚さが約０．９μｍのネ
    ガ型ホトレジスト層を上記二酸化シリコン層上に形成す
    る工程、 （ｄ）　　上記ホトレジスト層を１６０℃で２０分間ベ
    ーキングする工程、 （ｅ）　　プラズマエツチング装置を用いて、上記ホト
    レジスト層と第１の二酸化ンリコン層を、酸素含有率が
    約３２〜５０％である酸素とＣＦ４との混合ガス雰囲気
    中で約０９〜１．６ＴＯｒｒの圧力で、上記第１の導線
    の上面に達するまでプラズマエツチングする工程、 ＋１＋　　エツチングした表面を清浄にする工程、及び （ｇ）　　上記エツチングし清浄にした表面」−に第２
    の二酸化シリコン層を約０．４〜１．０μｍの厚さに形
    成する工程、 を備え、アルミニウム導線付近に鋭い角度の隆起が存在
    しない表面を得ることを特徴とする集積回路の平面化方
    法。 （２３１（ａ）　　パッシベーション処理が施された集
    積回路表面に厚さが約０，７〜１．３μｍの第１のアル
    ミニウム層を形成し、パターン化して導線とする工程、 ｆｂ）　　導線を含めた集積回路の表面に第１の二酸化
    シリコン層を約０．８〜１．４μｍの厚さに形成する工
    程、 ｆｃ）　　スピン塗布法により厚さが約０．９μｍのネ
    ガ型ホトレジスト層を上記二酸化シリコン層上に形成す
    る工程、 （ｄ）　　ホトレジスト層を１６０℃で約２０分間ベー
    キングする工程、 （ｅ）　　プラズマエツチング装置を用いて、上記ホト
    レジスト層と第１の二酸化シリコン層を、酸素含有率が
    約３２〜５０％である酸素とＣＦ４との混合ガス雰囲気
    中で約０．９〜１．、５　Ｔｏ　ｒ　ｒの圧力、約７０
    ℃の温度で上記第１の導線の上面に達するまでプラズマ
    エツチングする工程、 ｉｆ）　　エツチングされた表面を清浄にする工程、及
    び （ｇ）」−記エッチングし清浄にした表面に第２の二酸
    化シリコン層を約０．４〜１．０μｍの厚さに形成する
    工程、 を備え、アルミニウム導線付近に鋭い角度の隆起が存在
    しない表面を得ることを特徴とする集積回路の平面化方
    法。 ２４）（ａ）　ＣＦ、！　＋０２　（％有率は３２〜５
    ０％）ガス中でのエツチングに対し耐性を有する金属又
    は金属合金にてなる導線を表面に有する集積回路の表面
    に、二酸化シリコン層を上記導線とほぼ同じ厚さに気相
    形成する工程、 （ｂ）　　上記二酸化シリコン層上に、ネガ型ホトレジ
    スト層を上記二酸化シリコン層の厚さと同じかそれ以下
    の厚さに塗布し、重合させる工程、＋Ｃ＋　　上記ホト
    レジストと二酸化シリコン層を、酸素を約３２〜５０％
    含有するＣＦ４雰囲気中でプラズマエツチングする工程
    、 （ｄｌ　　エツチングした表面を清浄にする工程、及び ｔｅｌ　　上記エツチングし清浄にした表面に第２の二
    酸化シリコン層又は窒化シリコン層を上記導線とほぼ同
    じ厚さに気相形成する工程、 を備え、鋭い角度のかどが存在しない表面を得ることを
    特徴とする集積回路の平面化方法。 （２５）上記＠２の二酸化シリコン層、又は上記第１及
    び第２の二酸化シリコン層がドープされていないもので
    ある特許請求の範囲第２４項に記載の集積回路の平面化
    方法。 （２６）上記第２の層上に金属又は金属合金の層を形成
    し、パターン化して導線とする工程を更に備えた特許請
    求の範囲第２４項又は第２５項に記載の集積回路の平面
    化方法。 （２７）上記プラズマエツチング工程を上記導線が露出
    するまで続ける特許請求の範囲第２４項又は第２５項に
    記載の集積回路の平面化方法。 （２８）、　　−、ｈ記エッチング工程を上記導線が露
    出するまで行ない、そのエツチングした面に一ヒ記第２
    の二酸化シリコン層を気相形成した後、その第２の二酸
    化シリコン層」−に金属又は金属合金の層を形成し、パ
    ターン化して導線とする工程を更に備えた特許請求の範
    囲第２４項又は第２５項に記載の集積回路の平面化方法
    。 （２９）（ａ）ＣＦ４１Ｄ２（０゜含有率は３２〜５０
    ％〕ガス中でのエツチングに対し耐性を有する金属又は
    金属合金にてなる導線を表面に有する集積回路の表面に
    、二酸化ンリコン層を上記導線とほぼ同じ厚さに気相形
    成する工程、 （ｂ）」１記二酸化シリコン層上に、ネガ型ホトレジス
    ト層をＬ記二酸化シリコン層の厚さと同じかそれ以下の
    厚さに塗布し、重合させる工程、（Ｃ）」二記ホトレジ
    ストと二酸化ソリコン層を、酸素を約３２〜５０％含有
    するＣＦ４雰囲気中約０゜９〜１．６Ｔｏｒｒの圧力で
    プラズマエツチングする工程、 ｌｄ）　　エツチングした表面を清浄にする工程、及び （ｅ）　　上記エツチングし清浄にした表面に第２の二
    酸化シリコン層又は窒化シリコン層を上記導線とほぼ同
    じ厚さに気相形成する工程、 を備え、鋭い角度のかどが存在しない表面を得ることを
    特徴とする集積回路の平面化方法。 （３０）（ａ）ＣＦ４＋０２（０２含有率は３２〜５０
    ％）ガス中でのエツチングに対し耐性を有する金属又は
    金属合金にてなる導線を表面に有する集積回路の表面に
    、二酸化シリコン層を」１記導線とほぼ同じ厚さに気相
    形成する工程、 （ｂ）　　上記二酸化シリコン層上に、ネガ型ホトレジ
    スト層を上記二酸化シリコン層の厚さと同じかそれ以下
    の厚さに塗布し、重合させる工程、（Ｃ）　　上記ホト
    レジストと二酸化シリコン層を、酸素を約３２〜５０％
    含有するＣＦ４雰囲気中で、約０．９〜ｌ、　６Ｔｏｒ
    ｒの圧力、約７０℃の温度でプラズマエツチングする工
    程、 ｆｄ）　　エツチングされた表面を清浄にする工程、及
    び ｆｅ）　　上記エツチングし清浄にした表面に第２の二
    酸化シリコン層又は窒化ンリコン層を」１記導線とほぼ
    同じ厚さに気相形成する工程、 を備え、鋭い角度のかどが存在しない表面を得ることを
    特徴とする集積回路の平面化方法。
JP57143954A 1982-04-19 1982-08-18 集積回路の平面化方法 Pending JPS58182833A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA401226 1982-04-19
CA000401226A CA1169022A (en) 1982-04-19 1982-04-19 Integrated circuit planarizing process

Publications (1)

Publication Number Publication Date
JPS58182833A true JPS58182833A (ja) 1983-10-25

Family

ID=4122605

Family Applications (2)

Application Number Title Priority Date Filing Date
JP57143954A Pending JPS58182833A (ja) 1982-04-19 1982-08-18 集積回路の平面化方法
JP1991027520U Pending JPH0497338U (ja) 1982-04-19 1991-04-22

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP1991027520U Pending JPH0497338U (ja) 1982-04-19 1991-04-22

Country Status (6)

Country Link
US (1) US4523975A (ja)
JP (2) JPS58182833A (ja)
CA (1) CA1169022A (ja)
DE (1) DE3241895C2 (ja)
FR (1) FR2525388B1 (ja)
GB (1) GB2119166B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60165722A (ja) * 1984-01-30 1985-08-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション エツチング方法
JPS61113236A (ja) * 1984-11-08 1986-05-31 Matsushita Electronics Corp 半導体装置の製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3345040A1 (de) * 1983-12-13 1985-06-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid
JPS60138940A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
DE3421127A1 (de) * 1984-06-07 1985-12-12 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen einer halbleiteranordnung
JPH0642482B2 (ja) * 1984-11-15 1994-06-01 株式会社東芝 半導体装置の製造方法
US4592132A (en) * 1984-12-07 1986-06-03 Hughes Aircraft Company Process for fabricating multi-level-metal integrated circuits at high yields
US4693780A (en) * 1985-02-22 1987-09-15 Siemens Aktiengesellschaft Electrical isolation and leveling of patterned surfaces
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
US4605470A (en) * 1985-06-10 1986-08-12 Advanced Micro Devices, Inc. Method for interconnecting conducting layers of an integrated circuit device
JPS6235564A (ja) * 1985-08-08 1987-02-16 Sharp Corp 光電変換素子の作製方法
US4666553A (en) * 1985-08-28 1987-05-19 Rca Corporation Method for planarizing multilayer semiconductor devices
FR2587838B1 (fr) * 1985-09-20 1987-11-27 Radiotechnique Compelec Procede pour aplanir la surface d'un dispositif semi-conducteur utilisant du nitrure de silicium comme materiau isolant
FR2588418B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
EP0218117A3 (en) * 1985-10-11 1989-11-23 Allied Corporation Cyclosilazane polymers as dielectric films in integrated circuit fabrication technology
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
DE3627417A1 (de) * 1986-08-13 1988-02-18 Siemens Ag Verfahren zum herstellen von niederohmigen verbindungen in der isolationsschicht zwischen zwei metallisierungsebenen
US5114867A (en) * 1987-07-15 1992-05-19 Rockwell International Corporation Sub-micron bipolar devices with method for forming sub-micron contacts
US4787957A (en) * 1987-09-25 1988-11-29 Air Products And Chemicals, Inc. Desmear and etchback using NF3 /O2 gas mixtures
DE3801976A1 (de) * 1988-01-23 1989-08-03 Telefunken Electronic Gmbh Verfahren zum planarisieren von halbleiteroberflaechen
DE3802403A1 (de) * 1988-01-28 1989-08-10 Licentia Gmbh Halbleiteranordnung mit polyimidpassivierung
US4876217A (en) * 1988-03-24 1989-10-24 Motorola Inc. Method of forming semiconductor structure isolation regions
DE4003472C2 (de) * 1989-09-22 1999-08-12 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Siliziumplatten
US4986876A (en) * 1990-05-07 1991-01-22 The United States Of America As Represented By The Secretary Of The Army Method of smoothing patterned transparent electrode stripes in thin film electroluminescent display panel manufacture
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5139608A (en) * 1991-04-01 1992-08-18 Motorola, Inc. Method of planarizing a semiconductor device surface
US5486265A (en) * 1995-02-06 1996-01-23 Advanced Micro Devices, Inc. Chemical-mechanical polishing of thin materials using a pulse polishing technique
KR970003620A (ko) * 1995-06-20 1997-01-28 김주용 반도체 소자의 절연막 평탄화방법
US6603192B2 (en) * 1999-07-30 2003-08-05 Stmicroelectronics, Inc. Scratch resistance improvement by filling metal gaps
US7041575B2 (en) * 2003-04-29 2006-05-09 Micron Technology, Inc. Localized strained semiconductor on insulator
US7115480B2 (en) * 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249772A (en) * 1975-10-18 1977-04-21 Hitachi Ltd Process for production of semiconductor device
JPS5617042A (en) * 1979-07-23 1981-02-18 Fujitsu Ltd Manufacture of semiconductor device
JPS5658247A (en) * 1979-10-17 1981-05-21 Fujitsu Ltd Production of semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2547792C3 (de) * 1974-10-25 1978-08-31 Hitachi, Ltd., Tokio Verfahren zur Herstellung eines Halbleiterbauelementes
US4007103A (en) * 1975-10-14 1977-02-08 Ibm Corporation Planarizing insulative layers by resputtering
US4070501A (en) * 1976-10-28 1978-01-24 Ibm Corporation Forming self-aligned via holes in thin film interconnection systems
JPS5595340A (en) * 1979-01-10 1980-07-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device
IE52971B1 (en) * 1979-07-23 1988-04-27 Fujitsu Ltd Method of manufacturing a semiconductor device wherein first and second layers are formed

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249772A (en) * 1975-10-18 1977-04-21 Hitachi Ltd Process for production of semiconductor device
JPS5617042A (en) * 1979-07-23 1981-02-18 Fujitsu Ltd Manufacture of semiconductor device
JPS5658247A (en) * 1979-10-17 1981-05-21 Fujitsu Ltd Production of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60165722A (ja) * 1984-01-30 1985-08-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション エツチング方法
JPH0426540B2 (ja) * 1984-01-30 1992-05-07 Intaanashonaru Bijinesu Mashiinzu Corp
JPS61113236A (ja) * 1984-11-08 1986-05-31 Matsushita Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
FR2525388A1 (fr) 1983-10-21
US4523975A (en) 1985-06-18
JPH0497338U (ja) 1992-08-24
GB2119166A (en) 1983-11-09
DE3241895A1 (de) 1983-10-27
GB2119166B (en) 1985-11-27
DE3241895C2 (de) 1984-12-06
FR2525388B1 (fr) 1987-05-15
CA1169022A (en) 1984-06-12

Similar Documents

Publication Publication Date Title
JPS58182833A (ja) 集積回路の平面化方法
US4663832A (en) Method for improving the planarity and passivation in a semiconductor isolation trench arrangement
US4481070A (en) Double planarization process for multilayer metallization of integrated circuit structures
US4789760A (en) Via in a planarized dielectric and process for producing same
JPS60208838A (ja) ポリイミドの傾斜エツチング法
KR920001036B1 (ko) 높이가 고르지 않은 기판상에서 금속필라를 평탄화시키는 방법
JPH0251232A (ja) 半導体装置の製造方法
JPS63258021A (ja) 接続孔の形成方法
US4007103A (en) Planarizing insulative layers by resputtering
JPH07120650B2 (ja) スピンオンしたゲルマニウムガラス
JPS58202545A (ja) 半導体装置の製造方法
US5302536A (en) Method of manufacturing a semiconductor device, in which isolated conductor tracks are provided on a surface of a semiconductor body
JPS607737A (ja) 半導体装置の製造方法
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
JP3835684B2 (ja) ヴィアホールの形成方法
JPH0228923A (ja) 半導体装置の製造方法
JPS59214228A (ja) 半導体装置の製造方法
JPH0478013B2 (ja)
JPS63296353A (ja) コンタクトホ−ル形成方法
JPH03131030A (ja) 半導体装置の製造方法
JPH0249017B2 (ja)
JPH06295906A (ja) 半導体装置の製造方法
JPS6116549A (ja) 半導体装置の製造方法
JPH02125427A (ja) コンタクト孔形成法
JPS61296722A (ja) 半導体装置の製造方法