DE4003472C2 - Verfahren zum anisotropen Ätzen von Siliziumplatten - Google Patents

Verfahren zum anisotropen Ätzen von Siliziumplatten

Info

Publication number
DE4003472C2
DE4003472C2 DE4003472A DE4003472A DE4003472C2 DE 4003472 C2 DE4003472 C2 DE 4003472C2 DE 4003472 A DE4003472 A DE 4003472A DE 4003472 A DE4003472 A DE 4003472A DE 4003472 C2 DE4003472 C2 DE 4003472C2
Authority
DE
Germany
Prior art keywords
layer
etching
silicon
photoresist
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4003472A
Other languages
English (en)
Other versions
DE4003472A1 (de
Inventor
Guenther Dipl Ing Findler
Horst Dipl Phys Dr Muenzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4003472A priority Critical patent/DE4003472C2/de
Priority to US07/586,803 priority patent/US5071510A/en
Priority to JP2252038A priority patent/JPH03149817A/ja
Publication of DE4003472A1 publication Critical patent/DE4003472A1/de
Application granted granted Critical
Publication of DE4003472C2 publication Critical patent/DE4003472C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching

Description

Die Erfindung betrifft ein Verfahren zum anisotropen Ätzen von Siliziumplatten nach der Gattung des Hauptanspruchs.
Es sind vornehmlich naßchemische, anisotrope Ätzverfahren bekannt, um Bauelemente mit mikromechanischen Strukturen und Funktionen in Silizium zu erzeugen.
Ein bekanntes Verfahren zum kontrollierten Beendigen des Ätzprozes­ ses bei einer bestimmten verbleibenden Restsiliziumdicke (Membran­ dicke) stellt der sogenannte elektrochemische Ätzstop dar. Dieser beruht auf dem Effekt einer starken Reduzierung der Ätzrate des Siliziums, wenn die Ätzfront an der Siliziumfläche die Raumladungs­ zone eines durch eine Epitaxieschicht geschaffenen pn-Übergangs erreicht.
Das Absinken der Ätzrate kann extern durch eine Veränderung des Stromes zwischen der Epitaxieschicht und einer in der Ätzlösung angebrachten Elektrode erfaßt werden.
Der elektrochemische Ätzstop ist aus fertigungstechnischen Gesichts­ punkten besonders interessant, da er das kontrollierte Einstellen von Siliziummembrandicken erlaubt und eine größere Schichtdicken­ homogenität über den Wafer und von Wafer zu Wafer erreicht wird.
Eine weitere Möglichkeit zum kontrollierten Beendigen des Ätzprozes­ ses ist, beispielsweise eine epitaktisch aufgebrachte oder eindiffundierte p+-Schicht als elektrochemischen Ätzstop zu benutzen, da die Ätzrate des Siliziums bei Erreichen einer Zone veränderter Dotierung bzw. einer Raumladungszone infolge veränderter elektrochemischer Potentiale an der Kristalloberfläche stark absinkt.
Als technologische Vorbereitung für den Ätzprozeß erfolgt auf den Siliziumplatten aus n-dotiertem oder p-dotiertem Silizium auf der Vorderseite die Abscheidung einer Epitaxieschicht mit gegenüber dem Siliziumsubstrat entgegengesetztem Dotiertyp. Diese Schicht wird in den nachfolgenden Strukturierungsprozessen kontaktiert. Dazu wird durch eine Maskierschicht eine Kontaktanschlußdiffusion oder Kontaktanschlußimplantation ausgeführt und anschließend eine Metall­ schicht aus Aluminium aufgebracht und strukturiert. Die Aufgabe der Metallschicht liegt im Anschluß des pn-Übergangs nach außen. Die Metallschicht kann ebenfalls zur Verdrahtung eines in der Vordersei­ te der Siliziumplatte integrierten Schaltkreises dienen.
Auf der Rückseite der Siliziumplatte wird eine Maskierschichtfolge abgeschieden und strukturiert. Gewöhnlich bestehen diese Schichten aus Si3N4 oder SiO2. Durch die Fensteröffnungen in diesen Schichten kann die Ätzlösung lokal einätzen.
Für den obengenannten elektrochemischen pn-Ätzstop ist ein Anschluß des vorzuspannenden pn-Übergangs auf der Wafervorderseite erforder­ lich. Dieser wird gewöhnlich über eine Metallisierung bestehend aus Aluminium erstellt. Bei integrierten Sensoren liegen zudem an der Plattenvorderseite integrierte Schaltungen mit Aluminiummetallisie­ rungen vor. In diesem Fall treten die nachfolgend beschriebenen Probleme regelmäßig auf:
Aluminiumleiterbahnen neigen bei der Temperung zur Bildung sogenann­ ter Hillocks. Aluminiumschichten, die bei einer Temperatur unter 100°C aufgesputtert oder gedampft werden, weisen eine feinkörnige Struktur mit Korngrößen von typisch 50-100 nm auf. Bei der aus Gründen einer guten Kontaktierung erforderlichen Temperung im Bereich von 400°C bis 450°C wachsen Aluminiumkörner bis zu einer Größe von 1,5 µm je nach Schichtdicke. Unter bestimmten Bedingungen, z. B. bei einer erhöhten Depositionstemperatur, können die Körner bei den standardmäßig verwendeten Schichtdicken sogar bis zu 3 µm groß werden. Diese Körner (Hillocks) wachsen an einigen Stellen aus der Aluminiumschichtoberfläche heraus und bilden vor­ stehende, spitzenförmige Erhebungen.
Da das Aluminium von den üblicherweise als elektrochemische Ätz­ medien verwendeten Basen stark angegriffen wird, muß die Metallisie­ rung mit einer Passivierungsschicht geschützt werden. Auf der Basis anorganischer Maskierschichten als Passivierungsschichten, wie der vorstehend genannten Maskierschichtfolge für die Rückseite der Siliziumplatte, vergl. z. B. die DE 34 02 629 A1, konnte bisher keine befriedigende Lösung gefunden werden. So ergibt sich mit den in LPCVD-Verfahren und PECVD-Verfah­ ren erzeugbaren anorganischen Schichten bisher keine ausreichende Passivierungsqualität. Die Defektdichte der Maskierschicht wird auf­ grund der komplexen Topographie der Aluminiumschichten mit Hillocks so hoch, daß es zu erheblichen nicht tragbaren Anätzungen des Aluminiums kommt.
Aus der US 4 784 721 ist es bekannt, vor einer anisotropen Ätzung auf der Plattenvorderseite einer Siliziumplatte eine Si3N4 Schicht und darauf eine Polyimidschicht vorzusehen, um die Vorderseite zu passivieren.
Eine andere bekannte Art der Passivierung der Vorderseite einer Siliziumplatte für ein anisotropes Ätzverfahren mit pn-Ätzstop besteht darin, daß auf die Plattenvorderseite eine Glasscheibe aufgeklebt wird. Dieses aus der EP 0 309 782 A1 bekannte Verfahren ist ersichtlich auf­ wendig.
Eine weitere Möglichkeit zur Durchführung einer Ätzung mit pn-Ätz­ stop besteht darin, zur Passivierung der Plattenvorderseite dort eine Goldschicht aufzubringen, die gegenüber den Ätzmedien resistent ist. Der Nachteil dieser Technik besteht in der Verwendung von Gold, das aufgrund seiner elektrischen Eigenschaften als Störstelle im Silizium nicht kompatibel mit der Halbleiterfertigung ist.
Eine weitere bekannte Art der Durchführung einer Ätzung mit pn-Ätz­ stop (Kloeck, B.,: IEEE Tr. El. Dev. 36(4), 663ff, 1989) besteht in der Verwendung von Ätzdosen, in die eine Siliziumplatte eingespannt wird. Diese wird dabei so eingespannt, daß deren Plattenvorderseite von der Ätzlösung nicht erreicht wird, während die Plattenrückseite für die Ätzlösung offen liegt. Diese Ätzdosen sind nur für Einzel­ platten konzipiert, wobei der Einbau der Siliziumplatten aufwendig ist, so daß sich dieses Verfahren für eine Halbleiterserienfertigung nicht eignet.
Organische Maskierschichten allein werden bisher nicht in Betracht gezogen, da man davon ausging, daß sie einem anisotropen Ätzprozeß nicht standhalten können.
Für elektrochemische Ätzprozesse, bei denen der Ätzangriff bevorzugt an bestimmten Kristallebenen erfolgt, werden häufig basische Ätz­ medien, die typischerweise Temperaturen zwischen 20°C und 100°C aufweisen, verwendet. Kennzeichen aller bisher bekannten derartigen Ätzlösungen ist, daß der Angriff der (111)-Ebene des Siliziums am langsamsten und der Angriff der für die derzeit gebräuchlichen Technologien MOS und bipolar wichtigen (100)-Ebenen schneller erfolgt. Beim elektrochemischen Ätzen (100)-orientierter Si-Platten mit einer Maske entstehen dabei typischerweise Vertiefungen in der Oberfläche, die von (111)-Ebenen begrenzt werden ("V"-Strukturen). Die Ätzrate für höher indizierte Ebenen liegt indessen in den bekannten Ätzmedien höher als die der (100)-Ebene. Dieser Effekt erweist sich als nachteilig bei der Ätzung konvexer Reliefstruktu­ ren, d. h. Strukturen mit außenstehenden Ecken wie zum Beispiel seismischer Massen in Form von Pyramiden. Die nach außen gerichte­ ten Ecken solcher Strukturen werden aufgrund ihrer verschie­ denen Kristallorientierungen von den bekannten Ätzmedien besonders stark angegriffen, so daß zur Vermeidung des Eckangriffs beim Ent­ wurf der Bauelementgeometrien komplizierte Maskenvorhalte erforder­ lich sind.
Wünschenswert ist daher ein Ätzmedium, das die höchste Anisotropie zwischen (111)- und (100)-Ebene aufweist und bei dem die höher indizierten Ebenen nicht schneller als die (100)-Ebene geätzt wer­ den. Ein Ätzmedium mit derartigen Anisotropieeigenschaften würde den Entwurf mikromechanischer Bauelemente wesentlich vereinfachen. Aus produktionstechnischer Sicht sind an die Ätzmedien außerdem folgende Anforderungen zu stellen: Das Verhältnis zwischen der Ätzrate von Silizium und der von den Maskierschichten, vorzugsweise von SiO2 und Si3N4, das heißt die Selektivität, muß groß sein. Um einen ausreichenden Durchsatz zu erreichen, muß die Ätzrate hoch sein. Sie sollte im Bereich von ca. 50 µm pro Stunde liegen. Die Ätzlösung sollte bezüglich der Verunreinigung durch Metallionen, insbesondere, Alkalimetalle, einen hohen Reinheitsgrad aufweisen, um die Kompatibilität zur Prozeßtechnik integrierte Schaltkreise der ent­ stehenden Strukturen zu gewährleisten. Zur kontrollierten Strukturierung der Siliziumplatten ist eine homogene Ätzung erfor­ derlich, bei der glatte Ätzflächen entstehen.
Die bislang verwendeten Ätzlösungen weisen alle in einem oder mehreren dieser Punkte Mängel auf, die ihre Verwendbarkeit und damit auch die Herstellung mikromechanischer Bauelemente stark einschrän­ ken.
Vorteile der Erfindung
Bei der erfindungsgemäßen Verwendung eines organischen Fotolacks vom Negativ-Typ auf Polyisopren-Basis als Passivierungsschicht auf der Plattenvorderseite wird erreicht, daß die schwierig zu maskierenden Hillock-Topographien von Aluminiummetallisierungen vollständig passiviert werden. So sind kommerziell erhältliche Negativ-Fotolacke als Maskierschicht sehr stabil in den für das elektrochemische Ätzverfahren verwendeten Ätzmedien. Die sich ergebende Defektdichte (Dichte der Anätzungen des Aluminiums) ist sehr viel niedriger als jene, die mit anorga­ nischen Schichtsystemen erreichbar ist.
Besonders vorteilhaft ist das Verfahren in Verbindung mit dem elektrochemischen pn-Ätzstop einzusetzen, bei der die Plattenvorder­ seite während des Ätzprozesses kontaktiert werden muß. Hier können nach der Aufbringung der Fotolackschicht in einem einzigen litho­ graphischen Prozeß Fenster in der Lackschicht geöffnet werden, durch die dann die Kontaktierung erfolgen kann. Die elektrochemische Ätzung kann im fertigungstechnisch interessanten Batch-Prozeß erfol­ gen, bei dem gleichzeitig mehrere Scheiben prozessiert werden.
Mit dem erfindungsgemäßen Verfahren wird es auch möglich, Silizium­ platten elektrochemisch zu ätzen, die auf der Vorderseite bereits eine strukturierte Aluminiummetallisierung enthalten. Dies ist z. B. bei integrierten Sensoren, bei denen mikromechanische und mikro­ elektronische Funktionen auf einem Chip angeordnet sind, der Fall.
Der Negativ-Fotolack kann mit in der Halbleitertechnik üblichen und standardmäßig verwendeten Prozeßschritten verarbeitet werden. Dies betrifft die Verwendung eines Haftvermittlers, die Aufbringung mittels Lackschleuder, die Trocknung in einem Konvektionsofen bei Temperaturen im Bereich von 60°C bis 140°C, die Belichtung mit UV-Belichtungsgeräten, die Entwicklung und die Aushärtung der strukturierten Lackschicht. Es sind somit bei der Verwendung des erfindungsgemäßen Verfahrens weder neue, kostspielige Einrichtungen noch mit Umschulungen verbundene, grundsätzlich andere Handhabungen notwendig.
Die Verwendung von Ätzlösungen, die Tetraalkyl­ ammoniumhydroxid, vorzugsweise Tetramethylammoniumhydroxid (TMAH) enthalten, zum anisotropen Ätzen von Siliziumplatten ist besonders vorteilhaft, da die Anisotropieverhältnisse der Ätzrate der (100)-Ebene gegenüber der aller anderen Kristallebenen günstig sind. Auch für höher indizierte Ebenen liegt die Ätzrate nicht deutlich über der der (100)-Ebene. Die Ätzrate in (100)-Richtung von ca. 50 µm pro Stunde ist sehr hoch. Von Vorteil für die kontrollierte und reproduzierbare Herstellung von beispielsweise mikromechanischen Strukturen ist, daß die verbleibenden Ätzflächen sehr glatt sind. Als besonders vorteilhaft erweist sich der geringe Gehalt der Metallionen von weniger als 5 ppm in der Ätzlösung, da das Verfahren somit auch auf Siliziumscheiben angewendet werden kann, die bereits mikroelektronische Bauelemente enthalten. Die IC-Kompatibilität ist somit gewährleistet.
Eine vorteilhafte Weiterbildung des erfindungsgemäßen Verfahrens stellt die Verwendung einer p+-Schicht als elektrochemischer Ätz­ stop dar. In diesem Fall ist keine Kontaktierung der einkristallinen Siliziumschicht notwendig, was das Batch-Verfahren wesentlich vereinfacht.
Die Erfindung wird anhand der Zeichnung näher erläutert.
Beschreibung des Ausführungsbeispiels
Es zeigen Fig. 1 einen schematischen Schnitt durch eine Silizium­ platte beim anisotropen Ätzvorgang, Fig. 2 die Abhängigkeit der Ätzrate von der Konzentration des Ätzmediums TMAH und Fig. 3 die Strom/Zeit-Charakteristik des Ätzens bis zum pn-Ätzstop.
In Fig. 1 ist ein Ausschnitt aus einer Siliziumplatte 1 bzw. Siliziumscheibe aus n-dotiertem oder p-dotiertem Silizium dar­ gestellt, an deren Rückseite eine Maskierschichtfolge aus zwei Schichten 8, 9 abgeschieden ist. Diese Schichten bestehen aus Si3N4 oder SiO2. Durch Fensteröffnungen, von denen eine Fensteröffnung 12 dargestellt ist, kann das in einem Behälter 13 enthaltene Ätzmedium 14 lokal einätzen. In der dargestellten Anord­ nung hat das Ätzmedium 14 bereits eine tiefe Furche eingeätzt.
Zur Vorderseite (VS) der Platte hin liegt eine einkristalline Siliziumschicht 2, in diesem Beispiel eine Epitaxieschicht, mit gegenüber dem Substrat bzw. der Siliziumplatte 1 entgegengesetztem Dotiertyp, so daß ein pn- bzw. np-Übergang gebildet wird. Ebenfalls möglich wäre z. B. eine p+-dotierte Siliziumschicht, die entweder epitaktisch auf das Substrat aufgebracht ist oder durch Diffundieren von Fremdatomen in das Substrat erzeugt ist. Die Epitaxieschicht 2 wird in nachfolgenden Strukturierungsprozessen dadurch kontaktiert, daß eine Maskierschicht 3 und eine Kontaktanschlußdiffusion 4 ausge­ führt wird, und anschließend eine Metallschicht als Aluminiumschicht 5 aufgebracht und strukturiert wird.
Über der Aluminiumschicht liegt eine Zwischenschicht 6 aus Si3N4, über der mittels eines Haftvermittlers 10 eine Schicht aus organischem Negativ-Fotolack 7 als äußere Abschlußschicht liegt.
Um den pn-Übergang, der an den Grenzen zwischen den Schichten 1 und 2 gebildet wird, als Ätzstop verwenden zu können, wird eine Spannung in Sperrichtung zwischen einer Elektrode 11 im Ätzmedium 14 und einem Kontakt 16 zur Epitaxie 2 angelegt. Dazu ist in die Schichten 6, 10, 7 ein Fenster 17 bis zur Aluminiumschicht 5 eingebracht.
Das Anlegen einer Spannung ist beim Verwenden einer p+-Schicht als Ätzstop nicht notwendig, da die Ätzrate des Siliziums bei Erreichen einer Zone veränderter Dotierung in Folge veränderter elektro­ chemischer Potentiale an der Kristalloberfläche stark absinkt.
Die Schichtdicke der Fotolackschicht 7 liegt bevorzugt zwischen 0,5 und 50 µm. Der Fotolack ist in an sich bekannten Schleuderverfah­ ren, Siebdruckverfahren oder Tauchverfahren aufgebracht. Die Fotolackschicht wird nach dem Aufbringen bei Temperaturen zwischen 20°C und 300°C in einem Umluftofen oder auf einer Heizplatte getrocknet und gehärtet.
Als Haftvermittler 10 werden HMDS (Hexamethyldisilazan) oder Silan­ verbindungen, wie beispielsweise Amminopropyltriethoxysilan verwen­ det. Die dielektrische Schicht 6 aus Si3N4 bedeckt mit einer Schichtdicke im Bereich von 0,01 bis 3 µm ganzflächig die Platte. Das Fenster 17 zur Öffnung der Kontakte für den pn-Ätzstop ist mit Hilfe eines lithographischen Prozesses eingebracht.
Die Aluminiumschicht 5 bzw. entsprechende Aluminiumleiterbahnen haben bevorzugt eine Schichtdicke, von 0,1 bis 4 µm.
Wenn der Ätzvorgang (wie dargestellt) soweit fortgeschritten ist, daß der pn-Übergang 15 erreicht ist, tritt eine Änderung des Stromes zwischen der Elektrode 11 und der Epitaxieschicht 2 ein und der Ätzvorgang wird gestoppt.
Durch die auf der Plattenvorderseite ganzflächig aufgebrachte Schicht aus Fotolack vom Negativ-Typ wird diese vom Ätzmedium 14 nicht angegriffen.
Folgendes Beispiel eines Versuches soll die Verbesserungen verdeut­ lichen, die mit dem erfindungsgemäßen Verfahren erreicht werden: Zwei Siliziumplatten mit einer 1 µm dicken Aluminiumschicht auf der Vorderseite werden standardmäßig getempert. Über das Aluminium wird eine 800 mit dicke Schicht 6 aus PECVD-Si3N4 abgeschieden und strukturiert, so daß sowohl freie als auch durch die anorga­ nische Schicht maskierte Aluminiumstellen verbleiben. Auf eine der Platten wird mit einer Schichtdicke von 3 µm ein Negativ-Foto­ lackfilm aufgeschleudert. Die Trocknung und Härtung des Lacks erfolgt in einem Konvektionsofen bei 140°C für 60 min. Die so präparierte Platte wird einem 80°C heißen Ätzmedium (KOH 30%) für 6 Stunden ausgesetzt. Diese Ätzzeit reicht unter den genannten Bedingungen aus, um ca. 500 µm tief in (100)-Silizium einzuätzen.
Nach dem Ätzprozeß zeigt die Platte mit Negativ-Fotolack-Passivie­ rung keinen Defekt im Aluminium, auch nicht in den Bereichen ohne PECVD-Zwischenschicht. Dagegen zeigt die Platte ohne Negativ-Foto­ lack-Passivierung auch mit der PECVD-Zwischenschicht eine erhebliche Defektdichte. In den Bereichen ohne PECVD-Zwischenschicht ist die Aluminiumschicht praktisch vollständig weggeätzt.
Das Ätzmedium 14 ist basisch und hat eine Temperatur von typischer­ weise 40°C-80°C. Besonders geeignet sind Ätzlösungen, die Tetraalkylammoniumhydroxid, vorzugsweise Tetramethylammoniumhydroxid (TMAH) in einer Konzentration zwischen 0,0001 mol und der Löslich­ keitsgrenze bei T = 150°C enthalten. Die Ätzmischung kann als Komplexbildner Fluorverbindungen oder Ammoniumhydroxid in einer Konzentration von 0,1 ppm bis zur Löslichkeitsgrenze bei T = 150°C, enthalten. Außerdem kann man der Ätzmischung Inhibitoren in Form von Alkoholen der Form R-CH2-OH zusetzen, wobei R Alkylgruppen wie zum Beispiel Methyl-, Ethyl-, Propylgruppen, oder auch Wasserstoff bezeichnet. Als Inhibitor können aber auch Sauerstoff enthaltende Oxidationsmittel oder Ammoniumionen zugesetzt werden. Dies geschieht in Form von Ammoniumsalzverbindungen oder Ammoniumchloriden. Der Ätzmischung werden auch fluorierte Verbindungen als Netzmittel zugesetzt.
In Fig. 2 ist die Abhängigkeit der Ätzrate von der Konzentration des TMAH in Volumenprozent dargestellt, wobei die Ätzmediums­ temperatur 80°C beträgt. Die Ätzrate durchläuft ein Maximum bei etwa 15 Volumenprozent und nimmt nach beiden Seiten stark ab. Bei Verwendung von 25%-igem TMAH als Ätze wird eine geringe Oberflächen­ rauhigkeit bei einer Ätzrate von 30 µm/h erzielt. Fig. 3 zeigt die Strom/Zeit-Charakteristik während des Ätzens bis zum Ätzstop an einem pn-Übergang. Als Ätzmedium diente 20%-iges TMAH bei einer Temperatur von 80°C. Die angelegte Spannung betrug 1 V. Dabei wurde eine Ätzrate von 40 µm/h gemessen. Beim Ätzen unter Spannung nimmt die Rauhigkeit der Ätzfläche ab. Es fällt besonders der geringe Strom vor dem Ätzstop von nur 0,25 mA auf. Der Ätzstop ist durch den Strompeak gekennzeichnet.

Claims (28)

1. Verfahren zum anisotropen Ätzen von Siliziumplatten, insbesondere zur Herstellung von Halbleiterbauelementen als mikro­ mechanische Bauelemente durch maskierte anisotrope bzw. von einer Plattenrückseite her erfolgende Einätzung von Reliefstrukturen, wie von Gräben, Löchern, Stegen, Zungen oder Membranen in bestimmte Bereiche jeweils einer einkristallinen Siliziumplatte, wobei die Siliziumplatte als Substrat aus n-dotiertem oder p-dotiertem Silizium besteht, mit wenigstens einer an der Plattenvorderseite befindlichen einkristallinen Siliziumschicht mit gegenüber dem Substrat unterschiedlicher Dotierung, so daß wenigstens ein Dotie­ rungsübergang vorliegt und daß die Plattenvorderseite ganzflächig mit wenigstens einer Passivierungsschicht überzogen wird, dadurch gekennzeichnet, daß die Passivierungsschicht aus einem organischen Fotolack (7) vom Negativ-Typ auf Polyisopren-Basis besteht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Passivierungsschicht neben der äußeren Schicht (7) aus Fotolack wenigstens eine Haft­ vermittlerschicht (10) und/oder wenigstens eine dielektrische orga­ nische Zwischenschicht (6), bevorzugt aus SiO2 oder Si3N4, enthält.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schichtdicke der Fotolackschicht (7) zwischen 0,5 µm und 50 µm liegt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Foto­ lackschicht (7) im Schleuderverfahren oder im Siebdruckverfahren oder in einem Tauchverfahren aufgebracht wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die auf­ gebrachte Fotolackschicht (7) bei Temperaturen zwischen 20°C bis 300°C getrocknet und gehärtet wird.
6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die dielektrische Zwischenschicht (6) ganzflächig auf die Siliziumplatte bzw. eine darauf aufgebrachte Aluminiumschicht (5) aufgebracht ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Zwischenschicht (6) eine Schichtdicke von 0,01 µm bis 3 µm aufweist.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Zwischenschicht (6) im Niederdruck CVD-Verfahren (LPCVD) oder im plasmaunterstützten CVD-Verfahren (PECVD) aufgebracht oder als Spin-On-Film abgeschieden wird.
9. Verfahren nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, daß die Haft­ vermittlungsschicht (10) vor der Beschichtung mit Fotolack (7) in der flüssigen oder gasförmigen Phase aufgebracht wird und als Haft­ vermittler HMDS (Hexamethyldisilazan) und/oder Silanverbindungen wie Aminopropyltriethoxysilan verwendet werden.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Fotolackschicht (7) in einem lithographischen Verfahren strukturiert wird, insbesondere zur Öffnung eines Fensters (17) für Kontakte (16) zur Verwendung für einen Ätzstop.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an der Plattenrückseite (RS) eine Maskierschichtfolge (8, 9) aus Si3N4 und/oder SiO2 abgeschieden und strukturiert wird, durch deren Fensteröffnungen (12) das Ätzmedium (14) eindringt.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Ätzmedien (14) Basen wie KOH, NaOH oder NH4OH bei erhöhten Temperaturen im Bereich von 50°C bis 150°C verwendet werden.
13. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Ätzung mit einer Ätzmischung erfolgt, daß die Ätzmischung eine wäßrige Lösung von N-R4-OH oder seine wasserfreie Form enthält, wobei R Alkylgruppen substituiert und daß in der Ätzmischung ein Komplexbildner, ein Inhibitor und/oder ein Netzbildner enthalten sind.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß in der Ätzmischung als Aklylgruppen Methyl-, Ethyl-, Propyl- oder Butyl­ gruppen eingebaut sind.
15. Verfahren nach einem der Ansprüche 13 oder 14, dadurch gekenn­ zeichnet, daß in der Ätzmischung die N-R4-OH-Konzentration zwischen 0,0001 mol und der Löslichkeitsgrenze bei 150°C liegt.
16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekenn­ zeichnet, daß in der Ätzmischung N-R4-OH in der Form N-[Ra]m[Rb]4-m-OH vorliegt, wobei Ra eine erste Alklygruppe, Rb eine zweite Alkylgruppe bezeichnet und m eine ganze Zahl zwischen 1 und 4 ist.
17. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekenn­ zeichnet, daß in der Ätzmischung Komplexbildner wie zum Beispiel Fluorverbindungen oder N-H4-OH in einer Konzentration von 0,01 ppm bis zur Löslichkeitsgrenze bei T = 150°C enthalten sind.
18. Verfahren nach einem der Ansprüche 13 bis 17, dadurch gekenn­ zeichnet, daß in der Ätzmischung Inhibitoren zum Beispiel in der Form von Alkoholen der Form R-CH2-OH enthalten sind, wobei R Alkyl­ gruppen wie zum Beispiel Methyl-, Ethyl-, Propylgruppen oder auch Wasserstoff bezeichnet.
19. Verfahren nach einem der Ansprüche 13 bis 18, dadurch gekenn­ zeichnet, daß in der Ätzmischung als Inhibitor ein Sauerstoff ent­ haltendes Oxidationsmittel enthalten ist.
20. Verfahren nach einem der Ansprüche 13 bis 19, dadurch gekenn­ zeichnet, daß in der Ätzmischung als Inhibitoren Ammoniumionen enthaltende Verbindungen oder Ammoniumsalzverbindungen wie zum Beispiel Ammoniumchloride enthalten sind.
21. Verfahren nach einem der Ansprüche 13 bis 20, dadurch gekenn­ zeichnet, daß in der Ätzmischung als Netzmittel fluorierte Verbin­ dungen enthalten sind.
22. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die wenigstens eine einkristalline Siliziumschicht eine Epitaxieschicht ist mit einer bezüglich dem Substrat entgegengesetzten Dotierung, so daß wenigstens ein pn- bzw. np-Übergang zwischen Substrat und Epitaxieschicht vorliegt, daß die Epitaxieschicht mit einem von außen zugänglichen Epitaxieanschluß kontaktiert wird, daß während des Ätzprozesses das elektrische Verhalten an dem wenigstens einen gesperrt gepolten pn- bzw. np-Übergang über den Epitaxieanschluß erfaßt wird und daß der Ätz­ prozeß beim Vorliegen einer Änderung des elektrischen Verhaltens kontrolliert gestoppt wird.
23. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Kontaktierung des oder des pn- bzw. np-Übergänge (15) Aluminium­ leiterbahnen (5) im Schichtdickenbereich, von 0,1 bis 4 µm verwen­ det werden.
24. Verfahren nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, daß der Ätzstop durch eine p+-Schicht gebildet ist.
25. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Restschichtdicke, die zwischen 0,1 und 500 µm liegt, verbleibt.
26. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an bestimmten Stellen eine maskierte Durchätzung des Wafers erfolgt, beispielsweise zur Freilegung von Stegen und Paddeln im Silizium.
27. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Verfahren auf isotrop oder anisotrop vorge­ ätzte Siliziumscheiben angewendet wird.
28. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Verfahren auf Siliziumscheiben angewendet wird, die bereits mikroelektronische Bauelemente enthalten, bzw. in die nachfolgend mikroelektronische Bauelemente integriert werden.
DE4003472A 1989-09-22 1990-02-06 Verfahren zum anisotropen Ätzen von Siliziumplatten Expired - Fee Related DE4003472C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4003472A DE4003472C2 (de) 1989-09-22 1990-02-06 Verfahren zum anisotropen Ätzen von Siliziumplatten
US07/586,803 US5071510A (en) 1989-09-22 1990-09-24 Process for anisotropic etching of silicon plates
JP2252038A JPH03149817A (ja) 1989-09-22 1990-09-25 シリコンプレートを電気化学的にエッチングする方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3931590 1989-09-22
DE4003472A DE4003472C2 (de) 1989-09-22 1990-02-06 Verfahren zum anisotropen Ätzen von Siliziumplatten

Publications (2)

Publication Number Publication Date
DE4003472A1 DE4003472A1 (de) 1991-04-04
DE4003472C2 true DE4003472C2 (de) 1999-08-12

Family

ID=6389932

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4003472A Expired - Fee Related DE4003472C2 (de) 1989-09-22 1990-02-06 Verfahren zum anisotropen Ätzen von Siliziumplatten

Country Status (1)

Country Link
DE (1) DE4003472C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4226497A1 (de) * 1992-08-11 1994-02-17 Daimler Benz Ag Verfahren zum Dünnätzen eines Siliziumsubstrates
EP0630058A3 (de) * 1993-05-19 1995-03-15 Siemens Ag Verfahren zur Herstellung einer Pyrodetektoranordnung durch elektronisches Ätzen eines Silizium Substrats.
DE10111761A1 (de) * 2001-03-12 2002-10-02 Infineon Technologies Ag Anordnung und Verfahren zum rückseitigen Kontaktieren eines Halbleitersubstrats
DE10111803A1 (de) * 2001-03-12 2002-06-27 Infineon Technologies Ag Anordnung und Verfahren zum rückseitigen Kontaktieren eines Halbleitersubstrats
DE102008025733A1 (de) 2008-05-29 2009-12-10 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2049945A1 (de) * 1969-10-13 1971-04-22 Allied Chem Ausstreiflosung und deren Verwendung
US4113551A (en) * 1976-11-19 1978-09-12 International Business Machines Corporation Polycrystalline silicon etching with tetramethylammonium hydroxide
US4172005A (en) * 1976-10-21 1979-10-23 Tokyo Shibaura Electric Co., Ltd. Method of etching a semiconductor substrate
DE3402629A1 (de) * 1983-01-26 1984-07-26 Hitachi, Ltd., Tokio/Tokyo Verfahren zur herstellung einer halbleitereinrichtung
DE3241895C2 (de) * 1982-04-19 1984-12-06 Mitel Corp., Kanata, Ontario Verfahren zum Passivieren eines Halbleiterbauelements
US4784721A (en) * 1988-02-22 1988-11-15 Honeywell Inc. Integrated thin-film diaphragm; backside etch
EP0309782A1 (de) * 1987-09-30 1989-04-05 Siemens Aktiengesellschaft Verfahren zum Ätzen von (100) Silizium

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2049945A1 (de) * 1969-10-13 1971-04-22 Allied Chem Ausstreiflosung und deren Verwendung
US4172005A (en) * 1976-10-21 1979-10-23 Tokyo Shibaura Electric Co., Ltd. Method of etching a semiconductor substrate
US4113551A (en) * 1976-11-19 1978-09-12 International Business Machines Corporation Polycrystalline silicon etching with tetramethylammonium hydroxide
DE3241895C2 (de) * 1982-04-19 1984-12-06 Mitel Corp., Kanata, Ontario Verfahren zum Passivieren eines Halbleiterbauelements
DE3402629A1 (de) * 1983-01-26 1984-07-26 Hitachi, Ltd., Tokio/Tokyo Verfahren zur herstellung einer halbleitereinrichtung
EP0309782A1 (de) * 1987-09-30 1989-04-05 Siemens Aktiengesellschaft Verfahren zum Ätzen von (100) Silizium
US4784721A (en) * 1988-02-22 1988-11-15 Honeywell Inc. Integrated thin-film diaphragm; backside etch

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GREENWOOD, J.C.: Instrument Science and Technology, Silicon in mechanical sensors, In: J. Phys. E: Sci. Instrum. 21 (1988), pp. 1114-28 *
KLOECK, B. et. al.: Study of Electrochemical Etel-Stop for High-Precision Michuen Control of Silicon Membranen, In: IEEE Transactions of Electron Devies, Vol. 36, No. 4, April 1989, pp. 663-669 *

Also Published As

Publication number Publication date
DE4003472A1 (de) 1991-04-04

Similar Documents

Publication Publication Date Title
US5071510A (en) Process for anisotropic etching of silicon plates
DE69934841T2 (de) Druckwandler und Herstellungsverfahren
DE2754396C2 (de)
EP0700524B1 (de) Verfahren zur herstellung oberflächen-mikromechanischer strukturen
DE4401999C3 (de) Verfahren zum Herstellen eines kapazitiven Absolutdrucksensors durch Mikrobearbeitung einer Oberfläche eines Halbleitersubstrats sowie solchermaßen hergestellter Absolutdrucksensor
DE2638799B2 (de) Verfahren zur Verbesserung der Haftung von metallischen Leiterzügen auf Polyimidschichten in integrierten Schaltungen
EP2170762B1 (de) Korrosionsbeständiges mems-bauelement und verfahren zu seiner herstellung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE4410631A1 (de) Kapazitiver Sensor bzw. Wandler sowie Verfahren zu dessen Herstellung
DE2704373A1 (de) Halbleiteranordnung und verfahren zur herstellung von halbleiteranordnungen
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE4203833A1 (de) Verfahren zur herstellung von siliziumhalbleiter-beschleunigungsmesser-bauelementen
DE3918769A1 (de) Halbleiterdrucksensor und verfahren zu seiner herstellung
DE4030466A1 (de) Piezo-widerstandsvorrichtung
DE4106933B4 (de) Strukturierungsverfahren
DE4003472C2 (de) Verfahren zum anisotropen Ätzen von Siliziumplatten
DE1917995B2 (de) Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement
DE19819456B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE102005008191A1 (de) Verfahren zur Bestellung von VDMOS-Transistorenx
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP3665122B1 (de) Mikromechanische vorrichtung und entsprechendes herstellungsverfahren
DE19723330A1 (de) Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor
DE4432066C1 (de) Verfahren zur Herstellung von Dünnschichttransistoren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee