DE4432066C1

DE4432066C1 - Verfahren zur Herstellung von Dünnschichttransistoren

Info

Publication number: DE4432066C1
Application number: DE19944432066
Authority: DE
Inventors: Ernst Prof Dr Ing Lueder; Gert Dipl Ing Maier
Original assignee: Individual
Current assignee: Universitaet Stuttgart
Priority date: 1994-09-09
Filing date: 1994-09-09
Publication date: 1996-03-14
Anticipated expiration: 2014-09-10

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Dünn schichttransistoren mit amorphem Silizium als Halbleitermaterial, wobei im Kanalbereich des Transistors die Halbleiterschicht von einer Siliziumnitridschicht überdeckt ist, mit den Prozeßschritten gemäß des Oberbegriffs des Anspruchs 1.

Solche Dünnschichttransistoren, die auch als Trilayer-TFTs bezeichnet werden, mit einem Ätzstop aus Siliziumnitrid über dem Halbleiterkanal, wie sie beispielsweise aus Nam-Deog Kim et al. "Amorphous silicon thin-film transistors with two-layer gate insulator" Appl. Phys. Lett. 54, 1989, S. 2079-2081 beschrieben sind, finden zunehmend bei der Herstellung von Flüssigkristall-Display mit einer aktiven Matrix Verwendung, die aus Dünnfilmtransistoren mit amorphem Silizium als Halbleitermaterial bestehen, da sie gegenüber den seitlang verwendeten Bilayer-TFTs, die keinen Ätzstop aus Siliziumnitrid über dem Kanalbereich aufweisen, einige Vorteile aufweisen. Die Siliziumnitridschicht kann gemeinsam mit dem amorphen Silizium in einem Vakuum durch plasmaunterstützte Gasphasenabscheidung hergestellt werden. Dadurch können keine Verunreinigungen an der Halbleitergrenzfläche zur Siliziumnitridschicht auftreten, die die physikalischen Eigenschaften der Dünnfilmtransistoren sehr nachteilig beeinflussen würden.

Außerdem wird der spätere Halbleiterkanalbereich sofort durch die Siliziumnitridschicht wieder passiviert und bleibt auch im weiteren Verlauf des Herstellungsprozesses durch diese Schicht geschützt, so daß auch keine nachträgliche Verunreinigung des Kanalbereichs durch die folgenden Herstellungsschritte zu befürchten ist. Die Entfernung einer nach Strukturierung der Siliziumnitridschicht aufgebrachten dotierten Halbleiterschicht muß über dem Halbleiterkanal nicht selektiv gegen den undotierten Halbleiter erfolgen wie beim Bilayer-TFT, bei dem deswegen die Dicke der undotierten Halbleiterschicht relativ groß gewählt werden muß, da der undotierte Halbleiter durch das Ätzmedium genauso angegriffen wird wie der dotierte Halbleiter. Beim Trilayer-TFT mit dem durch die Siliziumnitridschicht abgedeckten Kanalbereich kann dagegen die undotierte Halbleiterschicht deutlich dünner gewählt werden, was die physikalischen Eigenschaften der Transistoren wie beispielsweise die Lichtempfindlichkeit oder den Sperrstrom verbessert und außerdem im Herstellungsprozeß eine nur geringe Unterätzung der oberen Metallschicht bei der nachfolgenden Strukturierung des Halbleiters mit dieser Metallschicht als Maske bewirkt. Durch die Verwendung einer dünneren Halbleiterschicht wird auch ein Rückbelichtungsprozeß mit Selbstjustierung, d. h. eine Belichtung von der Substratrückseite durch den Halbleiter hindurch zur Strukturierung der Siliziumnitridschicht, möglich, um z. B. Transistoren mit kleineren parasitären Kapazitäten herstellen zu können. Problematisch beim Herstellen von solchen Trilayer-TFTs ist jedoch das Ätzen der Siliziumnitridschicht gegenüber der amorphen Siliziumschicht. Bei allen seitlang bekannt gewordenen Verfahren wird dieser Ätzschritt unter Verwendung von Flußsäure als Ätzmedium durchgeführt. Hierzu wird meist eine mit Amoniumfluorid gepufferte Flußsäure eingesetzt. Da Flußsäure äußerst aggressiv ist, muß bei Verwendung von Glassubstraten die Substratrückseite gegen die Einwirkung der Flußsäure beispielsweise durch Abdecken mit einer Schutzfolie oder durch Aufbringen einer Ätzstopschicht geschützt werden. Flußsäure ist außerdem hochgiftig, was bedeutet, daß entsprechende Ätzanlagen sehr teuer und die Sicherheitsvorkehrungen sehr aufwendig sind. Außerdem besitzt Flußsäure die Eigenschaften, starke Unterätzungen zu verursachen, wodurch die Abbildungsgenauigkeit des Ätzschrittes von der Maske auf die hergestellte Struktur nur unzureichend ist.

Der Erfindung liegt die Aufgabe zugrunde, den obengenannten Ätzprozeß von Siliziumnitrid gegenüber amorphem Silizium ohne Verwendung von Flußsäure unter Vermeidung der genannten Nachteile zu realisieren.

Die Aufgabe wird mit einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß das Strukturieren der Siliziumnitridschicht gegenüber der darunterliegenden amorphen Siliziumschicht in einem Plasmaätzprozeß erfolgt. Hierbei kann vorteilhafterweise Tetrafluormethan als Ätzmedium eingesetzt werden. Der neue Plasmaätzprozeß zeichnet sich durch eine hohe Selektivität von Siliziumnitrid gegenüber amorphem Silizium aus. Auch die Ätzrate ist sehr hoch. Ein Schutz der Substratrückseite ist nicht notwendig, da die Substratrückseite nicht angegriffen wird. Sie liegt vielmehr während des Plasmaätzprozesses auf der geerdeten Elektrode. Außerdem treten nur minimale Unterätzungen auf. Das Verfahren eignet sich dabei auch zur Strukturierung von sehr großflächigen Substraten, wie sie insbesondere bei der Herstellung von großformatigen Flüssig kristallbildschirmen notwendig sind. Der neue Ätzprozeß vereint damit den Vorteil der hohen Selektivität der naßchemischen Strukturierung mit Flußsäure als Ätzmedium mit den Vorteilen der Trockenätztechnik wie beispielsweise hohe Abbildungs genauigkeit der Maske auf die zu strukturierende Schicht. Das Strukturieren der Siliziumnitridschicht kann dabei in einem Parallelplattenreaktor erfolgen. Auch der Gate-Isolator kann eine Siliziumnitridschicht sein. Dann kann der Parallel plattenreaktor auch für den Ätzprozeß von amorphem Silizium gegen den Gate-Isolator eingesetzt werden. Außerdem kann die dann auftretende Schichtfolge von Siliziumnitrid - amorphem Silizium - Siliziumnitrid durch ein plasmaunterstütztes Abscheiden aus der Gasphase (PECVD) in einem gemeinsamen Vakuum erfolgen. Hierdurch sind dann beide Grenzflächen des undotierten Halbleiters vor Verunreinigungen geschützt.

Nachfolgend wird eine bevorzugte Ausgestaltung eines erfindungsgemäßen Verfahrens anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 einen Querschnitt durch die aufgebrachte Gate-Elektrode eines Dünnschichttransistors;

Fig. 2 einen Querschnitt durch den Dünnschichttransistor nach Fig. 1 nach Aufbringen weiterer Schichten;

Fig. 3 einen Querschnitt durch den Dünnschichttransistor in einem dritten Herstellungsstadium;

Fig. 4 einen Querschnitt durch den fertigen Dünnschichttransistor.

In Fig. 1 ist eine auf einem Substrat 10 aufgebrachte und als Gate-Elektrode des späteren Transistors strukturierte Metallschicht 11 zu erkennen. Auf diese Metallschicht 11 wird nacheinander eine dreifache Schichtfolge aus Siliziumnitrid 12, amorphem Silizium 13 und wieder einer Siliziumnitridschicht 14 durch PECVD (plasmaunterstützte Gasphasenabscheidung) in einem gemeinsamen Vakuum aufgebracht, wie aus Fig. 2 ersichtlich ist. Die obere Siliziumnitridschicht 14 ist hierbei bereits durch das erfindungsgemäße Plasmaätzen gegenüber der undotierten amorphen Siliziumschicht 13 strukturiert worden. Fig. 3 zeigt eine über die gesamte Oberfläche der Struktur abgeschiedene Schicht 15 aus n-dotiertem amorphen Silizium zur Erzielung niederohmiger Drain- und Sourcekontakte. Über der n⁺- dotierten Schicht 15 wird eine zweite Metallschicht 16 zur Bildung der Drain- und Sourceanschlüsse D, S aufgebracht. In Fig. 4 ist der fertige Transistor gezeigt, nachdem auch die n⁺-dotierte und die undotierte amorphe Siliziumschicht 13, 15 mit der zweiten Metallschicht 16 als Maske und den Siliziumnitridschichten 12 und 14 als Ätzstop strukturiert worden sind. Wie die Fig. 2 bis 4 zeigen, gewährleistet dieses Herstellungsverfahren, daß die undotierte Halbleiterschicht 13 im Bereich des Kanals zwischen Drain- und Sourceelektrode D, S von Anfang an von einer Siliziumnitridschicht 14 abgedeckt und somit gegen Verunreinigungen geschützt ist.

Claims

1. Verfahren zur Herstellung von Dünnschichttransistoren mit amorphem Silizium als Halbleitermaterial, wobei im Kanalbereich des Transistors die Halbleiterschicht von einer Siliziumnitridschicht überdeckt ist, mit den Prozeßschritten:

- Aufbringen einer Metallschicht (11) auf ein Substrat (10) und Strukturierung als Gate-Kontakt (G) des Transistors (erster Maskenschritt),
- Aufbringen eines Gate-Isolators (12) für den Transistor,
- Aufbringen von amorphem Silizium (13) als Halbleiter,
- Aufbringen und Strukturieren einer Siliziumnitridschicht (14) (zweiter Maskenschritt),
- Aufbringen oder Erzeugen durch Ionen-Implantation in die Oberfläche der amorphen Siliziumschicht (13) von n⁺- oder p⁺-dotiertem Silizium (15) für die Drain- und Source-Kontakte (D, S) des Transistors,
- Aufbringen und Strukturieren einer zweiten Metallschicht (16) als Drain- und Source-Anschlüsse (D, S) (dritter Maskenschritt),
- Strukturieren der dotierten und undotierten amorphen Siliziumschicht (13, 15) mit der zweiten Metallschicht (16) und der Siliziumnitridschicht (14) als Maske und dem Gate-Isolator (12) als Ätzstop,
dadurch gekennzeichnet, daß das Strukturieren der Silizium nitridschicht (14) gegenüber der darunterliegenden amorphen Siliziumschicht (13) in einem Plasmaätzprozeß erfolgt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für das Strukturieren der Siliziumnitridschicht (14) gegenüber der darunterliegenden amorphen Siliziumschicht (13) Tetrafluormethan unter Erzielung einer hohen Selektivität als Ätzmedium eingesetzt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Strukturieren der Siliziumnitridschicht (14) in einem Parallelplattenreaktor erfolgt.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Gate-Isolator (12) ebenfalls eine Siliziumnitridschicht ist.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Schichtfolge Siliziumnitrid (12) - amorphes Silizium (13) - Siliziumnitrid (14) durch ein plasmaunterstütztes Abscheiden aus der Gasphase in einem Vakuum erfolgt.