DE3502911A1 - Duennfilm-transistor - Google Patents

Duennfilm-transistor

Info

Publication number
DE3502911A1
DE3502911A1 DE19853502911 DE3502911A DE3502911A1 DE 3502911 A1 DE3502911 A1 DE 3502911A1 DE 19853502911 DE19853502911 DE 19853502911 DE 3502911 A DE3502911 A DE 3502911A DE 3502911 A1 DE3502911 A1 DE 3502911A1
Authority
DE
Germany
Prior art keywords
film
semiconductor layer
source
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19853502911
Other languages
English (en)
Inventor
Mitsuhiro Koden
Yutaka Takafuji
Hirohisa Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3502911A1 publication Critical patent/DE3502911A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Description

Dünnfilm-Transistor
Die vorliegende Erfindung betrifft den Aufbau eines Dünnfilm-Transistors (nachstehend als TFT) bezeichnet).
Figur 1 zeigt ein allgemeines Beispiel des Standes der Technik des Aufbaus von TFT. Das Herstellungsverfahren verläuft wie folgt:
Eine Gate-Elektrode 2, ein Gate-Isolatorfilm 3 und eine Halbleiterschicht 4 werden nacheinander auf ein isolierendes Substrat 1 aufgebracht. Dann werden eine Source-Elektrode 5 und eine Drain-Elektorde 6 jeweils auf einem Teil der Halbleiterschicht 4 und des isolierenden Gate-Films 3 gebildet. Ferner werden ein Passivierungsfilm 7 und ein Lichtschirm 8 nacheinander aufgetragen. Für das isolierende Substrat 1 wird beispielsweise eine Glasplatte, eine Keramikplatte oder eine Siliciumdxoxidplatte verwendet. Die Gate-Elektrode 2 wird aus einem metallischen Material wie Al, Ni, Cr und Au hergestellt, während der Gate-Isolatorfilm 3 aus einem Oxid oder einem Nitrid wie SiO, SiO2, Al3O3, Ta3O5 und Si3N4 hergestellt wird. Die 'Halbleiterschicht 4 wird mit einem Halbleitermaterial wie CdS, CdSe, Te, PbS, amorphem Silicium (nachstehend als a-Si bezeichnet) oder mikrokristallinem Siliciumdioxid, in dem wenigstens ein Teil des Siliciums mikrokristallin wird, gebildet. Die Source- und Drain-Elektroden 5, 6, werden beispielsweise als Al-Film oder η a-Si-Film hergestellt. Der Passivierungsfilm 7 wird aus einem Oxid oder einem Nitrid, z.B. SiO2 und Si_N. hergestellt, während der Lichtschirm aus einem metallischen Material, z.B. Al gebildet wird.
Wenn die Halbleiterschicht 4 aus a-Si besteht, wird ein Al-Film oder ein aus η a-Si und einem metallischen Material, z.B. Ti bestehender Mehrschichtenfilm häufig als Source- und Drain-Elektroden 5, 6 verwendet. Fig. 1 zeigt ein Beispiel des
Aufbaus von TFT, in dem Al-Elektroden verwendet werden. Fig. 2 zeigt ein weiteres Beispiel des Aufbaus von TFT, worin η a-Si-Schichten 51 und 61 zwischen die Halbleiterschicht 4 und Ti-Filme 5, 6 eingefügt sind, und jede der Mehrschichtenelektroden besteht <
Ti-FiIm 5 und 6.
troden besteht aus der η a-Si-Schicht 51 und 61 bzw. dem
In Fällen der Verwendung eines Al-Films oder Mehrschichtenfilms aus einem metallischen Werkstoff und η a-Si als Elektrodenwerkstoff beim Verfahren der Herstellung von TFT aus a-Si ergeben sich die folgenden Probleme:
(1) Wenn ein Al-Film als Elektrodenwerkstoff verwendet wird, wird die Temperatur des Substrats 1 beim Auftrag von Al vom Standpunkt der Haftfestigkeit von Al und der Stabilität der Qualität des Al-Films gewöhnlich hoch gehalten. Dann wandern Al-Atome, die auf die a-Si-Schicht 4 niedergeschlagen worden sind, in die a-Si-Schicht 4. Somit verbleiben Al-Atome in der a-Si-Schicht 4 nach der Musterbildung auf den Source- und Drain-Elektroden 5, 6, so daß zwangsläufig Kurzschluß zwischen den beiden Elektroden 5, 6 oder die Veschlechterung bzw. Zerfall der a-Si-Schicht stattfinden.
Wenn dagegen Al bei niedriger Temperatur niedergeschlagen wird, wird die Haftfestigkeit schlecht und die Qualität des aufgebrachten Films wird instabil.
(2) Wenn ein aus η a-Si und Metall, z.B. Ti bestehender Mehrschichtenfilm als Source- und Drain-Elektroden 5, 6 verwendet wird, wie in Fig. 2 dargestellt, findet die vorstehend genannte Verunreinigung der Halbleiterschicht 4 mit Al-Atomen nicht statt. Es ist notwendig, den η a-Si-Film 51 selektiv gegen die a-Si-Halbleiterschicht 4 beim Arbeitsgang der
Musterbildung auf dem n+ a-Si-Film 51 zu ätzen. Jedoch werden sowohl der η a-Si-Film 51 als auch die a-Si-Halbleiterschicht 4 sehr ähnlich miteinander mit einem Ätzmittel wie einer (HF+HNO,)-Mischlösung und CF.-Plasma geätzt. Dann sollte der n+ a-Si-Film auf der a-Si-Halbleiterschicht 4 durch Regelung der Ätzzeit selektiv geätzt werden. Leider machen es z.Zt. die Schwankung in der Dicke des η a-Si-Films, der Qualität des η a-Si-Films oder der Ätzgeschwindigkeit schwierig, den Arbeitsgang der Bildung eines Mehrschichtenfilms zu regeln, so daß die Charakteristiken von TFT unzureichend für die Stabilität und die Reproduzierbarkeit sind. Zur Bildung eines TFT mit guten Charakteristiken ist es somit erforderlich, die Technik des Ätzens des η a-Si-Films selektiv festzulegen.
(3) Bei einem TFT mit dem in Fig. 1 und Fig. 2 dargestellten Aufbau liegt eine ziemliche große elektrische Kapazitanz zwischen der Gate-Elektrode 2 und den Source- und Drain-Elektroden 5, 6, vor, wodurch die Charakteristiken der TFT beeinträchtigt werden.
(4) Wenn mehrere TFT mit dem in Fig. 1 und 2 dargestellten Aufbau als Adressiervorrichtungen einer Flüssigkristall-Anzeigevorrichtung vom Matrix-Typ verwendet werden,' wird das Verhältnis von aktiver Fläche zu Totfläche (A/D-Verhältnis), d.h. das Verhältnis zwischen der Fläche der Pixelelektroden und des Rests der Anzeige aus den folgenden Gründen niedrig: Fig. 3 zeigt eine Anordnung eines TFT und einer Pixel-Elektrode in einer solchen Flüssigkristall-Anzeigevorrichtung (der Einfachheit halber sind Schichten wie der Gate-Isolatorfilm 3 in Fig. 3 weggelassen) . Die Gate-Elektroden 2 werden parallel zueinander und die Source-Elektroden 5 senkrecht zu den Gate-Elektroden 2 gebildet. Nahe jeder Kreuzung von Gate-Elektroden 2 und Source-Elektroden 5 wird ein TFT mit einem Ansatz bzw. einer Verlängerung 2e der Gate-Elektrode 2 und einem Seitenteil der Source-Elektrode 5 hergestellt und die
Drain-Elektrode 6 wird mit der entsprechenden Pixel-Elektrode 100, die auf den Gate-Isolatorf ilm aufgetragen ist, elektrisch verbunden. Der Gate-Isolatorfilm sollte zwischen der Gate-Elektrode 2 und dem Halbleiterfilm 4 dünn genug sein, um die notwendigen TFT-Charakteristiken zu erzielen. Der Gate-Isolatorfilm ist somit auch im Bereich der Pixel-Elektroden 100 dünn. Wenn die Gate-Elektroden 2 und die Pixel-Elektroden 100 dicht aneinander oder in Überschneidung miteinander gebildet werden, finden Störungen, z.B. Kurzschluß durch Gasporen im Gate-Isolatorfilm 3, und Störung des Signals der Gate-Elektrode 2 mit dem der Pixel-Elektrode 100, statt, weil die Gate-Isolatorelektrode dünn ist. Die Spalte a, b zwischen den Gate-Elektroden 2 und den Pixel-Elektroden 100 sollte dann weit genug sein, um solche Störungen zu verhindern. Dies macht die Fläche der Pixel-Elektrode 100 kleiner, so daß das A/D-Verhältnis verkleinert wird.
Um die vorstehend genannten Probleme (1) und (2) auszuschalten, wurde der in Fig. 4 dargestellte Aufbau vorgeschlagen und in der Praxis verwendet. Beim Verfahren der Herstellung des TFT wird vor der Bildung der Source- und Drain-Elektroden 5, 6, ein Isolatorfilm 9 durch Musterbildung auf einem auf die Halbleiterschicht 4 niedergeschlagenen Isolator-Film gebildet. Aber auch bei diesem Typ von TFT sind die vorstehend genannten Probleme (3) und (4) noch zu lösen. Mit anderen Worten, um gute TFT-Charakteristiken zu verwirklichen, ist es notwendig, die elektrostatische Streuung oder Streukapazität zwischen der Gate-Elektrode und den Source- und Drain-Elektroden zu verringern. Ferner ist es bei Verwendung von mehreren TFT als Adressiervorrichtungen in einer Flüssigkristall-Anzeigevorrichtung vom Matrix-Typ erforderlich, das A/D-Verhältnis zu erhöhen, um die Helligkeit und den Kontrast eines anzuzeigenden Bildes zu verbessern.
Die vorliegende Erfindung stellt sich die Aufgabe, einen zuverlässigen und stabilen TFT mit einem Aufbau verfügbar zu machen, bei dem die Streukapazität zwischen der Gate-Elektrode und den Source- und Drain-Elektroden so verringert ist, daß gute dynamische Charakteristiken die Folge sind und die Verschlechterung oder Zersetzung der Halbleiterschicht beim Verfahren der Herstellung eines TFT nicht auftritt.
Die vorliegende Erfindung stellt sich die weitere Aufgabe, eine Flüssigkristall-Anzeigevorrichtung mit hohem A/D-Verhältnis verfügbar zu machen, worin TFT mit einem hohen A/D-Verhältnis für Adressiervorrichtungen verwendet werden.
Gegenstand der Erfindung ist ein neuer TFT mit
einem isolierenden Substrat,
einer auf dem isolierenden Substrat gebildeten Gate-Elektrode,
einer auf der Gate-Elektrode gebildeten Gate-Isolierschicht,
einer auf der Gate-Isolierschicht gebildeten Halbleiterschicht,
einer isolierenden Schicht, die so gebildet worden ist, daß sie die Halbleiterschicht bedeckt und die zwei Öffnungen aufweist, und
einer auf der Isolierschicht gebildeten Source-Elektrode und einer Drain-Elektrode, wobei sowohl die Source- als auch die Drain-Elektrode mit der Halbleiterschicht durch jede ihrer Öffnungen in elektrischer Berührung ist.
Weitere Gegenstände und Vorteile der Erfindung sind aus der folgenden Beschreibung und den Abbildungen ersichtlich.
Fig. 1 ist eine schematische Querschnittsansicht eines
TFT des Standes der Technik;
Fig. 2 ist eine schematische Querschnittsansicht eines
anderen TFT des Standes der Technik;
Fig. 3 ist eine schematische Draufsicht auf einen Teil
einer Flüssigkristall-Anzeigevorrichtung, in der
ein TFT des Standes der Technik als Adressiervorrichtung verwendet wird;
Fig. 4 ist eine schematische Querschnittsansicht eines
modifizierten TFT des Standes der Technik;
Fig. 5,6,7 sind jeweils Querschnittsansichten einer Ausführungsform der vorliegenden Erfindung;
Fig. 8 ist eine schematische Draufsicht auf einen Teil
einer Flüssigkristall-Anzeigevorrichtung vom Typ
der aktiven Matrix-Anzeige.
Nachstehend werden verschiedene Ausführungsformen der Erfindung beschrieben.
Fig. 5 zeigt einen Querschnitt eines TFT gemäss einer Ausführungsform der Erfindung. Nachdem ein Ta-FiIm auf einer Glasunterlage 10 nach einem Verfahren wie Aufdampfen im Vakuum und Kathodenzerstäubung niedergeschlagen worden ist, wird eine Gate-Elektrode 20 aus Ta gebildet, indem der unnötige Teil des Ta-Films nach einem Musterbildungsverfahren weggeätzt worden ist. Anschließend wird ein Gate-Isolierfilm 30 aus Ta3O5 auf der Oberfläche der Gate-Elektrode 20 durch anodische Oxidation gebildet. Ein Si3N4-FiIm % und ein a-Si-Film werden nacheinander auf dem Ta»O,.-Film 30 und der Glasunterlage 10 niedergeschlagen. Dann wird eine Doppelschicht-Struktur aus einem Si-N.-Film 31 und einem a-Si-Film 40 nach einem Musterbildungsprozess so gebildet, daß sie den Ta„O,--Film 30 bedeckt. Sowohl der Ta2O,--Film 30 als auch der Si-N.-Film 31 bilden eine Gate-Isolierschicht, und ihre Dicke sollte so gering sein, daß die notwendigen TFT-Charakteristiken erzielt werden. Die Si_N .-Schicht 31 wird verwendet, um die Gate-Isoliereigenschaften des Ta^O^-Films 30 zu verbessern. Der a-Si-Film 40 ist die Halbleiterschicht des
TFT. Als nächstes wird ein Si0N4-FiIm 90 nach dem Plasma-CVD-Prozess so niedergeschlagen, daß er die Halbleiterschicht 40 bedeckt und Schlitze 91 und 92 für die Verbindung der Source-Elektrode 50 und der Drain-Elektrode 60 werden durch den Si-N.-Film 90 nach einem Musterbildungsprozess nahe der Kante der Gate-Elektrode 20 gebildet. Dann wird ein Al-Film auf dem Si3N4-FiIm 90 in den Schlitzen 91 und 92 niedergeschlagen und nach einem Musterbildungsprozess so getrennt, daß eine Source-Elektrode 50 und eine Drain-Elektrode 60 aus Al gebildet werden. Die beiden Elektroden 50, 60 werden mit dem a-Si-Film 40 durch die Schlitze 91 bzw. 92 im Si3N4-FiIm in Berührung gehalten. Anschließend wird ein Si3N4-PaSSivierungsfilm 70 nach dem Plasma-CVD-Prozess auf der Source-Elektrode 50, der Drain-Elektrode 60 und der Si0N.-Schicht 90 niedergeschlagen. Abschließend wird ein Al-Film auf dem Si0N .-Passivierungsfilm 70 niedergeschlagen und ein Lichtschutz 80 wird durch Musterbildung auf dem Al-Film gebildet. In einem so hergestellten TFT ist die Isolierschicht des Si0N4-FiImS 90 zwischen der a-Si-Halbleiterschicht 40 und den Source- und Drain-Elektroden 50, 60 eingefügt. Es ist zu bemerken, daß die Isolierschicht 90 sich fast zur gesamten Fläche der Halbleiterschicht 40 mit Ausnahme der Schlitze 91 und 92 erstreckt.
Wie bereits erwähnt, werden die Source- und Drain-Elektroden 50, 60 aus Al-Film mit der a-Si-Halbleiterschicht 40 nur durch die in der Si_N4~Schicht 90 angebrachten Schlitze 91 und 92 in Berührung gehalten. Mit anderen Worten, sie halten keinen unnötigen direkten Kontakt mit der a-Si-Halbleiterschicht 40, so daß ein Teil der letzteren Schicht 40 zwischen den ersteren Schichten 50, 60 während des Vorgangs des Niederschlagens des Al-Films nicht mit den in den ersteren Schichten 50, 60 enthaltenen Al-Verunreinigungen kontaminiert wird.
Hierbei kann die Temperatur des Substrats 10 beim Arbeitsgang des Niederschiagens des Al-Films genügend hoch gehalten werden, um guten Kontakt der a-Si-Halbleiterschicht 40 und der Source- und Drain-Elektroden 50, 60 in den Schlitzen 91 und 92 zu ermöglichen. Ferner wird die Streukapazität zwischen der Gate-Elektrode 20 und den Source- und Drain-Elektroden 50, 60 durch Einfügung des Isolierfilms 90 geringer.
Fig. 6 zeigt einen Querschnitt durch eine andere Ausführungsform eines TFT gemäss der Erfindung. Der Herstellungsprozess des TFT ist fast der gleiche, wie er vorstehend beschrieben wurde, mit folgenden Ausnahmen: Der Abstand zwischen den Source- und Drain-Elektroden 50, 60 wird so verkürzt, daß beide Elektroden 50, 60 eine Rolle als Lichtschutz bilden. Hierbei kann der Arbeitsgang der Bildung des Lichtschutzes 80 aus dem Al-Film weggelassen werden.
Fig. 7 zeigt einen Querschnitt durch einen TFT gemäss einer dritten Ausführungsform der Erfindung. Der Herstellungsprozess des TFT ist fast der gleiche wie bei der ersten Ausführungsform mit Ausnahme des Arbeitsganges der Bildung der Source- und Drain-Elektroden 50, 60. Auf dem Si-N.-Film 90
+
und den Schlitzen 91, 92 wird ein η a-Si-Film nach dem Plasma-CVD-Prozess und anschließend ein Ti-FiIm * nach dem Vakuum-Aufdampf-Prozess niedergeschlagen. Dann werden eine Source-Elektrode aus einer Doppelschicht aus η a-Si 55 und Ti 50 und die Drain-Elektrode aus η a-Si 65 und Ti 60 nach dem Musterbildungsprozess gebildet. Beim Herstellungsverfahren kann die η a-Si-Schicht selektiv geätzt werden, so daß die Dicke der a-Si-Halbleiterschicht 90 geringer gehalten werden kann.
Wenn TFT gemäss der Erfindung als Adressiervorrichtungen einer Flüssigkristall-Anzeigevorrichtung vom Matrix-Typ (Fig.
8) verwendet werden, wird es unnötig, Spalten a und b einer solchen Breite, wie sie in Fig. 3 dargestellt sind, zwischen den Gate-Elektroden 2 und den Pixel-Elektroden 100 vorzusehen, weil ein dicker isolierender Film 90 zwischen ihnen vorhanden ist. Selbst die Überschneidung miteinander verursacht nicht die vorstehend genannten Störungen. In diesem Fall kann die Fläche der Pixel-Elektrode breiter und das A/D-Verhältnis größer gestaltet werden. Ferner kann die Streukapazitanz an den Kreuzungsteilen der Gate-Elektroden 20 mit den Source-Elektroden 50 erheblich verringert werden, weil der dicke Gate-Isolatorfilm 90 an den Kreuzungsteilen zwischengefügt ist.
Offensichtlich können Änderungen an den hier beschriebenen speziellen Ausführungsformen vorgenommen werden. Beispielsweise kann ein TFT mit Charakteristiken, die ähnlich sind wie die der vorstehend genannten Ausführungsformen, unter Verwendung von mikrokristallinem Silicium für den Halbleiterfilm 40 hergestellt werden. Diese Modifikationen liegen im Rahmen der Erfindung.
4L
Leerseite -

Claims (5)

VONKREISLER SCHONWALD EISHOLD FUES VON KREISLER KELLER SELTING WERNER PATENTANWÄLTE '■« , Dr.-Ing. von Kreisler 11973 Dr.-Ing. K. W. Eishold 11981 „, T, , , ., . „ . , Dr.-Ing. K. Schönwald Sharp Kabushikx Kaxsha Dr j ρ Fues Osaka, Japan Dipl.-Chem. Alek von Kreisler Dipl.-Chem. Carola Keller Dipl.-Ing. G. Selting Dr. H.-K. Werner DEICHMANNHAUS AM HAUPTBAHNHOF · D-5000 KOLNf 1 AvK/Ax/IM 28.1. 1985 Patentansprüche
1. Dünnfilm-Transistor, gekennzeichnet durch i1-ein isolierendes Substrat, W.. eine auf dem isolierenden Substrat gebildete Gate-Elektrode,
eine auf der Gate-Elektrode gebildete Gate-Isolatorschicht,
eine auf der Gate-Isolierschicht gebildete Halbleiterschicht,
eine isolierende Schicht, die so gebildet ist, daß sie die Halbleiterschicht bedeckt, und zwei öffnungen aufweist,
eine Source-Elektrode und auf der isolierenden Schicht gebildete Drain-Elektrode, wobei sowohl die Source- als auch die Drain-Elektroden mit der Halbleiterschicht durch jede ihrer öffnungen in elektrischem Kontakt stehen.
2. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterfilm aus amorphem Silicium hergestellt ist.
ORIGINAL INSPECTED
Telefon: (0221) 131041 ■ Telex: 8882307 dopa d · Telegramm: Dompatent Köln
3. Dünnfilm- Transistor nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der Halbleiterfilm aus mikrokristallinem Silicium besteht.
4. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß jede der genannten öffnungen der Isolierschicht einen schmalen Bereich für die Source- oder Drain-Elektrode aufweist, um Kontakt mit der Halbleiterschicht zu halten.
5. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die isolierende Schicht so dick ist, daß die Streukapazität zwischen der Halbleiterschicht und den Source- oder Drain-Elektroden verringert ist.
DE19853502911 1984-01-30 1985-01-29 Duennfilm-transistor Ceased DE3502911A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1676384A JPS60160173A (ja) 1984-01-30 1984-01-30 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
DE3502911A1 true DE3502911A1 (de) 1985-08-01

Family

ID=11925260

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853502911 Ceased DE3502911A1 (de) 1984-01-30 1985-01-29 Duennfilm-transistor

Country Status (3)

Country Link
JP (1) JPS60160173A (de)
DE (1) DE3502911A1 (de)
GB (2) GB2153589B (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2593327A1 (fr) * 1986-01-23 1987-07-24 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces utilisant deux ou trois niveaux de masquage
WO1988002872A1 (fr) * 1986-10-17 1988-04-21 Thomson Grand Public Ecran de visualisation electro-optique a transistors de commande et procede de realisation
EP0273743A2 (de) * 1986-12-26 1988-07-06 Kabushiki Kaisha Toshiba Elektronisches Bauelement mit einem Elektroden- und Steuerschaltungssubstrat für Anzeigetafeln
US4807973A (en) * 1986-06-20 1989-02-28 Matsushita Electric Industrial Co., Ltd. Matrix address display apparatus having conductive lines and pads for repairing defects
EP0535979A2 (de) * 1991-10-02 1993-04-07 Sharp Kabushiki Kaisha Dünnfilmtransistor und Verfahren zu seiner Herstellung
US6043512A (en) * 1996-09-06 2000-03-28 Sharp Kaubushiki Kaisha Thin film semiconductor device and method for producing the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173650A (ja) * 1987-12-26 1989-07-10 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
WO1989009494A1 (en) * 1988-03-31 1989-10-05 Solarex Corporation Gate dielectric for a thin film field effect transistor
FR2631743A1 (fr) * 1988-05-23 1989-11-24 Gen Electric Structure a electrodes non coplanaires pour affichage matriciel a cristaux liquides a transistors en couches minces de silicium amorphe et procede de fabrication
JPH0283981A (ja) * 1988-09-21 1990-03-26 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0348463A (ja) * 1989-03-01 1991-03-01 Mitsubishi Electric Corp 薄膜トランジスタ
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
EP0459763B1 (de) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Dünnfilmtransistoren
US5959312A (en) * 1996-09-27 1999-09-28 Xerox Corporation Sensor with doped microcrystalline silicon channel leads with bubble formation protection means
US5814530A (en) * 1996-09-27 1998-09-29 Xerox Corporation Producing a sensor with doped microcrystalline silicon channel leads
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP3916823B2 (ja) 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102215941B1 (ko) 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101967480B1 (ko) 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120051727A (ko) 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101073543B1 (ko) * 2009-09-04 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840695A (en) * 1972-10-10 1974-10-08 Westinghouse Electric Corp Liquid crystal image display panel with integrated addressing circuitry
GB2064866A (en) * 1979-11-30 1981-06-17 Gen Electric Co Ltd Field effect semiconductor device
DE3306535A1 (de) * 1982-02-25 1983-09-15 Sharp K.K., Osaka Duennfilmtransistor mit isoliertem gate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5679472A (en) * 1979-12-04 1981-06-30 Toshiba Corp Preparing method of mos-type semiconductor device
US4389481A (en) * 1980-06-02 1983-06-21 Xerox Corporation Method of making planar thin film transistors, transistor arrays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840695A (en) * 1972-10-10 1974-10-08 Westinghouse Electric Corp Liquid crystal image display panel with integrated addressing circuitry
GB2064866A (en) * 1979-11-30 1981-06-17 Gen Electric Co Ltd Field effect semiconductor device
DE3306535A1 (de) * 1982-02-25 1983-09-15 Sharp K.K., Osaka Duennfilmtransistor mit isoliertem gate

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2593327A1 (fr) * 1986-01-23 1987-07-24 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces utilisant deux ou trois niveaux de masquage
WO1987004565A1 (fr) * 1986-01-23 1987-07-30 Commissariat A L'energie Atomique Matrice de transistors en couches minces interconnectes et son procede de fabrication
US4807973A (en) * 1986-06-20 1989-02-28 Matsushita Electric Industrial Co., Ltd. Matrix address display apparatus having conductive lines and pads for repairing defects
WO1988002872A1 (fr) * 1986-10-17 1988-04-21 Thomson Grand Public Ecran de visualisation electro-optique a transistors de commande et procede de realisation
FR2605442A1 (fr) * 1986-10-17 1988-04-22 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
EP0267824A1 (de) * 1986-10-17 1988-05-18 Thomson Grand Public Transistor-gesteuerter elektrooptischer Anzeigeschirm und Verfahren zu seiner Herstellung
US4938567A (en) * 1986-10-17 1990-07-03 Thomson Grand Public Electro-optical display panel with control transistors and method for making it
EP0273743A2 (de) * 1986-12-26 1988-07-06 Kabushiki Kaisha Toshiba Elektronisches Bauelement mit einem Elektroden- und Steuerschaltungssubstrat für Anzeigetafeln
EP0273743A3 (de) * 1986-12-26 1990-05-02 Kabushiki Kaisha Toshiba Elektronisches Bauelement mit einem Elektroden- und Steuerschaltungssubstrat für Anzeigetafeln
EP0535979A2 (de) * 1991-10-02 1993-04-07 Sharp Kabushiki Kaisha Dünnfilmtransistor und Verfahren zu seiner Herstellung
EP0535979A3 (en) * 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
US6043512A (en) * 1996-09-06 2000-03-28 Sharp Kaubushiki Kaisha Thin film semiconductor device and method for producing the same

Also Published As

Publication number Publication date
GB2153589A (en) 1985-08-21
GB2197985A (en) 1988-06-02
JPS60160173A (ja) 1985-08-21
GB8723748D0 (en) 1987-11-11
GB2197985B (en) 1988-10-12
GB2153589B (en) 1988-10-12
GB8502348D0 (en) 1985-02-27

Similar Documents

Publication Publication Date Title
DE3502911A1 (de) Duennfilm-transistor
DE3640174C2 (de)
DE19610283B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE19746055C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19623292C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE19828591B4 (de) Flüssigkristallanzeige mit einem hohen Öffnungsverhältnis und ein Verfahren zur Herstellung derselben
DE19712233C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE3602124C2 (de)
DE4344897B4 (de) Verfahren zur Herstellung von Dünnfilmtransistoren
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE69729913T2 (de) Ätzverfahren zum Herstellen von Metallfilmstrukturen mit abgeschrägten Seitenwänden
DE3245313C2 (de) Verfahren zur Herstellung eines Dünnfilm-Transistors
DE10150432A1 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE3714164A1 (de) Fluessigkristallanzeige
DE19648083A1 (de) Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung
DE3539794A1 (de) Duennfilm-transistor
DE19710248A1 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE102014104647A1 (de) Flüssigkristallanzeige, Array-Substrat in einem In-Plane-Switching-Modus und Herstellverfahren dafür
DE4321590B4 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE3226097C2 (de)
DE19525576A1 (de) Dünnfilmtransistor und Verfahren zu dessen Herstellung
DE19729176A1 (de) Herstellungsverfahren für eine Flüssigkristallanzeige mit aktiver Matrix und Struktur der mit diesem Herstellungsverfahren hergestellten Flüssigkristallanzeige
EP0176734B1 (de) Multiplexbare Flüssigkristallzelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection