DE10150432A1

DE10150432A1 - Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung

Info

Publication number: DE10150432A1
Application number: DE10150432A
Authority: DE
Inventors: Sang-Hun Oh; Yong-Min Ha; Jae-Deok Park
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2000-10-11
Filing date: 2001-10-11
Publication date: 2002-05-02
Anticipated expiration: 2021-10-12
Also published as: GB0124325D0; JP2002202528A; GB2372869B; US20040149990A1; GB2372869A; US6924179B2; JP4452424B2; US20020044228A1; DE10150432B4; US6930732B2

Abstract

Ein Arraysubstrat für die Verwendung in einer Flüssigkristallanzeigevorrichtung wird mittels folgender Schritte hergestellt. Aufbringen einer Pufferschicht auf einem Substrat; Aufbringen einer aktiven Schicht aus polykristallinem Silizium auf der Pufferschicht, wobei die aktive Schicht inselförmig ausgestaltet ist; Aufbringen einer Gateisolationsschicht auf der Pufferschicht, so dass die aktive Schicht aus polykristallinem Silizium überdeckt wird; Aufbringen einer ersten Metallschicht auf der Gateisolationsschicht; Aufbringen einer zweiten Metallschicht auf der ersten Metallschicht; Strukturieren der ersten und zweiten Metallschicht, so dass eine Gateelektrode, eine Gate-Leitung und eine Gate-Kurzschlussleitung gebildet wird; Bilden eines Sourcekontaktbereiches und eines Drainkontaktbereiches zu beiden Seiten der aktiven Schicht aus polykristallinem Silizium; Aufbringen eines Zwischenschicht-Isolators auf der Gateisolationsschicht, so dass die bearbeitete erste und zweite Metallschicht abgedeckt wird; Strukturieren des Zwischenschicht-Isolators und der Gateisolationsschicht, so dass ein erstes Kontaktloch zum Sourcekontaktbereich und ein zweites Kontaktloch zum Drainkontaktbereich gebildet wird; Strukturieren eines Abschnittes des Zwischenschicht-Isolators auf der Gate-Kurzschlussleitung, so dass ein Ätzloch gebildet wird; Entfernen eines Teiles der ersten Schicht der Gateisolationsschicht unterhalb des Ätzloches und Bilden eines Brückenbereiches in der zweiten Schicht ...

Description

Diese Anmeldung beansprucht den Nutzen der Koreanischen Patentanmeldungen Nr. 2000-59868 und 2001-55212, eingereicht in Korea, am 11. Oktober 2000 bzw. am 7. September 2001, die hiermit durch Bezugnahme inhaltlich vollständig, wie im Weiteren ausgeführt, aufgenommen werden.

Die aktuelle Erfindung betrifft eine Flüssigkristallanzeigen- Vorrichtung und insbesondere ein Arraysubstrat für eine Flüssigkristallanzeige-Vorrichtung.

Bis jetzt wurde die Kathodenstrahlröhre entwickelt und als Anzeigesystem verwendet. Jedoch beginnen Flachbildschirme, wegen ihrer geringen Tiefen-Abmessungen, ihres wünschenswerten geringen Gewichts und ihren Anforderungen hinsichtlich einer niedrigen Versorgungsspannung, in Erscheinung zu treten. Zur Zeit werden Dünnschichttransistor-Flüssigkristallanzeigen (TFT-LCDs) mit hoher Auflösung und geringer Tiefen-Abmessung entwickelt.

Im Allgemeinen nutzen Flüssigkristallanzeigen die optische Anisotropie und die Polarisationseigenschaften von Flüssigkristallmolekülen, um deren räumliche Ausrichtung zu steuern. Die Ausrichtung der Flüssigkristallmoleküle kann durch ein angelegtes elektrisches Feld gesteuert werden. Entsprechend ändert sich, wenn ein elektrisches Feld angelegt wird, die Ausrichtung der Flüssigkristallmoleküle. Da die Brechung von einfallendem Licht durch die Ausrichtung der Flüssigkristallmoleküle bestimmt wird, kann die Anzeige von Bilddaten durch die Änderung des an die Flüssigkristallmoleküle angelegten elektrischen Feldes gesteuert werden.

Von den verschiedenen bekannten Typen von LCDs sind vor allem die Aktiv-Matrix LCDs (AM-LCD), die in einer Matrixform angeordnete Dünnschichttransistoren und Pixelelektroden aufweisen, wegen ihrer hohen Auflösung und ihrer Überlegenheit bei der Darstellung von bewegten Bildern, Gegenstand verstärkter Forschung und Entwicklung.

LCD Vorrichtungen haben, wegen ihrer leichten, dünnen Bauweise und ihres geringen Spannungsbedarfs, ein großes Anwendungsgebiet in der Ausstattung für Büroautomation (OA) und in Bilddarstellungssystemen. Typischerweise weist das Panel einer Flüssigkristallanzeige-Vorrichtung (LCD) ein oberes Substrat und ein unteres Substrat und eine dazwischenliegende Flüssigkristallschicht auf. Das obere Substrat, gewöhnlich als Farbfiltersubstrat bezeichnet, weist üblicherweise eine gemeinsame Elektrode und Farbfilter auf. Das untere Substrat, gewöhnlich als Arraysubstrat bezeichnet, weist Schaltelemente, wie die Dünnschichttransistoren (TFT), die Pixelelektroden auf.

Fig. 1 zeigt eine schematische Querschnittsansicht eines konventionelles LCD Panels mit einem invertierten, gestaffelten TFT (staggered TFT) als Schaltelement. Wie gezeigt weist die LCD Ebene 20 ein unteres 2 und oberes 4 Substrat auf mit einer dazwischenliegenden Flüssigkristallschicht (LC) 10. Das untere Substrat 2 hat einen Dünnschichttransistor (TFT) "S" als Schaltelement, welches die Spannung, mit deren Hilfe die Ausrichtung der LC Moleküle bestimmt wird, schaltet. Das untere Substrat 2 enthält zusätzlich eine Pixelelektrode 14 auf einem transparenten Substrat 1, welche dazu dient, in Reaktion auf an den TFT "S" angelegte Signale, ein elektrisches Feld in der LC Schicht 10 zu erzeugen. Das obere Substrat 4 weist einen Farbfilter 8 zur Farbgebung und eine gemeinsame Elektrode 12 auf dem transparenten Substrat 1 und auf dem Farbfilter 8 auf. Die gemeinsame Elektrode 12 dient als Elektrode, welche das elektrische Feld der LC Schicht erzeugt (gemeinsam mit der Pixelelektrode 14). Die Pixelelektrode 14 ist über einem Pixelabschnitt "P" angeordnet, d. h. einem Anzeigenbereich. Weiterhin sind, um ein Auslaufen der Flüssigkristalle der LC Schicht zu verhindern, die Substrate 2 und 4 mittels einer Dichtung 6 abgedichtet.

Obwohl in Fig. 1 nur ein invertierter, gestaffelter TFT "S" dargestellt ist, weist das untere Substrat 2 gewöhnlich eine Vielzahl von TFTs und eine Vielzahl von Pixelelektroden auf, welche jeweils mit einem jeweiligen TFT kontaktiert sind. In dem oben beschriebenen Panel 20 sind das untere Substrat 2 und das obere Substrat 4 in verschiedenen Prozessen hergestellt und später aneinander angeschlossen worden.

Fig. 2 zeigt eine schematische Draufsicht auf einen Abschnitt eines Arraysubstrats mit mehreren invertierten, gestaffelten TFT der in Fig. 1 darstellten Form. Wie in Fig. 2 dargestellt, sind im äußeren Abschnitt des transparenten Substrats 1 eine Gate-Kurzschlussleitung 36 und eine Vielzahl von Gatepads 35 angeordnet. Eine Vielzahl von Gate-Leitungen 30 sind quer mit den betreffender Gatepads 35 verbunden. Eine Datenkurzschlussleitung 46 ist in einem Randbereich des transparenten Substrats 1 benachbart zu dem äußeren Abschnitt angeordnet, in dem die Gate-Kurzschlussleitung angeordnet ist. Eine Vielzahl von Datenpads 45 ist elektrisch mit der Datenkurzschlussleitung 46 verbunden und eine Vielzahl von Datenleitungen 40 wiederum ist mit der Vielzahl von betreffenden Datenpads 45 elektrisch verbunden. Jede Datenleitung 40 ist im Wesentlichen in einem rechten Winkel zu den Gate-Leitungen 30 angebracht, so dass die Gate-Leitungen 30 und die Datenleitungen 40 Pixelbereiche definieren, in denen die jeweilige Pixelelektrode 14 angeordnet ist.

Die Vielzahl der Datenpads 45 und die Datenkurzschlussleitung 46 können gemeinsam mit der Vielzahl von Datenleitungen 40 gebildet werden. Um die Anzahl der Herstellungsschritte zu verringern, werden jedoch die Vielzahl der Datenpads 45 und die Datenkurzschlussleitung 46 gewöhnlich gemeinsam mit den Gate-Leitungen 30 gebildet und jedes Datenpad 45 ist elektrisch mit der jeweiligen Datenleitung 40 mit der Hilfe eines Verbindungselementes durch ein Datenpadkontaktloch (nicht dargestellt) verbunden.

Für eine detailliertere Beschreibung ist die Zusammensetzung der oben beschrieben Leitungen, Pads und Kurzschlussleitungen in Fig. 3 dargestellt. Wie in Fig. 3 dargestellt, kann die Vielzahl der Gate-Leitungen 30 in Leitungen mit ungerader Nummer 30a und Leitungen mit gerader Nummer 30b aufgeteilt werden und die Vielzahl der Gatepads 35 können ebenfalls in Gatepads mit ungerader Nummer 35a und gerader Nummer 35b aufgeteilt werden. Jede Gate-Leitung mit ungerader Nummer 30a ist mit einem entsprechenden Gatepad mit ungerader Nummer 35a verbunden, welches elektrisch mit einer ersten Kurzschlussleitung 36a verbunden ist, während jede Gate- Leitung mit einer geraden Nummer 30b mit einem entsprechenden Gatepad mit gerader Nummer 35b verbunden ist, welches wiederum elektrisch mit einer zweiten Kurzschlussleitung 36b verbunden ist. Diese Gruppierung und Struktur kann für die Datenleitungen, -pads und -Kurzschlussleitungen übernommen werden, wodurch die Datenleitungen in Fig. 3 in Leitungen mit ungeraden 40a bzw. geraden 40b Nummern unterteilt werden.

Wie oben erwähnt stehen die ungeraden 40a und geraden 40b numerierten Datenleitungen senkrecht zu der Vielzahl der Gate-Leitungen 30a und 30b und die Gate-Leitungen und die Datenleitungen definieren eine Vielzahl von Pixelbereichen. Damit ist jede Pixelelektrode in jeweils einem entsprechenden Pixelbereich angeordnet. Ein Dünnschichttransistor TFT "S" ist ebenfalls in einer Ecke jedes Pixelbereichs angeordnet. Jeder TFT "S" ist elektrisch an die Gate-Leitungen und Datenleitungen angeschlossen und jede Pixelelektrode 14 ist elektrisch mit einem TFT "S" verbunden.

Weiterhin Bezug auf Fig. 3 nehmend sind die erste 36a und zweite 36 b Gate-Kurzschlussleitung parallel zueinander und senkrecht zu den Gate-Leitungen 30a und 30b. Zusätzlich werden diese Kurzschlussleitungen 36a und 36b gemeinsam mit den Gate- Leitungen 30a und 30b gebildet und die zweite Gate- Kurzschlussleitung 36b ist in einem weiter am Rand liegendem Abschnitt des transparenten Substrats 1 angeordnet als die erste Gate-Kurzschlussleitung 36a. Die erste Gate- Kurzschlussleitung 36a ist elektrisch direkt mit den ungeraden numerierten Gate-Leitungen 30a und mit den gerade numerierten Gate-Leitungen 30b über eine Vielzahl von ersten Verbindungsleitungen 31 verbunden. Genauer, jede Verbindungsleitung 31 erstreckt sich aus der ersten Gate- Kurzschlussleitung 36a heraus und hat eine L-förmige Struktur, so dass die erste Gate-Kurzschlussleitung 36a mit dem entsprechenden Gatepad mit gerader Nummer 35b verbunden ist. Die Gatepads mit ungerader Nummer 35 a sind direkt an die erste Gate-Kurzschlussleitung angeschlossen. Gemäß dieser Struktur verhindert die erste Kurzschlussleitung 36a die Entladung der statischen Aufladung, die in den Gate-Leitungen mit gerader 30b und ungerader 30a Nummer beim Herstellungsprozess auftreten kann. Mit anderen Worten, weil normalerweise transparente Glassubstrate als Substrate für LCD Vorrichtungen verwendet werden, wird alle, während der Produktion auftretende, statische Aufladung in die Arraymuster-Abschnitte des Arraysubstrates abgeleitet. Hierdurch sind die TFTs, die Gate-Leitungen und die Datenleitungen alle für beträchtliche Schäden anfällig aufgrund der Entladung von statischer Ladung. Um Schaden durch die Entladungen von statischer Ladung zu verhindern, werden die Kurzschlussleitungen mit den Gate- Leitungen verbunden.

In Fig. 3 ist die erste Verbindungsleitung 31 unterbrochen, um in einem späteren Herstellungsschritt einen offen/geschlossen Schaltungstest der Gate-Leitungen zu ermöglichen. Genauer, die TFTs "S" werden unter Verwendung der ersten 36a und zweiten 36b Gate-Kurzschlussleitung auf ein korrektes Betriebsverhalten getestet. Die erste Gate- Kurzschlussleitung 36a ist nur mit den Gate-Leitungen mit ungerader Nummer 30a verbunden, indem die erste Verbindungsleitung 31 unterbrochen wird. Zusätzlich ist die zweite Gate-Kurzschlussleitung 36b nur mit den Gate-Leitungen mit gerader Nummer 30b mittels einer zweiten Verbindungsleitung 34 verbunden. Diese zweite Verbindungsleitung 34 verbindet die zweite Gate- Kurzschlussleitung 36b mit den Gatepads mit gerader Nummer 35b durch Kontaktlöcher, welche entsprechend auf der zweiten Gate- Kurzschlussleitung 36b und einem Bereich der unterbrochenen erstes Verbindungsleitung 31 geformt sind. Die zweite Verbindungsleitung 34 kann gemeinsam mit den Datenleitungen 40a oder 40b oder mit den Pixelelektroden 14 gebildet werden. Obwohl in Fig. 3 nur die Gate-Leitungen, Gatepads und die Gate-Kurzschlussleitungen dargestellt sind, können die oben beschriebenen Verbindungen und Konfigurationen auch für die Datenleitungen, Datenpads und die Datenkurzschlussleitungen übernommen werden.

Nach den offen/geschlossen Schaltungstest wird das Arraysubstrat 2 an das Farbfiltersubstrat angebracht. Danach werden die äußeren Abschnitte des Arraysubstrats 2 entlang der Linie A-A bzw. B-B geschnitten, um unbenötigte Bereiche vom Arraysubstrat 2 zu entfernen.

Die Fig. 4A bis 4D stellen Querschnittsansichten entlang der Linie IV-IV in Fig. 3 dar und zeigen den konventionellen Herstellungsprozess eines Arraysubstrats mit invertierten, gestaffelten TFT "S" aus Fig. 3.

Bezug auf Fig. 4A nehmend, wird ein erste Metallschicht auf dem transparenten Substrat 1 aufgebracht, auf welche dann ein positiver lichtempfindlicher Fotolack aufgebracht wird. Der aufgebrachte Fotolack wird unter Verwendung einer ersten Maske belichtet und anschließend entwickelt. Danach werden die erste Metallschicht unter Verwendung eines Ätzmittels strukturiert und der auf der strukturierten ersten Metallschicht verbliebene Fotolack entfernt, wodurch eine Gateelektrode 32 und die erste Verbindungsleitung 31 gebildet werden. Zu dieser Zeit werden auch die erste und zweite Gate-Kurzschlussleitung 36a und 36b hergestellt. Ferner werden die gerad- und ungeradzahligen Gate-Leitungen 30a und 30b und die Pads 35a und 35b (in Fig. 3) gemeinsam mit der Gateelektrode 32 gebildet. Auch die Datenkurzschlussleitungen und die Datenpads (nicht gezeigt) können gleichzeitig mit der Gateelektrode 32 gebildet werden.

Jetzt bezugnehmend auf Fig. 4B wird eine Gateisolationsschicht 34 aus Siliziumnitrid (SiN_x) oder Siliziumoxid (SiO_x), auf der gesamten Oberfläche des transparenten Substrats 1 aufgebracht und bedeckt die strukturierte erste Metallschicht. Dann werden der Reihe nach eine aktive Schicht 37 (z. B. aus reinem amorphen Silizium (a- Si : H)) und eine ohmsche Kontaktschicht 38 (z. B. aus dotierten amorphen Silizium (n⁺ a-Si : H)) über der Gateisolationsschicht 34, im Besonderen über der Gateelektrode 32 aufgebracht.

In Fig. 4C, wird eine zweite Metallschicht aus Molybdän (Mo), über der gesamten Oberfläche der Gateisolationsschicht 34 aufgebracht und bedeckt dadurch die aktive Schicht 37 und die ohmsche Kontaktschicht 38. Danach wird ein positiver Fotolack auf der Molybdänschicht aufgebracht, unter Verwendung einer Maske belichtet und dann in einem gewünschten Muster strukturiert. Die Molybdän-Metallschicht wird mittels eines Ätzmittels geätzt, wodurch eine Sourceelektrode 42 und eine Drainelektrode 44 gebildet werden. Die Source- und Drainelektrode 42 und 44 sind voneinander getrennt angeordnet und überdecken gegenüberliegenden Enden der Gateelektrode 32. Die Datenleitung 40 wird gemeinsam mit den Source- und Drainelektroden 42 und 44 gebildet. Danach wird ein oberhalb der aktiven Schicht 37 angeordneter Abschnitt der ohmschen Kontaktschicht 38 unter Verwendung der Source- und Drainelektroden 42 und 44 als Masken geätzt, wodurch eine erste und eine zweite ohmsche Kontaktschicht 38a und 38b und ein Kanalbereich zwischen der Sourceelektrode 42 und der Drainelektrode 44 gebildet werden. Somit ist der invertierte, gestaffelte, TFT "S" der Fig. 3, der aus die Gateelektrode 32, die aktive Schicht 37, die erste und zweite ohmschen Kontaktschicht 38a und 38b und die Source- und Drainelektroden 42 und 44 aufweisen, komplett.

Weiterhin bezugnehmend auf Fig. 4C wird ein Bereich der Gateisolationsschicht auf der ersten Verbindungsleitung 31 entfernt, so dass ein Bereich der ersten Verbindungsleitung 31 freigelegt wird. Danach wird der freigelegte Bereich der Verbindungsleitung 31 entfernt, um die erste Verbindungsleitung 31 elektrisch zu unterbrechen.

In Fig. 4D ist eine Passivierungsschicht 45 auf der gesamten Oberfläche des transparenten Substrats 1 aufgebracht, so dass der invertierte, gestaffelte TFT und die Gateisolationsschicht 34 abgedeckt wird. Die Passivierungsschicht 45 weist aus Siliziumnitrid (SiN_x), Siliziumoxid (SiO_x) oder Benzocyclobuten (BCB) auf. Dann wird mit Hilfe eines Drehbeschichtungsverfahrens eine Schicht aus Fotolack 47 auf der Passivierungsschicht 45 aufgebracht und dann unter Verwendung einer Maske belichtet. Danach wird der Fotolack 47 entwickelt, so dass ein Ätzloch 48 oberhalb der Drainelektrode 44 gebildet wird.

Nach dem Bilden des Ätzloches 48, wird das Arraysubstrat in eine Ätzkammer gelegt, um ein Drainkontaktloch 49 gemäß Fig. 4E zu bilden. Genauer wird hierzu, wie in Bild 4E zu sehen, ein Teil der Passivierungsschicht 45 oberhalb der Drainelektrode 44 entfernt, um das Drainkontaktloch 49 zu bilden. Danach wird der gesamte Fotolack von der Passivierungsschicht 45 entfernt. Bezugnehmend auf Fig. 4E wird transparentes leitendes Material, welches zumindest Indium-Zinn-Oxid (ITO) oder Indium-Zink-Oxid (IZO) enthält, aufgebracht und strukturiert, so dass die Pixelelektrode 14 gebildet wird, welche mit der Drainelektrode 44 durch das Drainkontaktloch 49 verbunden wird.

Das konventionelle Arraysubstrat zur Verwendung in der LCD Vorrichtung gemäß dem oben dargestellten Prozess produziert. Bei einer großen LCD Vorrichtung, die eine hohe Auflösung benötigt, kann es jedoch aufgrund des elektrischen Widerstands der Gate-Leitungen zu einer Signalverzögerung auf den Gate- Leitungen kommen. Hierdurch kann es zu Übersprechen zwischen den Gate-Leitungen und den Pixelelektroden kommen, was zu einer Verschlechterung der Bildqualität führt.

Um dieses Problem zu überwinden, wird gewöhnlich Aluminium (Al) als Metall für die erste Metallschicht verwendet, da es einen geringen elektrischen Widerstand und eine reduzierte Signalverzögerung besitzt. Reines Aluminium ist jedoch unter Säurebehandlung chemisch instabil und es können während einer Hochtemperaturbehandlung Hügel gebildet werden. Dementsprechend werden Mehrfachschichten verwendet, wobei die erste Metallschicht zumindest Aluminium aufweist. Genauer wird die Aluminiumschicht (Al) mit einer Molybdänschicht (Mo) beschichtet, welche eine hohe Korrosionsbeständigkeit und Dauerhaftigkeit besitzt.

Wenn die Molybdänschicht (Mo) auf die erste Metallschicht (d. h. die Aluminiumschicht) in der oben beschriebenen Herstellungsweise des Arraysubstrats aufgebracht wird, wird ein zusätzlicher Aufbringungsprozess, welcher die Molybdänschicht (Mo) auf der Aluminiumschicht (Al) bildet, benötigt. Zusätzlich ist es erforderlich jeweils die Molybdänschicht und die Aluminiumschicht zu ätzen. Auch werden bei diesen Ätzprozessen für jede Metallschicht ein der unterschiedliches Ätzmittel benötigt. Folglich reduziert diese doppelschichtige Struktur die Produktionsausbeute und erhöht die Gefahr die Qualität des Arraysubstrat zu verschlechtern wodurch es zu einem vermehrten Auftreten von Defekten kommen kann.

Die Doppelschichtstruktur des Arraysubstrats wird in Übereinstimmung mit den Fig. 5, 6A-6E und 7A-7E erläutert. Hier hat das Arraysubstrat koplanare TFTs als Schaltelemente.

Weit verbreitet wird amorphes Silizium (a-Si) als aktive Schicht des TFT in einem Arraysubstrat für die Verwendung in Flüssigkristallanzeigen (LCD) verwendet. Dies kommt daher, da es möglich ist, amorphes Silizium auf dem kostengünstigen Glassubstrat bei einer niedrigen Temperatur aufzubringen und so das großflächige LCD Panel zu bilden. Es wurden jedoch auch TFT untersucht und entwickelt, welche polykristallines Silizium (poly-Si) für die Verwendung in Flüssigkristallanzeigen aufweisen. Mit polykristallinem Silizium als Bestandteil des TFT in der Flüssigkristallanzeigen-Vorrichtung ist es einfacher, schnelle Antwortzeiten zu erreichen, als bei Verwendung von amorphem Silizium als ein Bestandteil des TFT. Das Ansprechen auf Feldeffekte ist nämlich im poly-Si 100-200mal schneller als im a-Si. Zusätzlich besitzt poly-Si eine gute Stabilität gegenüber Licht und gegenüber Temperaturänderungen.

Nun wird der koplanare TFT mit poly-Si als aktiver Schicht erläutert. Fig. 5 ist eine schematische Teildraufsicht auf ein Arraysubstrat mit koplanaren TFTs, die Fig. 6A bis 6E sind Querschnittsansichten entlang der Linie VI-VI in Fig. 5 und die Fig. 7A bis 7E sind Querschnittsansichten entlang der Linie VII-VII in Fig. 5.

Auf Fig. 5 Bezug nehmend, sind die Gate-Leitungen 51 quer und die Datenleitungen 71 sind längs, senkrecht zu den Gate- Leitungen 51 angebracht. Die Gate-Leitungen und die Datenleitungen 71 definieren Pixelbereiche und jede Pixelelektrode 91 ist in einem Pixelbereich angeordnet. Obwohl in Fig. 5 dargestellt ist, dass die Pixelelektroden 91 die Gate-Leitungen 51 und Datenleitung 71 überlappen, ist es nicht notwendig, dass die Gate-Leitungen 51 die Datenleitungen 71 überlappt. In einer Ecke jedes Pixelbereichs ist ein koplanarer TFT "T" in der Nähe des Kreuzungspunktes jeder Gate-Leitung 51 mit der jeweiligen Datenleitung 71 angeordnet. An dem Enden der Gate-Leitungen 51 ist ein Gate- Treiberschaltkreis "G" elektrisch mit allen Gate-Leitungen 51 verbunden. Ferner sind alle Datenleitungen 71 an deren Enden elektrisch an einen Daten-Treiberschaltkreis (nicht dargestellt) angeschlossen. Parallel zu den Datenleitungen 71 ist eine Gate-Kurzschlussleitung 54 in dem äußeren Abschnitt des Substrates angeordnet. Auch ist eine Datenkurzschlussleitung (nicht dargestellt) parallel zu den Gate-Leitungen 51 an dem anderen benachbarten äußeren Abschnitt des Substrates angeordnet.

Bei dem koplanaren TFT "T" der Fig. 5 ist eine von der Gate- Leitung 51 ausgehende Gateelektrode 53 über der aktiven Schicht 50, welche polykristallines Silizium enthält, angeordnet. Eine Sourceelektrode 72a ist ausgehend von der Datenleitung 71 durch ein erstes Kontaktloch 61 mit der aktiven Schicht 50 kontaktiert und eine Drainelektrode 72b, die sich gegenüber der Sourceelektrode 72a befindet, ist mit der aktiven Schicht 50 durch ein zweites Kontaktloch 62 kontaktiert. Außerdem ist auch ein Teil der Pixelelektrode 91 durch ein drittes Kontaktloch 81 mit der Drainelektrode 72b kontaktiert.

Der Herstellungsprozess wird anhand der Fig. 6A-6E und 7A-7E erläutert. Die Fig. 6A-6E zeigen den Herstellungsprozess des TFT "T" der Fig. 5, während die Fig. 7A-7E die Herstellungsschritte der Kurzschlussleitung 54 der Fig. 5 jeweils entsprechend den Fig. 6A-6E zeigen.

Auf die Fig. 6A und 7A Bezug nehmend wird eine Pufferschicht 24 auf einem transparenten Substrat 10 aufgebracht, auf die dann eine aktive Schicht 50 (d. h. polykristallines Silizium) in einer Inselform aufgebracht wird. Somit sind die Pufferschicht 24 und die aktive Schicht 50 in einem Bereich des TFT übereinander gestapelt, während im Bereich der Kurzschlussleitung der Fig. 5 nur die Pufferschicht 24 aufgebracht wird.

In den Fig. 6A und 7A wird eine Gateisolationsschicht 26 aus Siliziumnitrid oder Siliziumoxid auf der gesamten Oberfläche der Pufferschicht 24 aufgebracht, so dass die aktive Schicht 50 abgedeckt wird. Danach werden nacheinander eine erste Metallschicht 52a und eine zweite Metallschicht 52b auf der Gateisolationsschicht 26 aufgebracht. Die erste Metallschicht 52a ist gewöhnlich aus einem metallischen Material mit geringem Widerstand wie z. B. reinem Aluminium oder einer Aluminiumlegierung (z. B. Aluminiumneodym (AlNd)). Die zweite Metallschicht 52b ist gewöhnlich aus einem korrosionsbeständigen und dauerhaften metallischen Material wie zum Beispiel Molybdän. Somit schützt die zweite Metallschicht 52b die erste Metallschicht 52a und verhindert die Ausbildung von Hügeln. Danach werden die erste und die zweite Metallschicht 52a und 52b gleichzeitig strukturiert, so dass die Gateelektrode 53 oberhalb der aktiven Schicht 50, die Kurzschlussleitung 54 in dem äußeren Bereich des Substrats und die Gate-Leitungen 51 der Fig. 5 gebildet werden. Alle Elemente die von der ersten und zweiten Metallschicht 52a und 52b gebildet werden, haben die in den Fig. 6A und 7A gezeigte Doppelschichtstruktur.

Weiterhin auf die Fig. 6B und 7B Bezug nehmend wird nach dem Strukturieren der ersten 52a und der zweiten Metallschicht 52b ein Ionendotierungprozess auf die aktiven Schicht 50 durchgeführt, bei dem die Gateelektrode 53 als Maske verwendet wird. Genauer wird die aktive Schicht 50 n⁺ (oder p⁺) dotiert (Plasmadotierung) wobei die Gateelektrode 53 als Maske verwendet wird, so dass ein Sourcekontaktbereich 50a und ein Drainkontaktbereich 50b auf beiden Seiten der aktiven Schicht 50 gebildet werden. Hierbei wirkt die Gateelektrode 53 als eine Abschirmung gegen die Dotierungsatome (n⁺ oder p⁺ Ionen), so dass das Eindringen von Ionen in die Bereiche des polykristallinen Siliziums (aktive Schicht 50) verhindert wird, welche sich unterhalb der Gateelektrode 53 befinden. Dadurch ist der Bereich der aktiven Schicht 50 unterhalb der Gateelektrode 53 weiterhin aus reinen Silizium, während die mit den Dotierungsatomen dotierten Source- und Drainkontaktbereiche 50a und 50b zu verunreinigten Siliziumbereichen werden.

Nun auf die Fig. 6C und 7C Bezug nehmend, wird ein Zwischenschicht-Isolator 60 aus Siliziumnitrid oder Siliziumoxid auf die Gateisolationsschicht 26 aufgebracht, so dass die strukturierte erste und zweite Metallschicht 52a und 52b abgedeckt wird. Danach werden durch das Strukturieren des Zwischenschicht-Isolators 60 und der Gateisolationsschicht 26 das erste Kontaktloch 61 hin zum Sourcekontaktbereich 50a und das zweite Kontaktloch 62 hin zum Drainkontaktbereich 50b gebildet. Zusammen mit den beiden Kontaktlöchern 61 und 62 wird ein Ätzloch 64 hin zu der Kurzschlussleitung 54 gebildet.

In den Fig. 6D und 7D wird eine dritte Metallschicht, z. B. aus Molybdän, auf dem oben beschriebenen Zwischenschicht- Isolator aufgebracht und dann strukturiert, so dass die Sourceelektrode 72a und die Drainelektrode 72b gebildet werden. Damit ist der koplanare TFT "T" der Fig. 5 vollständig. Zusätzlich werden die Datenleitungen 71 der Fig. 5 gleichzeitig mit den Source- 72a und Drainelektroden 72b ausgebildet. Wie oben beschrieben, ist jede Datenleitung 71 im Wesentlichen senkrecht zu den Gate-Leitungen 51 der Fig. 5. Wie in Fig. 6D gezeigt, kontaktiert die Sourceelektrode 72a den Sourcekontaktbereich 50a der aktiven Schicht 50 durch das erste Kontaktloch 61, wohingegen die Drainelektrode 72b den Drainkontaktbereich 50b der aktiven Schicht 50 durch das zweite Kontaktloch 62 kontaktiert.

Auf Fig. 7D Bezug nehmend, wird die dritte Metallschicht, obwohl sie auf der Kurzschlussleitung 54 und in das Ätzloch 64 aufgebracht wird, entfernt, während die Source- und Drainelektroden 72a und 72b gebildet werden. Ferner wird ebenfalls ein Teil der Kurzschlussleitung 54 unter dem Ätzloch 64 während dieses Strukturierungsprozesses entfernt. Mit anderen Worten, ein Teil der doppelschichtigen (erste und zweite Metallschicht) Kurzschlussleitung 54 wird während des Ätzprozesses, der die Source- und Drainelektroden 72a und 72b bildet, entfernt, so dass die Kurzschlussleitung 54 elektrisch unterbrochen wird. Diese elektrische Trennung der Kurzschlussleitung 54 wird durchgeführt, um die Gate-Leitungen 51 der Fig. 5 voneinander elektrisch zu isolieren. Ferner ist die Kurzschlussleitung 54 zur Verhinderung der Entladung der statischen Aufladung nicht mehr nötig, da der Gate- Treiberschaltkreis "G" der Fig. 5 mit den Kurzschlussleitung 54 elektrisch verbunden ist.

Danach wird eine Passivierungsschicht 66 aus Siliziumnitrid auf dem Zwischenschicht-Isolator 60, welcher das Ätzloch 64 füllt und auf dem koplanaren TFT, die Source- und Drainelektroden 72a und 72b überdeckend, aufgebracht.

Nun auf die Fig. 6E und 7E Bezug nehmend, wird eine ebene Ausgleichsschicht 80 aus Benzocyclobuten (BCB) auf der gesamten Oberfläche der Passivierungsschicht 66 aufgebracht, um dem Arraysubstrat eine glatte Oberfläche zu geben. Danach werden Bereiche der Ausgleichsschicht 80 und der Passivierungsschicht 66 oberhalb der Drainelektrode 72b strukturiert, so dass das dritte Kontaktloch 81, welches einen Bereich der Drainelektrode 72b freilegt, gebildet wird. Dann wird ein transparentes leitendes Material auf der Ausgleichsschicht 80 mit dem dritten Kontaktloch 81 aufgebracht und strukturiert, so dass die Pixelelektrode 91 in dem der Pixelbereich gebildet wird. Hierdurch kontaktiert die Pixelelektrode 91 die Drainelektrode 72b durch das dritte Kontaktloch 81 elektrisch.

Wie zuvor beschrieben wird die Gate-Kurzschlussleitung beim Bilden der Source- und Drainelektroden mittels der Strukturierung der dritten Metallschicht elektrisch getrennt. Zur Strukturierung der dritten Metallschicht wird gewöhnlich ein Nassätzverfahren verwendet. Da die Gate-Kurzschlussleitung jedoch aus einer Doppelschichtstruktur aus zwei Schichten (einer ersten Metallschicht, z. B. Aluminium und einer zweiten Metallschicht, z. B. Molybdän) besteht, wird ein zusätzlicher Nassätzprozess benötigt, um die Gate-Kurzschlussleitung elektrisch zu trennen. Mit anderen Worten, da die zweite Metallschicht der Gate-Kurzschlussleitung aus dem gleichem Material wie die dritte Metallschicht ist, wird sie beim Bilden der Source- und Drainelektroden geätzt. Da die erste Metallschicht jedoch aus einem anderen Material wie die zweite und dritte Metallschicht besteht, ist ein zusätzlicher Ätzprozess und ein anderes Ätzmittel notwendig.

Somit wird das Substrat zwei verschiedenen Ätzmitteln ausgesetzt, wobei Defekte im Substrat verursacht werden. Weiterhin wird, wenn die Zeit des Ätzprozesses verringert wird, um den Defekten vorzubeugen, die Gate-Kurzschlussleitung elektrisch nicht unterbrochen und somit kann kein korrekter Betrieb der LCD Vorrichtung erreicht werden.

Somit liegt der Erfindung ein Problem zugrunde, ein Arraysubstrat für eine Flüssigkristallanzeige und ein Verfahren zu dessen Herstellung anzugeben, welche im Wesentlichen einen oder mehrere der Nachteile der bisherigen Verfahren zumindest reduziert.

Weiterhin liegt der Erfindung das Problem zugrunde, ein Arraysubstrat für eine Flüssigkristallanzeigen-Vorrichtung anzugeben, bei dem die Verfahren zur Herstellung der Verbindungsleitung und der Gate-Kurzschlussleitung verbessert sind.

Ferner liegt der Erfindung das Problem zugrunde, ein Verfahren zum Herstellen eines Arraysubstrats für eine Flüssigkristallanzeigen-Vorrichtung anzugeben, bei dem die Defekte verringert und somit die Produktionsausbeute vergrößert werden.

Weitere Merkmale und Vorteile der Erfindung werden zum Teil durch die folgende Beschreibung ersichtlich werden oder werden bei der Anwendung der Erfindung klar werden. Die Ziele und weiteren Vorteile der Erfindung werden sowohl durch die in der Beschreibung dargelegte Struktur und durch die Ansprüche daraus als auch durch die beigelegten Zeichnungen klar und ersichtlich werden.

Um diese und andere Vorteile zu erreichen weist ein erfindungsgemäßes Arraysubstrat für eine Flüssigkristallanzeige-Vorrichtung, mit Dünnschichttransistoren (TFTs), Gate-Leitungen inklusive Gate- Leitungen mit gerader Nummer und Gate-Leitungen mit ungerader Nummer, Gatepads, Datenleitungen, Datenpads auf einem Substrat auf, eine im äußeren Bereich des Substrats erste Gate- Kurzschlussleitung, welche im Wesentlichen senkrecht auf den Gate-Leitungen angeordnet ist; eine zweite in einem Abstand von der ersten Gate-Kurzschlussleitung angeordnete Gate- Kurzschlussleitung, welche im Wesentlichen parallel zur ersten Gate-Kurzschlussleitung angeordnet ist; eine Vielzahl von Pixelelektroden, von denen jede mit einem entsprechenden Dünnschichttransistor kontaktiert ist; und eine Verbindungsleitung, welche die erste Kurzschlussleitung mit den geradzahligen Gate-Leitungen verbindet und einen ersten Leitungsabschnitt und einen zweiten Leitungsabschnittes enthält; wobei der erste Leitungsabschnitt in zwei Teile aufgeteilt ist; und wobei der zweite Leitungsabschnitt zumindest zu einem Zeitpunkt, während eines Herstellungsprozesses einen Brückenabschnitt mit einer Engstelle aufweist, der während des Herstellungsprozesses dann in zwei Teile getrennt wird.

In dem erfinderischen Arraysubstrat weist der Brückenabschnitt eine Breite im Bereich von etwa 3,5 bis 4,5 Mikrometern, eine Länge im Bereich von etwa 2 bis 8 Mikrometern und einen ersten und einen zweiten abgeschrägten Bereich in Form eines Zickzackmusters auf. Der erste abgeschrägte Bereich bildet einen Winkel von etwa 20 bis 70 Grad, der zweite abgeschrägte Bereich einen Winkel von etwa 110 bis 160 Grad gegenüber einer Linie parallel zu der Verbindungsleitung.

Der zweite Leitungsabschnitt ist durch eine Unterbrechung von weniger als etwa 5 Mikrometern in zwei Teile getrennt. Der erste Leitungsabschnitt der Verbindungsleitung ist aus Molybdän (Mo) hergestellt. Der zweite Leitungsabschnitt der Verbindungsleitung weist zumindest Aluminium (Al) oder Aluminiumneodym (AlNd) auf.

Das oben beschriebene Arraysubstrat weist ferner auf der Verbindungsleitung eine und auf dem Dünnschichttransistor eine Passivierungsschicht auf. Die Vielzahl der Pixelelektroden sind aus einem transparenten Material ausgewählt aus der Gruppe aus Indiumzinnoxid und Indiumzinkoxid, hergestellt. Jeder Dünnschichttransistor weist eine zweischichtige Gateelektrode auf.

Gemäß einem anderen Aspekt weist ein Verfahren zur Herstellung eines Arraysubstrats für eine Flüssigkristallanzeigen- Vorrichtung auf: Aufbringen einer ersten Metallschicht auf einem Substrat; Aufbringen einer zweiten Metallschicht auf der ersten Metallschicht; das Strukturieren der ersten und zweiten Metallschicht, so dass Verbindungsleitungen mit einem Brückenabschnitt in der strukturierten zweiten Metallschicht und eine Vielzahl von Gateelektroden, Gate-Leitungen, Gatepads und Kurzschlussleitungen gebildet werden; Aufbringen einer Gateisolationsschicht auf das Substrat, so dass die strukturierte erste und die zweite Metallschicht bedeckt sind; Aufbringen einer aktiven Schicht und einer ohmschen Kontaktschicht über jeder Gateelektrode; Entfernen eines Teils der Gateisolationsschicht, welche sich auf dem Brückenbereich befindet, und eines Teiles der ersten Schicht der Verbindungsleitung unter dem Brückenbereich; Aufbringen einer dritten Metallschicht auf der Gateisolationsschicht und des Brückenbereichs; Strukturieren der dritten Metallschicht, so dass eine Vielzahl von Source- und Drainelektroden gebildet werden; Entfernen des Brückenbereichs bei dem Strukturieren der dritten Metallschicht; und Aufbringen einer Passivierungsschicht auf der Gateisolationsschicht, der Verbindungsleitung und auf der strukturierten dritten Metallschicht.

Das oben beschriebene Verfahren zum Herstellen eines Arraysubstrats weist weiterhin die Schritte des Strukturierens der Passivierungsschicht auf, so dass eine Vielzahl von Drainkontaktlöchern gebildet werden; und des Herstellens einer Vielzahl von Pixelelektroden die durch die Drainkontaktlöchern mit den Drainelektroden verbunden sind.

Die Vielzahl der Pixelelektroden sind aus einem transparenten Material der Gruppe aus Indiumzinnoxid oder Indiumzinkoxid hergestellt. Die erste Metallschicht weist zumindest Aluminium oder Aluminiumneodym auf. Die zweite und dritte Metallschicht sind aus Molybdän hergestellt.

Bei dem erfindungsgemäßen Verfahren zum Herstellen eines Arraysubstrats weist jeder Brückenabschnitt vorzugsweise eine Breite von etwa 3,5 bis 4,5 Mikrometern und eine Länge von etwa 2 bis 8 Mikrometern auf. Jeder Brückenabschnitt hat eine Engstelle mit einem ersten und einem zweiten abgeschrägten Abschnitt. Der erste abgeschrägte Abschnitt bildet einen Winkel von etwa 20 bis 70 Grad mit einer zur Verbindungsleitung parallelen Linie. Der zweite abgeschrägte Abschnitt bildet einen Winkel von etwa 110 bis 160 Grad mit einer zur Verbindungsleitung parallelen Linie. Die erste Schicht der Verbindungsleitung ist durch eine Unterbrechung von weniger als ungefähr 5 Mikrometern in zwei Abschnitte geteilt. Jede Gateelektrode weist zwei Schichten auf. Die erste Schicht der Gateelektrode ist aus Aluminium und die zweite Schicht der Gateelektrode aus Molybdän hergestellt.

Gemäß einem anderen Aspekt weist ein Verfahren zum Herstellen einer Flüssigkristallanzeige-Vorrichtung auf: Aufbringen einer Pufferschicht auf einem Substrat; Aufbringen einer aktiven Schicht aus polykristallinen Silizium auf der Pufferschicht, wobei die aktive Schicht inselförmig ist; Aufbringen einer Gateisolationsschicht auf der Pufferschicht, so dass die aktive Schicht aus polykristallinen Silizium abgedeckt wird; Aufbringen einer ersten Metallschicht auf der Gateisolationsschicht; Aufbringen einer zweiten Metallschicht auf der ersten Metallschicht; Strukturieren der ersten und zweiten Metallschicht, so dass eine Gateelektrode, eine Gate- Leitung und eine Gate-Kurzschlussleitung gebildet werden, Bilden eines Source- und Drainkontaktbereiches zu beiden Seiten der aktiven Schicht aus polykristallinen Silizium; Aufbringen eines Zwischenschicht-Isolators auf der Gateisolationsschicht, so dass die strukturierte erste und zweite Metallschicht abgedeckt werden; Strukturieren des Zwischenschicht-Isolators und der Gateisolationsschicht, so dass ein erstes Kontaktloch zu dem Sourcekontaktbereich und ein zweites Kontaktloch zu dem Drainkontaktbereich gebildet werden; Bearbeiten eines Bereiches des Zwischenschicht- Isolators auf der Gate-Kurzschlussleitung, so dass ein Ätzloch entsteht; Entfernen eines Teiles der ersten Metallschicht der Gate-Kurzschlussleitung unterhalb des Ätzloches; und Bilden eines Brückenbereiches in der zweiten Metallschicht der Gate- Kurzschlussleitung unterhalb des Ätzloches; Aufbringen einer dritten Metallschicht auf der Gateisolationsschicht und dem Brückenbereich; Strukturieren der dritten Metallschicht, so dass eine Sourceelektrode und eine Drainelektrode gebildet werden, Entfernen des Brückenbereiches beim Strukturieren der dritten Metallschicht; und Aufbringen einer Passivierungsschicht auf dem Zwischenschicht-Isolator und auf der bearbeiteten dritten Metallschicht.

Die erste Metallschicht ist vorzugsweise eine Aluminiumschicht mit einer Dicke von etwa 3000 Angström, die zweite Metallschicht ist vorzugsweise eine Molybdänschicht mit einer Dicke von etwa 500 Angström, und die dritte Metallschicht ist eine Molybdänschicht mit einer Dicke von etwa 500 Angström. Der Zwischenschicht-Isolator ist vorzugsweise aus Siliziumnitrid hergestellt und weist eine Dicke von etwa 7000 Angström auf. Der Brückenbereich hat eine Engstelle die vorzugsweise eine Breite von etwa 4 Mikrometern und eine Länge von etwa 2 bis 8 Mikrometern hat. Die Engstelle des Brückenbereiches hat weiterhin einen abgeschrägten Bereich, der vorzugsweise einen Winkel in einem Bereich von etwa 20 bis 70 Grad zu einer Linie senkrecht zu der Gate- Kurzschlussleitung bildet. Die Gateisolationsschicht ist aus einem Isolationsmaterial aus der Gruppe aus Siliziumnitrid oder der Siliziumoxid hergestellt wird.

Das oben dargelegte Verfahren zum Herstellen eines Arraysubstrats weist weiterhin auf Schritte des Aufbringens einer Ausgleichsschicht auf der Passivierungsschicht; des Bearbeitens der Ausgleichsschicht und der Passivierungsschicht, so dass ein Drainkontaktloch zu der Drainelektrode gebildet werden; des Aufbringens einer Schicht aus leitendem transparenten Material auf der Ausgleichsschicht; und des Strukturierens des leitenden transparenten Materials, so dass die Pixelelektrode durch das Drainkontaktloch mit der Drainelektrode verbunden wird.

Es ist anzumerken, dass beide, die vorangegangene allgemeine Beschreibung und die folgende detaillierte Beschreibung exemplarisch und erläuternd sind und dazu gedacht sind weitere Erklärungen zu der beanspruchten Erfindung bereitzustellen.

Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert. Wenn möglich werden für alle Zeichnungen die gleichen Referenznummern für gleiche oder ähnliche Teile verwendet. Es zeigen:

Fig. 1 eine schematische Querschnittsansicht eines Pixels eines konventionellen LCD Panels in einer Aktiver Matrix LCD;

Fig. 2 eine schematische Draufsicht, die ein Teil des Arraysubstrats der Fig. 1 zeigt;

Fig. 3 eine vergrößerte Draufsicht von Fig. 2 und zeigt die Verschaltungen von Kurzschlussleitungen, Gatepads und Gate- Leitungen;

Die Fig. 4A-4D Querschnittsansichten entlang der Linie IV- IV in Fig. 3 und zeigen den konventionellen Herstellungsprozess eines Arraysubstrats eines TFT "S" aus Fig. 3;

Fig. 5 eine schematische Teildraufsicht eines Arraysubstrats mit koplanaren TFT;

Die Fig. 6A-6E Querschnittsansichten entlang der Linie VI- VI in Fig. 5;

Die Fig. 7A-7E sind Querschnittsansichten entlang der Linie VII-VII in Fig. 5;

Die Fig. 8A-8F Querschnittsansichten entlang der Linie VIII-VIII in Fig. 3 und zeigen den erfindungsgemäßen Herstellungsprozess eines Arraysubstrates mit TFT;

Fig. 9 eine vergrößerte Detaildraufsicht auf den Bereich "K" aus Fig. 8B;

Fig. 10A eine vergrößertere Querschnittsansichten des Bereiches "M" aus Fig. 8C;

Fig. 10B eine vergrößerte Draufsicht auf den Bereich "M" aus Fig. 8C;

Fig. 11 eine schematische Teil-Draufsicht eines Arraysubstrats mit koplanaren TFT gemäß einem Ausführungsbeispiel der Erfindung;

Die Fig. 12A bis 12E Querschnittsansichten entlang der Linie IV'-IV' in Fig. 11;

Die Fig. 13A bis 13E Querschnittsansichten entlang der Linie IV-IV in Fig. 11;

Fig. 14A eine vergrößerte Querschnittsansicht des Bereiches "R" in Fig. 13C;

Fig. 14B eine vergrößerte Draufsicht auf den Bereiche "R" in Fig. 13C.

Das erfindungsgemäße Prinzip wird sowohl für eine invertierten, gestaffelten TFT als auch für den koplanaren TFT angewendet. Zuerst wird der invertierte, gestaffelte TFT erklärt. Wird das erfindungsgemäße Prinzip in einem invertierten, gestaffelten TFT verwendet, wird auf eine Draufsicht und deren Beschreibung verzichtet, da eine Draufsicht auf das erfindungsgemäße Arraysubstrat ähnlich der eines wie in Fig. 3 gezeigten konventionellen TFT.

Die Fig. 8A bis 8F sind Querschnittsansichten entlang der Linie VIII-VIII in Fig. 3 und zeigen den erfindungsgemäßen Herstellungsprozess eines Arraysubstrats mit TFT.

Auf Fig. 8A Bezug nehmend, wird eine erste Metallschicht 130a auf einem transparenten Substrat 101 aufgebracht. Diese erste Metallschicht 130a weist zumindest Aluminium (Al) entweder als reine Aluminiumschicht oder als Aluminiumneodymlegierung (AlNd) auf, um Signalverzögerungen oder Übersprechen durch Signalverzögerungen zu verhindern. Hierdurch wird die Bildqualität der LCD Vorrichtung verbessert. Danach wird eine Molybdänschicht (Mo) 130b (d. h. eine zweite Metallschicht) auf der ersten Metallschicht 130a aufgebracht, um die erste Metallschicht vor Korrosion während der Säurebehandlung zu schützen. Weiterhin verhindert diese Molybdänschicht (Mo) die Bildung von Hügeln während der Hitzebehandlung.

Gemäß Fig. 8B wird nach der sukzessiven Herstellung der ersten und der zweiten Metallschicht 130a und 130b auf dem transparenten Substrat 101, ein positiver Fotolack (nicht gezeigt) auf der zweiten Metallschicht 130b aufgebracht und unter Verwendung einer ersten Maske (nicht gezeigt) belichtet. Danach werden die erste und die zweite Metallschicht 130a und 130b mit Hilfe von Ätzmitteln zu dem gewünschten Muster strukturiert. Durch diesen Ätzprozess werden eine erste Verbindungsleitung 131 und eine Gateelektrode 132 mit Doppelschichtstruktur auf dem transparenten Substrat 101 gebildet. Die erste Verbindungsleitung 131 weist die erste und zweite Metallschicht 130a und 130b auf und auch die Gateelektrode 132.

Zu der Zeit wenn die erste Verbindungsleitung 131 und die Gateelektrode 132 gebildet werden, werden auch die Gate- Kurzschlussleitungen (siehe Fig. 3) gebildet. Weiterhin werden auch Gate-Leitungen und Gatepads (in Fig. 3) gemeinsam mit der Gateelektrode 132 gebildet. Zusätzlich können die Datenkurzschlussleitungen und die Datenpads gemeinsam mit der Gateelektrode 132 gebildet werden.

Nun auf Fig. 9 Bezug nehmend, welche eine vergrößerte Aufsicht des Bereiches "K" der Fig. 8B darstellt, weist die zweite Metallschicht 130b des ersten Verbindungsleitung 131 eine eingekerbte Verbindungsbrücke 100, d. h. eine Engstelle in seinem zentralen Bereich auf. Die Brücke kann aus Molybdän hergestellt sein. Zur Erläuterung wird hier eine Molybdän Brücke ("Mo-Brücke") beschrieben. Diese Mo-Brücke 100 besitzt eine Breite "D" im Bereich von etwa 3,5 bis 4 Mikrometern (µm) und eine Länge "E" von mehreren bis einigen Zehn Mikrometern. Vorteilhafterweise beträgt die Länge der Mo-Brücke etwa 2 bis 8 Mikrometer (µm). Weiterhin bilden der erste und zweite abgeschrägte Bereich 133a und 113b der Mo-Brücke 100 einen Winkel "α" bzw. "β" mit einer zum ersten Verbindungsleitung 131 parallelen Linie. Der erste Winkel "α" variiert zwischen 20 und 70 Grad und der zweite Winkel "β" variiert zwischen 110 und 160 Grad. Obgleich Fig. 9 eine Mo-Brücke 100 zeigt, kann auch die erste Metallschicht 130a der ersten Verbindungsleitung 131 ebenfalls eine Brückenform wie die Mo-Brücke besitzen, wenn diese erste Metallschicht 130a aus einen anderem geeigneten Material besteht.

Nun, auf Fig. 8C bezugnehmend, wird eine Gateisolationsschicht 134 aus Siliziumnitrid (SiN_x) oder Siliziumoxid (SiO_x) besteht, auf der gesamten Oberfläche des transparenten Substrats 101 aufgebracht und bedeckt die strukturierte erste und zweite Metallschicht 130a und 130b. Dann werden eine aktive Schicht 137 (d. h. Schicht aus reinem amorphen Silizium (a-Si : H)) und eine ohmsche Kontaktschicht 138 (d. h. Schicht aus dotiertem amorphen Silizium (n⁺ a-Si : H)) gemeinsam auf der Gateisolationsschicht 134 und speziell über der Gateelektrode 132 aufgebracht. Danach wird ein Teil der Gateisolationsschicht 134 von der Mo-Brücke 100 entfernt, so dass ein erstes Ätzloch 135 gebildet wird.

Fig. 10A zeigt eine vergrößerte Querschnittsansicht des Bereiches "M" von Fig. 8C und Fig. 10B ist eine vergrößerte Draufsicht auf den Bereich "M" aus Fig. 8C. Beim Strukturieren des Teiles der Gateisolationsschicht 134 auf der Mo-Brücke, um das Ätzloch 135 zu bilden, wird der zentrale Bereich der ersten Metallschicht 130a unterhalb der Mo-Brücke 100 entfernt, wodurch die erste Metallschicht 130a der ersten Verbindungsleitung 131 in zwei Teile getrennt wird. Dieser Bereich der Gateisolationsschicht 134 wird mittels eines Nassätzungsverfahrens geätzt. Da die erste Metallschicht 130a Aluminium, welches bei Säureprozessen chemisch instabil ist, d. h. nicht korrosionsbeständig ist, aufweist, wird der Abschnitt der ersten Metallschicht 130a unter der Mo-Brücke 100 von dem Ätzmittel während des Nassätzungsverfahrens der Gateisolationsschicht 134 entfernt.

Wie in den Fig. 10A und 10B gezeigt besteht ein Abstand "F" zwischen den beiden getrennten Teilen der ersten Metallschicht 130a von einigen bis einigen Zehn Mikrometern, möglichst weniger als 5 Mikrometer (µm). Obwohl die erste Metallschicht 130a elektrisch getrennt ist, verbindet die Mo- Brücke 100 elektrisch die zwei getrennten Teile und verhindert hierdurch eine Entladung der statischen Aufladung, die während eines späteren Herstellungsschritt auftritt. Gemäß diesem Ausführungsbeispiel der Erfindung hat die erste Verbindungsleitung 131 eine Zickzackform und diese Form kann ebenso für eine Leitung, der die Datenkurzschlussleitung mit den Datenpads verbindet, verwendet werden.

Gemäß Fig. 8D wird eine dritte Metallschicht aus Molybdän (Mo) auf der gesamten Oberfläche der Gateisolationsschicht 134 aufgebracht, so dass die aktive Schicht 137 und die ohmsche Kontaktschicht 138 bedeckt wird. Danach wird ein positiver Fotolack auf die dritte Metallschicht aufgebracht, unter Verwendung einer Maske belichtet und dann mit dem gewünschten Muster entwickelt. Die dritte Metallschicht wird dann unter Verwendung eines Ätzmittels geätzt, wobei eine Sourceelektrode 142 und eine Drainelektrode 144 hergestellt werden. Zu diesem Zeitpunkt wird die Mo-Brücke 100 von Fig. 8C abgetragen, da die Mo-Brücke aus dem gleichem Material hergestellt ist wie die dritte Metallschicht. Somit ist die erste Verbindungsleitung 131 elektrisch unterbrochen. Die Source- und die Drainelektrode 142 und 144 sind räumlich in einem Abstand zueinander angeordnet und überlappen gegenüberliegende Enden der Gateelektrode 132. Die Datenleitung 140 wird ebenfalls gemeinsam mit der Source- und der Drainelektrode 142 und 144 gebildet. Danach wird ein Abschnitt der ohmschen Kontaktschicht 138 oberhalb der aktiven Schicht 137 geätzt unter Verwendung der Source- und Drainelektroden 142 und 144 als Maske, wodurch eine erste und eine zweite ohmsche Kontaktschicht 138a und 138b und ein Kanalbereich zwischen der Sourceelektrode 142 und der Drainelektrode 144 gebildet werden. Hier weist die Sourceelektrode 142 einen Kontakt mit der ersten ohmschen Kontaktschicht 138a und die Drainelektrode 144 mit der zweiten ohmschen Kontaktschicht 138b auf. Somit ist der TFT "S" der Fig. 3, der eine Gateelektrode 132, eine aktive Schicht 137, eine erste und zweite ohmsche Kontaktschicht 138a und 138b und eine Source- und Drainelektrode 142 und 144 aufweist, komplett.

Bezug nehmend auf Fig. 8E, wird eine Passivierungsschicht 145 auf und über der gesamten Fläche des transparenten Substrats 101 aufgebracht, so dass der TFT, die ersten Verbindungsleitungen 131 und die Gateisolationsschicht 134 überdeckt. Die Passivierungsschicht 145 ist aus Siliziumnitrid (SiN_x), Siliziumoxid (SiO_x) oder Benzocyclobuten (BCB) hergestellt. Dann wird mit Hilfe eines Drehbeschichtungsverfahren eine Schicht aus Fotolack 147 auf der Passivierungsschicht 145 aufgebracht und dann unter Verwendung einer Maske belichtet. Danach wird der Fotolack 147 entwickelt, so dass ein zweites Ätzloch 148 oberhalb der Drainelektrode 144 gebildet wird. Nach Bilden des Ätzloches 148 wird das Arraysubstrat in einer Ätzkammer behandelt, so dass ein Drainkontaktloch 149 in Fig. 8F gebildet wird. Genauer wird hierzu, wie in Bild 8F zu sehen, ein Teil der Passivierungsschicht 145 oberhalb der Drainelektrode 144 entfernt, um das Drainkontaktloch 149 in Fig. 8F zu erhalten. Danach wird der gesamte Fotolack 147 von der Passivierungsschicht 145 entfernt.

Bezug nehmend auf Fig. 8F, wird ein leitendes transparentes Material, welches zumindest Indium-Zinn-Oxid (ITO) oder Indium-Zink-Oxid (IZO) enthält, aufgebracht und strukturiert, so dass die Pixelelektrode 114 gebildet wird, welche mit der Drainelektrode 144 durch das Drainkontaktloch 149 verbunden wird.

Wie vorher beschrieben, bildet der erste abgeschrägte Bereich 133a der Mo-Brücke 100 einen Winkel α im Bereich von etwa 20 bis 70 Grad mit einer zur ersten Verbindungsleitung 131 parallelen Linie und der zweite abgeschrägte Bereich 133b der Mo-Brücke 100 bildet einen Winkel β im Bereich von 110 bis 160 Grad. Die Länge der Mo-Brücke 100 beträgt mehrere bis mehrere Zehn Mikrometer, möglichst im Wesentlichen gleich oder mehr als etwa 2 Mikrometer bis im Wesentlichen gleich oder weniger als etwa 8 Mikrometer (2 ≦ Länge ≦ 8). Der Abstand der beiden getrennten Teile der Verbindungsleitung 131 unterhalb der Mo- Brücke 100 ist ebenso mehrere bis mehrere Zehn Mikrometer, möglichst weniger als 5 Mikrometer. Weiterhin wird die Mo- Brücke 100 elektrisch unterbrochen während die Source- und die Drainelektroden 142 und 144 gebildet werden. Deshalb ist zur Unterbrechung der ersten Verbindungsleitung kein weiterer Ätzprozess oder weiteres Ätzmittel nötig. Zusätzlich löst sich die Mo-Brücke 100 nicht von der Aluminiumschicht 130a ab, wenn die Mo-Brücke 100 eine Länge von wenigen Mikrometern hat. Auch bricht sie nicht zu leicht bei beim Herstellungsprozess auftretenden physikalischen Einwirkungen. Als Resultat steigt die Ausbeute bei der Herstellung des Arraysubstrats.

Weiterhin kann, da die Breite der Mo-Brücke 100 im Bereich von 3,5 bis 4,5 Mikrometern liegt, die Mo-Brücke 100 von dem Ätzmittel beim Herstellen der Source- und der Drainelektroden 142 und 144 einfach entfernt werden. Hierdurch ist eine Durchführung des Tests der TFT "S" ohne Beschädigungen möglich.

Die oben beschriebene Brückenstruktur kann beim koplanaren TFT übernommen werden. Bezugnehmend auf die Fig. 11 bis 15 wird nun das Arraysubstrat mit koplanaren TFT unter Verwendung der oben beschriebenen Brückenstruktur beschrieben.

Polykristallines Silizium (poly-Si) wird weitverbreitet in entwickelten Arraysubstraten als aktive Schicht eines TFT verwendet. Dies kommt daher, dass mit einer Schicht aus polykristallinem Silizium als Element des TFT leichter schnelle Antwortzeiten in der Anzeige zu erreichen sind, als bei der Verwendung von amorphen Silizium (a-Si) als Element des TFT. Da, wie zuvor beschrieben, die Reaktion auf Feldeffekte im poly-Si 100 bis 200 mal schneller ist als im a- Si. Zusätzlich besitzt poly-Si gute Stabilität gegenüber Licht und gegenüber Temperaturschwankungen.

Fig. 11 zeigt eine schematische Draufsicht auf ein Arraysubstrat mit koplanaren TFT gemäß einem Ausführungsbeispiel der Erfindung; Die Fig. 12A-12E zeigen Querschnittsansichten entlang einer Linie IV'-IV' in Fig. 11; und die Fig. 13A-13E zeigen Querschnittsansichten entlang einer Linie IV-IV in Fig. 11.

Bezugnehmend auf Fig. 11 sind die Gate-Leitungen 151 quer und die Datenleitungen längs im Wesentlichen senkrecht zu den Gate-Leitungen 151 angeordnet. Die Gate-Leitungen 151 und die Datenleitungen 171 definieren Pixelbereiche und jede Pixelelektrode 191 ist in einem entsprechenden Pixelbereich angeordnet. Obwohl die Pixelelektroden 191 die Gate-Leitung 151 und die Datenleitung 171 in der beispielhaften Draufsicht von Fig. 11 überlappen, dass die Pixelelektroden die Gate- und Datenleitungen 151 und 171 überlappen, wenn dies nicht unbedingt erforderlich. An einer Ecke des Pixelbereichs ist nahe des Kreuzungspunktes der Zeilen- und Datenleitung 151 und 171 ein koplanarer TFT angeordnet. An den Enden der Gate- Leitungen 151 ist ein Gate-Treiberschaltkreis "G" elektrisch mit allen Gate-Leitungen 151 verbunden. Weiterhin sind auch alle Datenleitungen 171 an ihren Enden elektrisch mit einem die Daten-Treiberschaltkreis (nicht dargestellt) verbunden. Eine Gate-Kurzschlussleitung 154 ist in einem äußeren Bereich des Substrats im Wesentlichen parallel zu den Datenleitungen 171 angeordnet. Ebenso ist eine Datenkurzschlussleitung (nicht gezeigt) im benachbarten äußeren Bereich des Substrates im Wesentlichen parallel zu den Gate-Leitungen 151 angeordnet. Wie in Fig. 11 gezeigt, ist die Gate-Kurzschlussleitung 154 durch Einsatz der oben beschriebenen Brückenstruktur elektrisch getrennt.

Bei dem koplanaren TFT Typ "T" der Fig. 11, ragt eine Gateelektrode 153 aus der Gate-Leitung 151 heraus und ist über der aktiven Schicht 150, die polykristallines Silizium enthält, angeordnet. Eine Sourceelektrode 172a, die aus der Datenleitung 171 hervorragt, kontaktiert die aktive Schicht 150 durch ein erstes Kontaktloch 161 und eine Drainelektrode 172b, welche sich gegenüber der Sourceelektrode 172a befindet, kontaktiert die aktive Schicht 150 durch ein zweites Kontaktloch 162. Weiterhin kontaktiert ein Bereich der Pixelelektrode 191 die Drainelektrode 172b durch ein drittes Kontaktloch 181.

Das Herstellungsverfahren wird gemäß den Fig. 12A-12E und 13A-13E erläutert werden. Die Fig. 12A-12E zeigen den Herstellungsprozess des TFT "T" von Fig. 11, und die Fig. 13A-13E zeigen die Herstellungsschritte der Kurzschlussleitung in Fig. 11 beziehungsweise der korrespondierenden Fig. 12A-12E.

Bezugnehmend auf die Fig. 12A und 13A wird zuerst eine Pufferschicht 124 auf dem transparenten Substrat 10 aufgebracht und dann wird eine aktive Schicht 150 (d. h. polykristallines Silizium) in Inselform auf der Pufferschicht 124 aufgebracht. Hierfür werden die Pufferschicht 124 und die aktive Schicht 150 in einem Bereich des TFT aufgebracht, während nur die Pufferschicht 124 im Bereich der Kurzschlussleitung 154 in Fig. 11 aufgebracht wird. Hier wird die Pufferschicht 124 aufgebracht, um zu verhindern, dass Alkaliionen wie K⁺ und/oder Na⁺ in die aktive Schicht 150 diffundieren. Bei der Kristallisation von amorphen Silizium zu polykristallinen Silizium, diffundieren Alkaliionen vom Substrat 10 in die aktive Schicht 150. Deshalb ist die Pufferschicht 124 nötig, um die Diffusion der Alkaliionen zu verhindern. Um die inselförmige Schicht aus polykristallinen Silizium 154 auf der Pufferschicht 124 aufzubringen, wird ein Verfahren verwendet bei dem direkt polykristallines Silizium auf der Pufferschicht 124 aufgebracht wird, oder es wird ein Verfahren zur Auskristallisation von polykristallinem Silizium aus amorphem Silizium verwendet.

Verfahren, um aus amorphem Silizium polykristallines Silizium herzustellen, schließen solid phase crystallization (SPC), Excimerlaser Kristallisation (ELC) und eine Metall induzierte Kristallisation (MIC) ein. Gewöhnlich wird, um polykristallines Silizium herzustellen, amorphes Silizium mittels eines Plasma Chemical Vapor Deposition (PVCD) oder Low Pressure Chemical Deposition (LPCVD) Verfahren aufgebracht, und dann kristallisiert.

Eine Metall-induzierte Kristallisation Technik wird verwendet, um metallisches Material auf dem amorphen Silizium aufzubringen. Die MIC kann für großflächige Glassubstrate verwendet werden, da das metallische Material die Kristallisationstemperatur senkt.

Bei der solid phase crystallisation (SPC) Technik wird das amorphe Silizium durch Hitzebehandlung bei hohen Temperaturen und über lange Zeiten in einem Schmelzofen in polykristallines Silizium verwandelt. Dies erfordert das Aufbringen einer Pufferschicht auf einem Quarzsubstrat, welche die Fähigkeit hat Temperaturen von mehr als 600 Grad Celsius zu widerstehen, um zu verhindern, dass das Quarzsubstrat in das unsaubere Material diffundiert. Die Schicht aus amorphen Silizium wird auf die Pufferschicht aufgebracht und unter Einsatz der Hitzebehandlung eingebracht.

Bei der Excimerlaser Kristallisation (ELC) Technik wird polykristallines Silizium durch Laserbestrahlung des auf etwa 250 Grad Celsius (°C) erhitzten Substrates, auf welches das amorphes Siliziums aufgebracht wurde, erzeugt.

Gemäß den Fig. 12B und 13B wird eine Gateisolationsschicht 126 aus Siliziumnitrid oder Siliziumoxid auf der gesamten Oberfläche der Pufferschicht 124 aufgebracht, so dass die aktive Schicht 150 bedeckt wird. Zu diesem Zeitpunkt hat die Gateisolationsschicht 126 eine Dicke von etwa 1800 Angström (Å) und ist aus Siliziumnitrid oder Siliziumoxid hergestellt. Danach werden nacheinander eine erste Metallschicht 152a und eine zweite Metallschicht 152b auf der Gateisolationsschicht 126 aufgebracht. Die erste Metallschicht 152a ist gewöhnlich aus einem metallischen Material mit niedrigem Widerstand, wie reinem Aluminium oder einer Aluminiumlegierung (z. B. Aluminiumneodym (AlNd)) hergestellt und hat eine Dicke von etwa 3000 Angström (Å). Die zweite Metallschicht 152b ist gewöhnlich aus einem metallischen Material mit großer Korrosionsbeständigkeit und Dauerhaftigkeit hergestellt wie etwa Molybdän (Mo) und besitzt eine Dicke von etwa 500 Angström (Å). Hierdurch schützt die zweite Metallschicht 152b die erste Metallschicht 152a und verhindert die Ausbildung von Hügeln. Daraufhin werden die erste und die zweite Metallschicht 152a und 152b gleichzeitig strukturiert, so dass die Gateelektrode 153 auf der aktiven Schicht 150, die Kurzschlussleitung 154 im äußeren Abschnitt des Substrates (siehe Fig. 11) und die Gate-Leitungen 151 der Fig. 11 gebildet werden. Alle Elemente die aus der ersten und zweiten Metallschicht 152a und 152b gebildet werden, besitzen die in den Bildern 12B und 13B dargestellte Doppelschichtstruktur.

Weiterhin auf die Fig. 12B und 13B Bezug nehmend, wird, nach der Bearbeitung der ersten und zweiten Metallschicht 152a und 152b, eine Ionendotierung der aktiven Schicht 150 durchgeführt, wobei die Gateelektrode 153 als Maske verwendet wird. Die aktive Schicht 150 wird einer n⁺ (oder p⁺) Ionendotierung (z. B. Plasmadotierung) ausgesetzt, wobei die Gateelektrode 153 als Maske verwendet wird. Hierbei entsteht ein Sourcekontaktbereich 150a und ein Drainkontaktbereich 150b zu beiden Seiten der aktiven Schicht 150. Zu dieser Zeit, dient die Gateelektrode 153 als Ionenabschirmung und verhindert, dass die Ionen (n⁺ oder p⁺) den Bereich der polykristallinen Schicht (die aktive Schicht 150) unter der Gateelektrode 153 erreichen. Dadurch besteht der Bereich der aktiven Schicht 150 unterhalb der Gateelektrode 153 weiterhin aus reinem Silizium, während die Source- und Drainkontaktbereiche 150a und 150b durch die Dotierung verunreinigt werden. Diese Source- und Drainkontaktbereiche 150a und 150b verringern den elektrischen Widerstand zwischen der aktiven Schicht 150 und den später hergestellten Source- und Drainelektroden.

Nun auf die Fig. 12C und 13C Bezug nehmend, wird ein Zwischenschicht-Isolator 160 aus Siliziumnitrid oder Siliziumoxid mit einer Dicke von etwa 7000 Angström (Å) auf die Gateisolationsschicht 126 aufgebracht, so dass die erste und zweite Metallschicht 152a und 152b überdeckt werden. Danach wird das erste Kontaktloch 161 zu dem Sourcekontaktbereich 150a und das zweite Kontaktloch 162 zu dem Drainkontaktbereich 150b, durch Strukturieren sowohl des Zwischenisolationsschicht 160 als auch der Gateisolationsschicht 126, gebildet. Zu dieser Zeit wird neben den Kontaktlöchern 161 und 162 auch ein Ätzloch 164 zu der Kurzschlussleitung 154 gebildet.

Weiterhin wird, wenn die Löcher 161, 162 und 164 hergestellt werden, ein Teil der ersten Metallschicht 152a unterhalb des Ätzloches 164 ebenfalls weggeätzt, so dass die erste Metallschicht 152a unterbrochen wird. Der Zwischenschicht- Isolator 160 und die Gateisolationsschicht 126 werden mit einem Nassätzverfahren geätzt, um ein erstes und ein zweites Kontaktloch 161 und 162 und das Ätzloch 164 zu bilden. Wie oben angegeben ist die Schicht, die Aluminium enthält (die erste Metallschicht 152a) instabil und empfindlicher für das Ätzmittel als die Schicht, welche Molybdän (die zweite Metallschicht 152b) enthält. Die erste Metallschicht 152a ist chemisch instabil in sauren Prozessen, besonders da diese Metallschicht 152a nur eine Dicke von etwa 3000 Angström (Å) besitzt. Als Resultat wird die erste Metallschicht 152a unter dem Ätzloch 164 abgetragen und dadurch im Nassätzverfahren in 2 Teile getrennt.

Auf die Fig. 14 und 15 Bezug nehmend, wird das oben beschriebene Nassätzverfahren genauer beschrieben. Fig. 14A ist eine vergrößerte Querschnittsansicht des Bereiches "R" in Fig. 13C während Fig. 14B eine vergrößerte Aufsicht auf den Bereich "R" in Bild 13C darstellt. Bei der Bearbeitung des Bereiches des Zwischenschicht-Isolators 160 und der Gateisolationsschicht 126, welche die beiden Kontaktlöcher 161 und 162 und das Ätzloch 164 erzeugt, wird der zentrale Bereich der ersten Metallschicht 152a unterhalb des Ätzloches 164 entfernt und dadurch die erste Metallschicht 152a der Gate- Kurzschlussleitung 154 in zwei Teile getrennt. Weiterhin besitzt die zweite Metallschicht 152b der Gate- Kurzschlussleitung 154 eine Brücke 100 mit einer Engstelle, da auch die zweite Metallschicht 152b leicht durch das Ätzmittel angeätzt wird, welches im Nassätzverfahren des Zwischenschicht-Isolators 160 und die Gateisolationsschicht 126 ätzt. Im Beispiel in den Bildern 13A-E und 14A-B wird die Brücke aus Molybdän ("Mo-Brücke") gebildet. Die Form der Ausbildung der Mo-Brücke wird durch die Dauer der Einwirkung und die Konzentration des Ätzmittels beim Ätzverfahren bestimmt. Weiterhin ist, da die zweite Metallschicht 152b der Gate-Kurzschlussleitung 154 eine Dicke von 500 Angström (Å) hat, die Mo-Brücke 100 in einem späteren Schritt einfach zu trennen.

Wie in den Fig. 14A und 14B gezeigt, beträgt der Abstand "L" zwischen den beiden getrennten Teilen mehrere bis mehrere Zehn Mikrometer, vorteilhafter Weise weniger als etwa 5 Mikrometer (µm), um einen Bruch der Mo-Brücke zu verhindern. Obwohl die erste Metallschicht 152a elektrisch unterbrochen ist, verbindet die Mo-Brücke 100 die beiden getrennten Teile und verhindert hierdurch eine Entladung der statischen Aufladung, welche bei einem späteren Schritt auftritt. Wie oben bei Fig. 9 angesprochen, weist die Brücke 100 eine Breite "W" im Bereich von etwa 3,5 bis 4,5 Mikrometern (µm) auf. Weiterhin bildet der abgeschrägte Bereich 159 der Brücke 100 einen Winkel von etwa 20 bis 70 Grad mit einer im Wesentlichen senkrechten Linie zur Gate-Kurzschlussleitung 154.

In den Fig. 12D und 13D wird eine dritte Metallschicht etwa aus Molybdän auf dem oben angesprochen Zwischenschicht- Isolator aufgebracht und dann strukturiert, so dass die Sourceelektrode 172a und die Drainelektrode 172b gebildet werden. Somit ist der koplanare TFT "T" der Fig. 11 komplett. Zusätzlich werden die Datenleitungen 171 der Fig. 11 zusammen mit den Source- und den Drainelektroden 172a und 172b hergestellt. Wie oben angesprochen ist jede Datenleitung 171 im Wesentlichen senkrecht zu den Gate-Leitungen 151 der Fig. 11. Wie in Fig. 12D gezeigt, kontaktiert die Sourceelektrode 172a den Sourcekontaktbereich 150a der aktiven Schicht 150 durch das erste Kontaktloch 161, während die Drainelektrode 172b den Drainkontaktbereich 150b der aktiven Schicht 150 durch das zweite Kontaktloch 162 kontaktiert.

Auf Fig. 13D Bezug nehmend wird, obwohl die dritte Metallschicht auf der Gate-Kurzschlussleitung 154 und dem Ätzloch 164 aufgebracht ist, die dritte Metallschicht entfernt, wenn die Source- und Drainelektroden 172a und 172b hergestellt werden. Ferner wird gleichzeitig während der Bearbeitung auch ein Teil der Gate-Kurzschlussleitung 154 unterhalb des Ätzloches 164 entfernt. Mit anderen Worten wird die doppelschichtige Kurzschlussleitung 154 (erste und zweite Metallschicht) durch den Ätzprozess, der die Source- und Drainelektroden 172a und 172b bildet, unterbrochen. Wie oben angesprochen, kann, da die zweite Metallschicht 152b eine Dicke von etwa 500 Angström (Å) und die Mo-Brücke 100 eine Engstelle unterhalb des Ätzloches 164 aufweist, die Gate- Kurzschlussleitung einfach durch das Ätzmittel in zwei Teile getrennt werden, wenn die dritte Metallschicht strukturiert wird. Weiterhin ist, da die Mo-Brücke 100 eine Breite "W" von etwa 4 Mikrometern (µm) hat, eine zuverlässige elektrische Trennung der Gate-Kurzschlussleitung 154 möglich. Die doppelschichtigen Kurzschlussleitungen 154 werden getrennt, um jede Gate-Leitung 151 der Fig. 11 elektrisch voneinander zu isolieren. Weiterhin ist, da der Gate-Treiberschaltkreis "G" der Fig. 11 elektrisch mit den Gate-Leitungen 151 verbunden ist, die Gate-Kurzschlussleitung 154 nicht mehr nötig, um eine Entladung der statischen Aufladung zu verhindern.

Danach wird eine Passivierungsschicht 166 aus Siliziumnitrid auf dem Zwischenisolationsschicht 160 aufgebracht, die das Ätzloch 164 füllt und den koplanaren TFT und die Source- und Drainelektroden 172a und 172b abdeckt.

Nun bezugnehmend auf die Fig. 12E und 13E Bezug nehmend, wird eine Ausgleichsschicht 180 aus Benzocyclobuten (BCB) auf der gesamten Oberfläche der Passivierungsschicht 166 aufgebracht, um die Oberfläche des Arraysubstrates zu glätten. Danach werden gleichzeitig die Bereiche der Ausgleichsschicht 180 und der Passivierungsschicht 166 oberhalb der Drainelektrode bearbeitet, so dass ein drittes Kontaktloch 181, welches einen Teil der Drainelektrode 172b freilegt, gebildet wird. Danach wird ein transparentes leitendes Material auf der Ausgleichsebene 180 mit dem dritten Kontaktloch 181 aufgebracht und dann strukturiert, um die Pixelelektrode 191 in dem Pixelbereich zu bilden. Hierdurch ist die Pixelelektrode 191 durch das dritte Kontaktloch 181 elektrisch mit der Drainelektrode 172b verbunden.

Wie zuvor schon erläutert kann, obwohl die Gate- Kurzschlussleitung eine doppelschichtige Struktur besitzt, die Gate-Kurzschlussleitung, wenn die dritte Metallschicht bearbeitet wird, um die Source- und Drainelektrode 172a und 172b zu bilden, einfach getrennt werden, da die zweite Metallschicht 152b der Gate-Kurzschlussleitung 154 die Mo- Brücke hat. Zusätzlich ist, da die erste Metallschicht 152a der Gate-Kurzschlussleitung schon geätzt wurde und die Mo- Brücke 100 eine Engstelle von etwa 4 Mikrometern Breite besitzt, die Gate-Kurzschlussleitung leichter zu trennen und elektrisch zu unterbrechen. Weiterhin ist, wenn die Mo-Brücke 100 eine Länge von einigen Mikrometern hat, die Mo-Brücke 100 stabiler gegen physikalische Einflüsse beim Herstellungsprozess und kann sich hierdurch nicht leicht von der ersten Metallschicht ablösen oder brechen.

Ferner wird, da die erste Metallschicht 152a schon geätzt wurde und da die zweite Metallschicht 152b und die Gate- Kurzschlussleitung 154 aus demselben Material hergestellt ist wie die dritte Metallschicht, kein weiterer Nassätzvorgang oder ein weiteres Ätzmittel benötigt. Demzufolge wird eine Steigerung der Herstellungsgewinne erzielt.

Claims

1. Arraysubstrat für eine Flüssigkristallanzeigen- Vorrichtungen, mit Dünnschichttransistoren (TFT), Gate- Leitungen mit geradzahligen und ungeradzahliger Gate- Leitungsnummern, Gatepads, Datenleitungen und Datenpads auf einem Substrat, aufweisend:
eine erste Gate-Kurzschlussleitung, welche im Wesentlichen senkrecht zu den Gate-Leitungen in einem Randbereich des Substrates angeordnet;
eine zweite Gate-Kurzschlussleitung, welche in einem Abstand und im Wesentlichen parallel zu der ersten Gate- Kurzschlussleitung angeordnet ist;
eine Vielzahl von Pixelelektroden, wobei jede Pixelelektrode einen entsprechenden Dünnschichttransistor kontaktiert; und
eine Verbindungsleitung, die die erste Kurzschlussleitung mit den geradzahligen Gate-Leitungen verbindet und einen ersten Leitungsabschnitt und einen zweiten Leitungsabschnitt aufweist;
wobei der erste Leitungsabschnitt in zwei Teile getrennt ist; und wobei der zweite Leitungsabschnitt zumindest zu einem Zeitpunkt des Herstellungsverfahrens einen Brückenabschnitt mit einer Engstelle aufweist und dann in zwei Teile getrennt wird.

2. Arraysubstrat gemäß Anspruch 1, wobei der Molybdänbrückenabschnitt eine Breite im Bereich von ungefähr 3,5 bis 4,5 Mikrometern, eine Länge im Bereich von ungefähr 2 bis 8 Mikrometern und einen ersten und einen zweiten abgeschrägten Bereich, welche in einem Zickzackmuster angeordnet sind, aufweist.

3. Arraysubstrat gemäß Anspruch 2, wobei der erste abgeschrägte Bereich einen Winkel im Bereich von 20 bis 70 Grad und der zweite abgeschrägte Bereich einen Winkel im Bereich von 110 bis 160 Grad mit einer im Wesentlichen parallelen Linie mit der Verbindungsleitung bildet.

4. Arraysubstrat gemäß Anspruch 1, worin der beschriebene zweite Leitungsabschnitt durch eine Distanz von weniger als 5 Mikrometern in zwei Abschnitte geteilt ist.

5. Arraysubstrat gemäß einem der Ansprüche 1 bis 4, wobei der zweite Leitungsabschnitt der Verbindungsleitung aus Molybdän (Mo) hergestellt ist.

6. Arraysubstrat gemäß einem der Ansprüche 1 bis 5, wobei der erste Leitungsabschnitt der Verbindungsleitung zumindest Aluminium (Al) enthält.

7. Arraysubstrat gemäß einem der Ansprüche 1 bis 5, wobei der erste Leitungsabschnitt der Verbindungsleitung aus Aluminiumneodym (AlNd) hergestellt ist.

8. Arraysubstrat gemäß einem der Ansprüche 1 bis 7, welches weiterhin eine Gateisolationsschicht auf der Verbindungsleitung und eine Passivierungsschicht auf dem Dünnschichttransistor aufweist.

9. Arraysubstrat gemäß einem der Ansprüche 1 bis 8, wobei die Vielzahl der Pixelelektroden aus einem transparenten Material aus der Gruppe aus Indiumzinnoxid und Indiumzinkoxid gebildet wird.

10. Arraysubstrat gemäß einem der Ansprüche 1 bis 9, wobei jeder Dünnschichttransistor eine doppelschichtige Gateelektrode aufweist.

11. Verfahren zum Herstellen eines Arraysubstrates für eine Flüssigkristallanzeigevorrichtung, das folgende Schritte aufweist:
Aufbringen einer ersten Metallschicht auf einem Substrat;
Aufbringen einer zweiten Metallschicht auf der ersten Metallschicht;
Strukturieren der ersten und der zweiten Metallschicht, so dass Verbindungsleitungen mit einem Brückenbereiches im strukturierten Bereich der zweiten Metallschicht und eine Vielzahl von Gateelektroden, Gate-Leitungen, Gatepads und Kurzschlussleitungen gebildet werden;
Aufbringen einer Gateisolationsschicht auf dem Substrat, so dass die strukturierte erste und zweite Metallschicht bedeckt ist;
Aufbringen einer aktiven Schicht und einer ohmschen Kontaktschicht über jeder Gateelektrode;
Entfernen eines Teiles der Gateisolationsschicht auf dem Brückenbereich und eines Abschnittes der ersten Schicht der Verbindungsleitung unterhalb des Brückenbereichs;
Aufbringen einer dritten Metallschicht auf der Gateisolationsschicht und dem Brückenbereich;
Strukturieren der dritten Metallschicht, so dass eine Vielzahl von Sourceelektroden und Drainelektroden gebildet werden;
Entfernen des Brückenbereichs beim Strukturieren der dritten Metallschicht; und
Aufbringen einer Passivierungsschicht auf der Gateisolationsschicht, auf der Verbindungsleitung und auf der strukturierten dritten Metallschicht.

12. Verfahren zum Herstellen eines Arraysubstrats gemäß Anspruch 11, wobei jeder Brückenbereich eine Breite im Bereich von etwa 3,5 bis 4,5 Mikrometern und eine Länge im Bereich von etwa 2 bis 8 Mikrometern aufweist.

13. Verfahren zum Herstellen eines Arraysubstrats gemäß Anspruch 11 oder 12, welches weiterhin aufweist:
Strukturieren der Passivierungsschicht, so dass eine Vielzahl von Drainkontaktlöchern entsteht; und
Bilden einer Vielzahl von Pixelelektroden, welche die entsprechenden Drainelektroden durch die Drainkontaktlöcher kontaktieren.

14. Verfahren zum Herstellen eines Arraysubstrats gemäß Anspruch 13, wobei die Vielzahl der Pixelelektroden aus einem transparenten Material aus der Gruppe Indiumzinnoxid und Indiumzinkoxid hergestellt wird.

15. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Ansprüche 11 bis 14, wobei die erste Metallschicht zumindest Aluminium enthält.

16. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Ansprüche 11 bis 14, wobei die erste Metallschicht aus Aluminiumneodym besteht.

17. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Ansprüche 11 bis 16, wobei die zweite und dritte Metallschicht aus Molybdän hergestellt wird.

18. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Ansprüche 11 bis 17, wobei jeder Brückenbereich eine Engstelle mit einem ersten und einem zweiten abgeschrägten Bereich aufweist.

19. Verfahren zum Herstellen eines Arraysubstrats gemäß Anspruch 18, wobei der erste abgeschrägte Bereich einen Winkel im Bereich von ungefähr 20 bis 70 Grad mit einer im Wesentlichen parallelen Linie mit der Verbindungsleitung bildet.

20. Verfahren zum Herstellen eines Arraysubstrats gemäß Anspruch 18, wobei der zweite abgeschrägte Bereich einen Winkel im Bereich von ungefähr 110 bis 160 Grad mit einer im Wesentlichen parallelen Linie mit der Verbindungsleitung bildet.

21. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Ansprüche 11 bis 20, wobei die erste Schicht der Verbindungsleitung durch einen Abstand von weniger als 5 Mikrometer in zwei Teile getrennt ist.

22. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Ansprüche 11 bis 21, wobei jede Gateelektrode zwei Schichten aufweist.

23. Verfahren zum Herstellen eines Arraysubstrats gemäß Anspruch 22, wobei die erste Schicht der Gateelektrode aus Aluminium und die zweite Schicht der Gateelektrode aus Molybdän hergestellt wird.

24. Verfahren zum Herstellen eines Arraysubstrats für eine Flüssigkristallanzeige-Vorrichtung, welches folgende Schritte aufweist:
Aufbringen einer Pufferschicht auf einem Substrat;
Aufbringen einer aktiven Schicht aus polykristallinen Silizium auf der Pufferschicht, wobei die aktive Schicht inselförmig ausgestaltet ist;
Aufbringen einer Gateisolationsschicht auf der Pufferschicht, so dass das polykristalline Silizium der aktiven Schicht abgedeckt wird;
Aufbringen einer ersten Metallschicht auf der Gateisolationsschicht;
Aufbringen einer zweiten Metallschicht auf der ersten Metallschicht;
Strukturieren der ersten und zweiten Metallschicht, so dass eine Gateelektrode, eine Gate-Leitung und eine Gate- Kurzschlussleitung gebildet wird:
Bilden eines Sourcekontaktbereiches und eines Drainkontaktbereiches zu beiden Seiten der aktiven Schicht aus polykristallinen Silizium;
Aufbringen eines Zwischenschicht-Isolators auf der Gateisolationsschicht, so dass die Strukturierte erste und zweite Metallschicht bedeckt wird;
Strukturieren des Zwischenschicht-Isolators und der Gateisolationsschicht, so dass ein erstes Kontaktloch zu dem Sourcekontaktbereich und ein zweites Kontaktloch zum Drainkontaktbereich entsteht, Strukturieren eines Teiles des Zwischenschicht-Isolators oberhalb der Gate- Kurzschlussleitung, so dass ein Ätzloch entsteht, Entfernen eines Abschnittes der ersten Metallschicht der Gate- Kurzschlussleitung unterhalb des Ätzloches und Bilden eines Brückenbereiches in der zweiten Metallschicht der Gate- Kurzschlussleitung unterhalb des Ätzloches;
Aufbringen einer dritten Metallschicht auf der Gateisolationsschicht und auf dem Brückenbereich;
Bearbeiten der dritten Metallschicht, so dass eine Sourceelektrode und eine Drainelektrode entsteht, und
Entfernen des Brückenbereichs beim Strukturieren der dritten Metallschicht; und
Aufbringen einer Passivierungsschicht auf dem Zwischenschicht-Isolator und der strukturierten dritten Metallschicht.

25. Verfahren zum Herstellen eines Arraysubstrats gemäß Anspruch 24, wobei die erste Metallschicht eine Aluminiumschicht ist und eine Dicke von 3000 Angström aufweist.

26. Verfahren zum Herstellen eines Arraysubstrats gemäß Anspruch 24 oder 25, wobei die zweite Metallschicht eine Molybdänschicht ist und eine Dicke von etwa 500 Angström aufweist.

27. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Ansprüche 24 bis 26, wobei die dritte Metallschicht eine Molybdänschicht ist und eine Dicke von etwa 500 Angström aufweist.

28. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Ansprüche 24 bis 27, wobei der Zwischenschicht-Isolator aus Siliziumnitrid ist und eine Dicke von etwa 7000 Angström aufweist.

29. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Ansprüche 24 bis 28, wobei der Brückenbereich eine Engstelle aufweist.

30. Verfahren zum Herstellen eines Arraysubstrats gemäß Anspruch 29, wobei die Engstelle des Brückenbereichs eine Breite von etwa 4 Mikrometern aufweist.

31. Verfahren zum Herstellen eines Arraysubstrats gemäß Anspruch 29 oder 30, wobei die Engstelle des Brückenbereichs einen abgeschrägten Bereich aufweist.

32. Verfahren zum Herstellen eines Arraysubstrats gemäß Anspruch 31, wobei der abgeschrägte Bereich einen Winkel im Bereich von ungefähr 20 bis 70 Grad mit einer im Wesentlichen senkrechten Linie mit der Gate-Kurzschlussleitung bildet.

33. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Anspruch 29 bis 32, wobei die Engstelle des Brückenbereichs eine Länge im Bereich von 2 bis 8 Mikrometern aufweist.

34. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Ansprüche 24 bis 33, wobei die Gateisolationsschicht aus isolierendem Material aus der Gruppe Siliziumnitrid und Siliziumoxid aufweist, hergestellt wird.

35. Verfahren zum Herstellen eines Arraysubstrats gemäß einem der Ansprüche 24 bis 34, welches weiterhin die folgenden Schritte aufweist:
Aufbringen einer Ausgleichsschicht auf der Passivierungsschicht;
Strukturieren der Ausgleichsschicht und der Passivierungsschicht, so dass ein Drainkontaktloch zur Drainelektrode gebildet wird;
Aufbringen eines transparenten leitenden Materials auf der Ausgleichsschicht; und
Strukturieren des transparenten leitenden Materials, so dass eine Pixelelektrode, welche die Drainelektrode durch das Drainkontaktloch kontaktiert, gebildet wird.