DE19714692C2 - Dünnschichttransistor und Herstellungsverfahren dafür - Google Patents

Dünnschichttransistor und Herstellungsverfahren dafür

Info

Publication number
DE19714692C2
DE19714692C2 DE19714692A DE19714692A DE19714692C2 DE 19714692 C2 DE19714692 C2 DE 19714692C2 DE 19714692 A DE19714692 A DE 19714692A DE 19714692 A DE19714692 A DE 19714692A DE 19714692 C2 DE19714692 C2 DE 19714692C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
region
insulation layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19714692A
Other languages
English (en)
Other versions
DE19714692A1 (de
Inventor
Ki-Hyun Lyu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of DE19714692A1 publication Critical patent/DE19714692A1/de
Application granted granted Critical
Publication of DE19714692C2 publication Critical patent/DE19714692C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft ein Herstellungsverfahren und den Aufbau eines Dünnschichttransistors zur Verwendung in einer Flüssigkristallanzeige mit aktiver Matrix (AMLCD: active matrix liquid crystal display).
Flüssigkristallanzeigen mit aktiver Matrix weisen Schaltvorrichtungen auf, wie integrierte Dünnschichttransistoren (TFT: thin film transistor) zum Antreiben und Steuern der einzelnen Pixel (Bildpunkte).
Wie aus Fig. 1A ersichtlich, sind in einer herkömmlichen Flüssigkristallanzeige mit einer integrierten Dünnschichttransistoranordnung auf einem transparenten Glassubstrat im Wesentlichen rechteckige Pixel-Elektroden in Reihen und Spalten angeordnet. Zwischen je zwei Reihen von Pixel-Elektroden 47 ist jeweils eine Gate-Busleitung (Adressleitung) 13 und zwischen je zwei Spalten von Pixel- Elektroden ist jeweils eine Source-Busleitung (Datenleitung) 14 vorgesehen.
Aus Fig. 1B ist eine vergrößerte Draufsicht auf ein einzelnes Pixel der Flüssigkristallanzeige ersichtlich. Das Pixel weist einen Dünnschichttransistor auf einem transparenten Glassubstrat mit einer von der Gate-Busleitung 13 abstehenden Gate-Elektrode 33 auf. Eine Isolierungsschicht bedeckt die Gate-Elektrode, und auf der Isolierungsschicht verlaufen Source-Busleitungen 14 senkrecht zu den Gate-Busleitungen 13. Eine Halbleiterschicht ist auf der Isolierungsschicht, von der die Gate-Busleitung und die Gate-Elektrode bedeckt sind, an die Kreuzung der Gate-Busleitung 13 mit der Source-Busleitung 14 angrenzend ausgebildet. Die Source-Elektrode und die ihr gegenüberliegende Drain-Elektrode sind auf jeder Halbleiterschicht vorgesehen, womit der Dünnschichttransistor fertiggestellt ist.
Ein Herstellungsverfahren für eine herkömmliche Flüssigkristallanzeige wird im Folgenden unter Bezugnahme auf Fig. 2A bis 2E beschrieben, aus denen Schnitte entlang der Linie 2-2 aus Fig. 1B des Dünnschichttransistors nach unterschiedlichen Verfahrensschritten ersichtlich sind.
Zuerst wird eine Gate-Elektrode 33 auf einem Glassubstrat 31 durch Aufbringen und Strukturieren einer ersten Metallschicht (Fig. 2A) ausgebildet. Eine erste Isolierungsschicht (Gate- Isolierungsschicht) 35 aus SiNx, eine a-Si-Halbleiterschicht 37 (Halbleiterschicht aus amorphem Silizium) und eine zweite SiNx- Isolierungsschicht werden dann nacheinander auf die gesamte Fläche des Substrates aufgebracht. Als Nächstes wird ein Ätzstopper 40 durch Strukturieren der zweiten Isolierungsschicht ausgebildet (Fig. 2B), gefolgt von dem Aufbringen einer n+-dotierten a-Si Halbleiterschicht 39 auf die gesamte Fläche des Substrates. Die Halbleiterschicht 37 wird dann zusammen mit der n+-Halbleiterschicht 39 strukturiert (Fig. 2C).
Als Nächstes wird eine zweite Metallschicht mittels eines Sputter-Verfahrens (Kathodenzerstäubungsverfahren) auf die gesamte Fläche des Substrates aufgebracht, und eine Source- Elektrode 43a sowie eine Drain-Elektrode 43b werden dann durch Strukturieren der zweiten Metallschicht ausgebildet. Der Bereich der n+-Halbleiterschicht 39, der nicht von der Source- Elektrode oder der Drain-Elektrode bedeckt ist, wird dann unter Verwendung der Source-Elektrode und der Drain-Elektrode als Maske abgeätzt (Fig. 2D).
Dann wird eine isolierende Passivierungsschicht 45 durch Aufbringen einer Si-Nitrid-Schicht auf das Substrat ausgebildet, und in der isolierenden Passivierungsschicht über der Drain-Elektrode wird ein Verbindungsloch ausgebildet. Eine ITO-Schicht (Indium-Zinnoxid-Schicht) wird mittels eine Sputter-Verfahrens auf die Substratfläche aufgebracht, und durch Strukturieren der ITO-Schicht wird eine Pixel-Elektrode 47 derart ausgebildet, dass sie mit der Drain-Elektrode 43b durch das Verbindungsloch hindurch elektrisch leitend verbunden ist (Fig. 2E).
Ein Verfahren, bei dem, wie oben beschrieben, die intrinsische a-Si-Schicht und die n+-dotierten a-Si-Schicht gleichzeitig geätzt werden, ist aus der US 5,320,973 A bekannt. Aus der JP 09-045924 A ist ein Verfahren bekannt, bei dem die dotierte a-Si-Schicht gleichzeitig mit der Kanalschutzschicht geätzt wird.
Der gemäß dem oben beschriebenen herkömmlichen Verfahren hergestellte Dünnschichttransistor ist als sogenannter "Ätzstop-Typ" bekannt. Es ist bevorzugt, dass der Bereich der dotierten Halbleiterschicht 39, der nicht von der Drain- Elektrode oder von der Source-Elektrode bedeckt ist, vollständig abgeätzt wird. Demgemäß soll das Abätzen für eine entsprechende Zeit andauern. Somit dient der Ätzstopper 40 dazu, die Halbleiterschicht 37 davor zu bewahren, zu weit abgeätzt zu werden. Jedoch ist ein zusätzlicher Maskierungsschritt bei Verwendung des Ätzstoppers erforderlich, was die Produktionsleistung verringert. Insbesondere ist dieser zusätzliche Verfahrensschritt kompliziert und bedarf bestimmter Belichtungsdauern und bestimmter Temperaturen sowie der Entwicklung des Photolacks sowie dessen Ausheizen. Falls diese Parameter nicht genau gesteuert werden, kann die Produktionsleistung darunter leiden. Deshalb ist es erwünscht, die Anzahl der Maskierungsschritte zu verringern.
Es ist eine Aufgabe der Erfindung, ein Herstellungsverfahren für einen Dünnschichttransistor sowie dessen Aufbau anzugeben, wobei eine zweite Metallschicht unter Ausbildung der Source- Elektrode und der Drain-Elektrode, eine Halbleiterschicht und eine dotierte Halbleiterschicht gleichzeitig unter Verwendung einer einzigen Maske selektiv abgeätzt werden. Es ist eine andere Aufgabe der Erfindung, ein Herstellungsverfahren für Dünnschichttransistoren mit einer Isolierungsschicht anzugeben, mit der die Menge des abgeätzten Materials gesteuert werden kann.
Um die Aufgaben zu lösen, wird das im folgenden erläuterte Herstellungsverfahren für Dünnschichttransistoren bereitgestellt. Eine erste Metallschicht wird auf ein transparentes Glassubstrat aufgebracht, und eine Gate-Elektrode wird durch Strukturieren der ersten Metallschicht ausgebildet. Eine erste Isolierungsschicht, eine Halbleiterschicht, eine dotierte Halbleiterschicht und eine zweite Isolierungsschicht werden nacheinander auf die Gate-Elektroden und das transparente Glassubstrat aufgebracht. Die zweite Isolierungsschicht wird durch selektives Abätzen derart strukturiert, dass sie inselförmig ist. Eine zweite Metallschicht wird dann auf die inselförmige zweite Isolierungsschicht und auf die dotierte Halbleiterschicht aufgebracht. In einem einzigen Verfahrensschritt werden die zweite Metallschicht, die dotierte Halbleiterschicht und die Halbleiterschicht selektiv abgeätzt, und eine Source-Elektrode und eine Drain-Elektrode werden durch selektives Ätzen eines Bereichs der zweiten Metallschicht, der zweiten Isolierungsschicht und der dotierten Halbleiterschicht ausgebildet. Eine isolierende Passivierungsschicht mit einem Verbindungsloch wird auf der Source-Elektrode und auf der Drain-Elektrode, der Halbleiterschicht zwischen der Source- Elektrode und der Drain-Elektrode und der ersten Isolierungsschicht ausgebildet. Eine transparente Elektrode wird in einem Bereich der isolierenden Passivierungsschicht durch Aufbringen und Strukturieren einer transparenten leitfähigen Schicht ausgebildet, wobei die transparente Elektrode mit der Drain-Elektrode durch das Verbindungsloch hindurch elektrisch leitend verbunden wird.
Der erfindungsgemäße Dünnschichttransistor weist ein transparentes Glassubstrat, eine Gate-Elektrode auf dem transparenten Glassubstrat, eine die Gate-Elektrode und das transparente Glassubstrat überdeckende erste Isolierungsschicht, eine Halbleiterschicht auf der ersten Isolierungsschicht, eine dotierte Halbleiterschicht auf der Halbleiterschicht, wobei die dotierte Halbleiterschicht in zwei voneinander abgetrennte Bereich aufgeteilt ist, eine zweite Isolierungsschicht jeweils auf einem Teilbereich beider Bereiche der aufgeteilten dotierten Halbleiterschicht, eine Source-Elektrode auf dem einen und eine Drain-Elektrode auf dem anderen Bereich der dotierten Halbleiterschicht und auf der zweiten Isolierungsschicht, eine isolierende Passivierungsschicht mit einem Verbindungsloch über der Source- Elektrode, der Drain-Elektrode, der Halbleiterschicht zwischen der Source-Elektrode und der Drain-Elektrode und der ersten Isolierungsschicht und eine transparente Elektrode auf einem Bereich der isolierenden Passivierungsschicht auf, wobei die transparente Elektrode mit der Drain-Elektrode durch das Verbindungsloch hindurch elektrisch leitend verbunden ist.
Die Zeichnungen zeigen unterschiedliche Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung zur näheren Erläuterung des Prinzips der Erfindung.
Fig. 1A ist ein Schaltplan einer herkömmlichen Flüssigkristallanzeige;
Fig. 1B ist eine vergrößerte Draufsicht auf ein einzelnes Flüssigkristallanzeigeelement aus dem Schaltplan gemäß Fig. 1A.
Fig. 2A bis 2E zeigen ein Herstellungsverfahren für die im Schaltplan gemäß Fig. 1A enthaltenen Dünnschichttransistoren; und
Fig. 3A bis 3G zeigen aufeinanderfolgende Herstellungsschritte des erfindungsgemäßen Herstellungsverfahrens von Dünnschichttransistoren einer Flüssigkristallanzeige.
Im folgenden wird eine bevorzugte Ausführungsform der Erfindung unter Bezugnahme auf die Zeichnungen detailliert beschrieben. Wo immer möglich, werden für gleiche oder ähnliche Teile in allen Zeichnungen jeweils die gleichen Bezugszeichen verwendet.
Das Herstellungsverfahren für die erfindungsgemäßen Dünnschichttransistoren wird nun unter Bezugnahme auf Fig. 3A bis 3G erläutert.
Wie aus Fig. 3A ersichtlich, wird eine erste Metallschicht aus Al oder einer Al-Legierung, wie Al-Pd, Al-Si, Al-Si-Ti, Al-Si- Cu etc., unter Verwendung eines Sputter-Verfahrens auf ein transparentes Glassubstrat aufgebracht. Dann werden Gate- Elektroden durch selektives Abätzen der ersten Metallschicht unter Verwendung eines Photolithographieverfahrens gebildet. Eine dieser Gate-Elektroden ist in Fig. 3A mit dem Bezugszeichen 133 gekennzeichnet.
Um die chemische Beständigkeit, die Hitzebeständigkeit und die Haftung der ersten Al-Schicht zu verbessern, kann auf der Gate- Elektrode 133 durch Anodisieren derselben eine Anodisierungsschicht gebildet werden. Die Anodisierungsschicht wirkt zusammen mit einer im nächsten Verfahrensschritt zu bildeneden Gate-Isolierungsschicht aus Si-Nitrid als eine Isolierungsschicht und isoliert die Gate-Elektrode 133 wirksam von den Signalleitungen.
Wie aus Fig. 3B ersichtlich, werden eine erste Isolierungsschicht (Gate-Isolierungsschicht) 135 aus Si-Nitrid, eine a-Si-Halbleiterschicht 137, eine dotierte Halbleiterschicht 139 und eine zweite Si-Nitrid-Isolierschicht 141 nacheinander auf das transparente Glassubstrat und auf die Gate-Elektrode 133 aufgebracht. Es ist bevorzugt, dass diese Schichten durch die Reaktion geeigneter Kombinationen von Ammoniak, Silan, Stickstoff und Phosphingas in einem Plasma-CVD- Reaktor (CVD: chemical vapor deposition - chemische Abscheidung aus der Gasphase) gebildet werden.
Wie aus Fig. 3C ersichtlich, wird die zweite Isolierungsschicht 141 derart strukturiert, dass sie inselförmig ist. Das geschieht folgendermaßen: Eine lichtempfindliche Schicht wird auf die zweite Isolierungsschicht aufgebracht; die
lichtempfindliche Schicht wird unter Verwendung der Gate- Elektrode 133 als Maske von hinten belichtet; die
lichtempfindliche Schicht wird entwickelt, um die belichteten Bereiche zu entfernen; und die zweite Isolierungsschicht wird in nicht von der lichtempfindlichen Schicht bedeckten Bereichen selektiv abgeätzt.
Eine zweite Metallschicht mit einem der folgenden Stoffe: Al- Pd, Al-Si, Sl-Si-Ti, Sl-Si-Cu etc., wird dann, wie aus Fig. 3D ersichtlich, unter Verwendung eines Sputter-Verfahrens auf das Substrat aufgebracht.
Eine Photolackschicht (nicht gezeigt) wird auf der zweiten Metallschicht 143 ausgebildet und unter Verwendung eines Photolithographieverfahrens strukturiert. Unter Verwendung der strukturierten Photolackschicht als Maske werden Bereiche über der Gate-Elektrode 133 (d. h. Bereich G' in Fig. 3E) der zweiten Metallschicht 143, der zweiten Isolierungsschicht 141 und der dotierte Halbleiterschicht 139 nacheinander in einem einzigen Verfahrensschritt selektiv abgeätzt. Im gleichen Verfahrensschritt werden auch Bereiche der zweiten Metallschicht 143, der dotierten Halbleiterschicht 139 und der Halbleiterschicht 137 nacheinander selektiv abgeätzt, welche Bereiche nicht über der Gate-Elektrode 133 liegen, sondern seitlich von der Gate-Elektrode entfernt sind (d. h. Bereiche G").
Im Gegensatz dazu werden gemäß des in Verbindung mit den Fig. 2A bis 2E beschriebenen herkömmlichen Herstellungsverfahrens für einen Dünnschichttransistor Bereiche der Halbleiterschicht 37 und der dotierten Halbleiterschicht 39, die nicht über der Gate-Elektrode 33 liegen, in einem von dem Verfahrensschritt, in dem die zweite Metallschicht unter Ausbildung der Source- Elektrode und der Drain-Elektrode selektiv abgeätzt wird (Fig. 2D), verschiedenen Verfahrensschritt selektiv abgeätzt (Fig. 2C). Somit liegt ein erfindungsgemäß erreichter Vorteil darin, dass diese beiden Verfahrensschritte wirksam miteinander zu einem einzigen Abätzschritt verbunden wurden, wodurch die gesamte Anzahl an Maskierungsschritten verringert, die Produktionsleistung verbessert und das gesamte Herstellungsverfahren vereinfacht wurde.
Die Zusammensetzung und die Dicke der zweiten Isolierungsschicht 141 und der Halbleiterschicht 137 sind voneinander verschieden. Deshalb sind die Ätzgeschwindigkeit und der Ätzgrad im Bereich G' von denen im Bereich G" verschieden.
Das Produkt der vom Material abhängigen Ätzrate für die zweite Isolierungsschicht 141 mit deren Dicke sollte gleich dem Produkt der vom Material abhängigen Ätzrate der Halbleiterschicht 137 mit deren Dicke sein, so dass der Bereich G' sowie der Bereich G" ohne Überätzen der zwischen der Source-Elektrode 143a und der Drain-Elektrode 143b freiliegenden Halbleiterschicht 137 selektiv abgeätzt werden können.
Zum Beispiel können die zweite Isolierungsschicht 141 und die Halbleiterschicht 137 die gleiche Dicke aufweisen, wenn sie jeweils aus Materialien sind, die die gleiche Ätzrate aufweisen. Wenn die Source-Elektrode 143a, die Drain-Elektrode 143b, die dotierte Halbleiterschicht 139 und die Halbleiterschicht 137 jedoch unter Verwendung eines Ätzmittels in der gewünschten Form strukturiert wird, wird es bevorzugt, die zweite Isolierungsschicht 141 etwas dünner als die Halbleiterschicht 137 auszubilden, so dass der zu entfernende Bereich der dotierten Halbleiterschicht vollständig abgeätzt werden kann.
Wie aus Fig. 3F ersichtlich, wird eine ein Verbindungsloch aufweisende Isolierungsschicht 145 durch Aufbringen einer Si- Nitrid-Schicht ausgebildet, die bevorzugt durch Reaktion von Ammoniakgas, Silangas und Stickstoffgas in einem Plasma-CVD- Reaktor hergestellt wird. Dann wird eine transparente Elektrode 147 durch Aufbringen einer transparenten leitfähigen Schicht auf die Isolierungsschicht 145 und Einbringen derselben in das Verbindungsloch ausgebildet und durch dieses hindurch mit der Drain-Elektrode 147 elektrisch verbunden.
Der gemäß dem oben beschriebenen Verfahren hergestellte Dünnschichttransistor weist folgenden Aufbau auf. Eine Gate- Elektrode 133 ist auf dem transparenten Glassubstrat ausgebildet und von einer Gate-Isolierungsschicht 135 bedeckt. Eine Halbleiterschicht 137 ist auf der Gate-Isolierungsschicht 135 ausgebildet, und auf der Halbleiterschicht 137 ist eine dotierte Halbleiterschicht 139 mit zwei voneinander mittels eines Grabens abgetrennten Bereichen vorgesehen. Somit liegt ein Bereich der Halbleiterschicht aufgrund des Grabens frei.
Eine zweite Isolierungsschicht 141 ist auf entsprechenden, voneinander abgetrennten Teilbereichen der dotierten Halbleiterschicht ausgebildet. Auf den beiden Bereichen der dotierten Halbleiterschicht 139 und auf der zweiten Isolierungsschicht 141 ist eine Source-Elektrode bzw. eine Drain-Elektrode ausgebildet. Eine Passivierungsschicht bedeckt die Source-Elektrode 143a und die Drain-Elektrode 143b, die Gate-Isolierungsschicht 135 und einen Bereich der Halbleiterschicht, der von der dotierten Halbleiterschicht 139, der zweiten Isolierungsschicht 141 und der Source-Elektrode sowie der Drain-Elektrode nicht bedeckt ist. Ferner ist in der Passivierungsschicht ein Verbindungsloch ausgebildet, um die transparente Elektrode 147 mit der Drain-Elektrode 143b elektrisch zu verbinden.
Erfindungsgemäß kann das Herstellungsverfahren vereinfacht werden, und Herstellungskosten können gespart werden, da die Anzahl von Maskierungsschritten dadurch verringert ist, dass die Metallschicht, die zweite Isolierungsschicht, die dotierte Halbleiterschicht und die Halbleiterschicht in einem einzigen Verfahrensschritt selektiv abgeätzt werden können, da die zweite Isolierungsschicht zur Steuerung der Ätzrate dient.

Claims (13)

1. Herstellungsverfahren für einen Dünnschichttransistor mit folgenden Schritten:
Aufbringen einer ersten leitfähigen Schicht auf ein Substrat (131);
Strukturieren der ersten leitfähigen Schicht derart, dass eine Gate-Elektrode (133) gebildet wird;
Aufbringen einer ersten Isolierungsschicht (135) auf das Substrat (131) und die Gate-Elektrode (133);
Aufbringen einer Halbleiterschicht (137) auf die erste Isolierungsschicht (135);
Aufbringen einer dotierten Halbleiterschicht (139) auf die Halbleiterschicht (137);
Aufbringen einer zweiten Isolierungsschicht (141) auf die dotierte Halbleiterschicht (139);
selektives Abätzen der zweiten Isolierungsschicht (141) derart, dass von ihr eine Insel über und entsprechend der Gate- Elektrode (133) übrigbleibt;
Aufbringen einer zweiten leitfähigen Schicht auf die Isolierungsinsel und die dotierte Halbleiterschicht (139);
in einem einzigen Abätzschritt
selektives Abätzen der zweiten leitfähigen Schicht, der isolierenden Insel und der dotierten Halbleiterschicht (139) in einem ersten Bereich über der Gate-Elektrode (133) derart, dass die zweite leitfähige Schicht in zwei Bereiche aufgeteilt wird, so dass ein erster Anschluss und ein zweiter Anschluss des Dünnschichttransistors derart gebildet werden, dass die Halbleiterschicht (137) im ersten Bereich über der Gate- Elektrode (133) freiliegt, und
selektives Abätzen der zweiten leitfähigen Schicht, der dotierten Halbleiterschicht (139) und der Halbleiterschicht (137) in einem zweiten Bereich, der sich seitlich im Abstand von dem ersten Bereich befindet, so dass die erste Isolierungsschicht (135) in dem zweiten Bereich freiliegt.
2. Verfahren nach Anspruch 1, mit dem Schritt, dass eine Passivierungsschicht auf den ersten Anschluss, den zweiten Anschluss, die Halbleiterschicht (137) in dem ersten Bereich und die erste Isolierungsschicht (135) in dem zweiten Bereich aufgebracht wird.
3. Verfahren nach Anspruch 2, mit den Schritten, dass ein erster Bereich der Passivierungsschicht über dem ersten Anschluss entfernt wird, so dass dieser im ersten Bereich freiliegt;
Aufbringen einer transparenten leitfähigen Schicht auf die Passivierungsschicht und auf den freiliegenden Bereich des ersten Anschlusses;
Strukturieren der transparenten leitfähigen Schicht, so dass eine mit dem ersten Anschluss elektrisch leitend verbundene Elektrode gebildet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die zweite Isolierungsschicht (141) abhängig von deren Materialzusammensetzung auf die dotierte Halbleiterschicht (139) mit solch einer Dicke aufgebracht wird, dass in dem einzigen Abätzschritt die für das selektive Abätzen der zweiten Isolierungsschicht (141) im ersten Bereich erforderliche Zeit gleich der für das selektive Abätzen der Halbleiterschicht (137) im zweiten Bereich erforderlichen Zeit ist.
5. Verfahren nach Anspruch 4, wobei das Material der zweiten Isolierungsschicht (141) im wesentlichen die gleiche Ätzrate wie das Material der Halbleiterschicht (137) aufweist, und die zweite Isolierungsschicht (141) auf die dotierte Halbleiterschicht (139) mit einer Dicke aufgebracht wird, die im wesentlichen gleich der Dicke der Halbleiterschicht (137) ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Substrat (131) Glas aufweist.
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der erste Anschluss eine Drain-Elektrode (143b) und der zweite Anschluss eine Source-Elektrode (143a) des Dünnschichttransistors bildet.
8. Dünnschichttransistor mit:
einem Substrat (131);
einer Gate-Elektrode (133) auf der Oberfläche des Substrates (131);
einer ersten Isolierungsschicht (135) auf dem Substrat (131) und der Gate-Elektrode (133);
einer ersten Halbleiterschicht auf der ersten Isolierungsschicht (135);
einer dotierten zweiten Halbleiterschicht (139) auf der ersten Halbleiterschicht (137), wobei die dotierte zweite Halbleiterschicht (139) einen ersten Bereich und einen zweiten Bereich aufweist, die voneinander getrennt sind und einen Bereich der ersten Halbleiterschicht (137) zwischen ihnen freiliegen lassen;
einer zweiten Isolierungsschicht (141) auf entsprechenden Teilen des ersten Bereichs und des zweiten Bereichs der dotierten zweiten Halbleiterschicht (139); und
einer Source-Elektrode (143a) sowie einer Drain-Elektrode (143b) auf der zweiten Isolierungsschicht (141), die mit dem ersten Bereich und dem zweiten Bereich der dotierten zweiten Halbleiterschicht (139) in Verbindung stehen.
9. Dünnschichttransistor nach Anspruch 8, der aufweist:
eine Passivierungsschicht auf der Source-Elektrode (143a), der Drain-Elektrode (143b), dem freiliegenden Bereich der ersten Halbleiterschicht (137) und der ersten Isolierungsschicht (135), wobei die Passivierungsschicht ein Verbindungsloch aufweist, das einen Teil der Drain-Elektrode (143b) freiliegen lässt; und
eine transparente Elektrode auf der Passivierungsschicht, wobei die transparente Elektrode mit der Drain-Elektrode (143b) durch das Verbindungsloch hindurch verbunden ist.
10. Dünnschichttransistor nach Anspruch 8 oder 9, wobei die Dicke der zweiten Isolierungsschicht (141) im wesentlichen gleich der Dicke der ersten Halbleiterschicht (137) ist.
11. Dünnschichttransistor nach Anspruch 8 oder 9, wobei die Dicke der zweiten Isolierungsschicht (141) etwas kleiner als die der ersten Halbleiterschicht (137) ist.
12. Dünnschichttranssistor nach Anspruch 8 oder 9, wobei die zweite Isolierungsschicht (141) und die erste Halbleiterschicht (137) im wesentlichen gleiche Ätzraten aufweisen.
13. Dünnschichttransistor nach Anspruch 8 oder 9, wobei die zweite Isolierungsschicht (141) an den freiliegenden Bereich der ersten Halbleiterschicht (137) angrenzt.
DE19714692A 1996-04-09 1997-04-09 Dünnschichttransistor und Herstellungsverfahren dafür Expired - Fee Related DE19714692C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010638A KR100232677B1 (ko) 1996-04-09 1996-04-09 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조

Publications (2)

Publication Number Publication Date
DE19714692A1 DE19714692A1 (de) 1997-10-30
DE19714692C2 true DE19714692C2 (de) 1999-09-02

Family

ID=19455338

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19714692A Expired - Fee Related DE19714692C2 (de) 1996-04-09 1997-04-09 Dünnschichttransistor und Herstellungsverfahren dafür

Country Status (6)

Country Link
US (2) US5814836A (de)
JP (1) JP4169811B2 (de)
KR (1) KR100232677B1 (de)
DE (1) DE19714692C2 (de)
FR (1) FR2747234B1 (de)
GB (1) GB2312093B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
KR100255591B1 (ko) * 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
US5990986A (en) * 1997-05-30 1999-11-23 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
KR100333180B1 (ko) * 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
JP4246298B2 (ja) * 1998-09-30 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶ディスプレイパネルの製造方法
TW437097B (en) * 1999-12-20 2001-05-28 Hannstar Display Corp Manufacturing method for thin film transistor
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100660813B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 엑스레이 디텍터용 어레이기판 제조방법
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100731037B1 (ko) * 2001-05-07 2007-06-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100464205B1 (ko) * 2001-07-10 2005-01-03 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자 및 그 제조방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
AU2003211404A1 (en) * 2002-02-28 2003-09-09 Fujitsu Limited Dynamic pressure bearing manufacturing method, dynamic pressure bearing, and dynamic pressure bearing manufacturing device
KR100683760B1 (ko) * 2005-02-18 2007-02-15 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
TWI269450B (en) * 2005-12-20 2006-12-21 Taiwan Tft Lcd Ass A direct patterned method for manufacturing a metal layer of a semiconductor device
KR100774950B1 (ko) * 2006-01-19 2007-11-09 엘지전자 주식회사 전계발광소자
US7674662B2 (en) * 2006-07-19 2010-03-09 Applied Materials, Inc. Process for making thin film field effect transistors using zinc oxide
US7696096B2 (en) * 2006-10-10 2010-04-13 Palo Alto Research Center Incorporated Self-aligned masks using multi-temperature phase-change materials
KR100822216B1 (ko) * 2007-04-09 2008-04-16 삼성에스디아이 주식회사 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법
CN101911267A (zh) * 2008-04-08 2010-12-08 夏普株式会社 半导体装置及其制造方法
KR101337195B1 (ko) * 2008-10-10 2013-12-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치
TWI511302B (zh) * 2013-08-23 2015-12-01 Ye Xin Technology Consulting Co Ltd 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5320973A (en) * 1986-07-11 1994-06-14 Fuji Xerox Co., Ltd. Method of fabricating a thin-film transistor and wiring matrix device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196915B1 (de) * 1985-03-29 1991-08-14 Matsushita Electric Industrial Co., Ltd. Dünnschicht-Transistorenanordnung und Methode zu deren Herstellung
US4933296A (en) * 1985-08-02 1990-06-12 General Electric Company N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays
JPS62291067A (ja) * 1986-06-10 1987-12-17 Nec Corp 薄膜トランジスタの製造方法
JPH02109341A (ja) * 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5427962A (en) * 1991-11-15 1995-06-27 Casio Computer Co., Ltd. Method of making a thin film transistor
KR950010041B1 (ko) * 1992-03-28 1995-09-06 현대전자산업주식회사 콘택 홀(contact hole) 구조 및 그 제조방법
EP0638202A1 (de) * 1993-03-01 1995-02-15 General Electric Company Durch "lift-off"-technik hergestellter selbstausrichtender dünnschicht-transistor
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5320973A (en) * 1986-07-11 1994-06-14 Fuji Xerox Co., Ltd. Method of fabricating a thin-film transistor and wiring matrix device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 09-045924 A, in Pat. Abstr. of Japan, (CD-ROM),Unexamined Applications, Vol. 97, No.2 *

Also Published As

Publication number Publication date
GB2312093A (en) 1997-10-15
KR970072480A (ko) 1997-11-07
US5814836A (en) 1998-09-29
US5963797A (en) 1999-10-05
KR100232677B1 (ko) 1999-12-01
DE19714692A1 (de) 1997-10-30
FR2747234B1 (fr) 2000-07-21
JP4169811B2 (ja) 2008-10-22
GB9706932D0 (en) 1997-05-21
GB2312093B (en) 1998-06-03
JPH1041521A (ja) 1998-02-13
FR2747234A1 (fr) 1997-10-10

Similar Documents

Publication Publication Date Title
DE19714692C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE69808405T2 (de) Anschlussflächenstruktur für Flüssigkristallanzeige und Halbleiterbauelement und Verfahren zu deren Herstellung
DE19811624B4 (de) Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD
DE19624916C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE69833717T2 (de) Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix mit querelektrischem Feld und Verfahren zu ihrer Herstellung
DE69216311T2 (de) Herstellung von einem Dünnschicht-Transistor
DE68921567T2 (de) Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
DE19712233C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE10355666B4 (de) Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung
DE19752649C2 (de) Flüssigkristallanzeigevorrichtung und ein Verfahren zu ihrer Herstellung
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102004051624B4 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE69408000T2 (de) Flüssigkristall-Anzeigevorrichtungen mit aus Metalloxid und Halbleitermaterial bestehenden Mehrschicht-Gatebusleitungen
DE69622607T2 (de) Flüssigkristall-Anzeige und Verfahren zu ihrer Herstellung
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE3714164A1 (de) Fluessigkristallanzeige
DE19809084A1 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE19724245B4 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19736204A1 (de) Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür
DE69633533T2 (de) Herstellung eines Gitters mit metallischen Abtastzeilen zur Steuerung von Halbleiter-Gitterzeilen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141101