DE19809084A1 - Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür - Google Patents

Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür

Info

Publication number
DE19809084A1
DE19809084A1 DE19809084A DE19809084A DE19809084A1 DE 19809084 A1 DE19809084 A1 DE 19809084A1 DE 19809084 A DE19809084 A DE 19809084A DE 19809084 A DE19809084 A DE 19809084A DE 19809084 A1 DE19809084 A1 DE 19809084A1
Authority
DE
Germany
Prior art keywords
gate
source
pad
bus line
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19809084A
Other languages
English (en)
Other versions
DE19809084C2 (de
Inventor
Jeom Jae Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of DE19809084A1 publication Critical patent/DE19809084A1/de
Application granted granted Critical
Publication of DE19809084C2 publication Critical patent/DE19809084C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Description

Die Erfindung betrifft eine Aktivmatrixflüssigkristallanzeigevorrichtung (AMLCD) welche ein aktives Paneel mit zu einer Matrix angeordneten Dünnschichttransistoren (TFT) und Pixelelektroden aufweist und ein Verfahren zur Herstellung der AMLCD, insbesondere ein Verfahren, welches in der Sourcebusleitung und dem Sourcepad auftretende Defekte verringert.
Unter unterschiedlichen Anzeigevorrichtungen zum Anzeigen von Bildern auf einem Bildschirm sind Dünnschicht- Flachpaneelanzeigevorrichtungen weit verbreitet, weil sie vergleichsweise dünn und leicht sind.
Flüssigkristallanzeigevorrichtungen werden intensiv entwickelt und untersucht, weil sie eine genügend hohe Auflösung und ausreichend schnelle Wiederholrate zum Anzeigen von beweglichen Bildern aufweisen.
Das Prinzip der Flüssigkristallanzeigevorrichtungen beruht auf optischer Anisotropie und Polarisationseingenschaften eines Flüssigkristallmaterials. Die Flüssigkristallmoleküle sind relativ dünn und lang und weisen Richtungs- und Polarisationseingenschaften auf. Durch diese Eigenschaften kann die Richtung, in welcher die Flüssigkristallmoleküle ausgerichtet sind, durch Anlegen eines externen elektrischen Feldes kontrolliert werden. Abhängig von der Ausrichtung der Flüssigkristallmoleküle wird Licht entweder durch die Flüssigkristallmoleküle hindurchgelassen oder nicht. Eine Flüssigkristallanzeigevorrichtung nutzt effektiv dieses charakteristische Verhalten von Flüssigkristallmaterial. Kürzlich erhielten AMLCDs, welche zu einer Matrix angeordnete Dünnschichttransistoren und Pixelelektroden aufweisen, große Aufmerksamkeit, weil sie eine gute Bildqualität haben und natürliche Farben liefern.
Im folgenden wird der Aufbau einer konventionellen Flüssigkristallanzeigevorrichtung beschrieben. Die konventionelle Flüssigkristallanzeigevorrichtung weist zwei Paneele mit jeweils vielen darauf angeordneten Elementen und eine zwischen den beiden Paneelen ausgebildete Flüssigkristallschicht auf. Das erste Paneel (oder Farbfilterpaneel) weist rote (R), grüne (G) und blaue (B) Farbfilter auf, welche auf einem transparenten Substrat des ersten Paneels entsprechend den Pixeln der Flüssigkristallanzeigevorrichtung aufeinanderfolgend angeordnet sind, um mit einer Matrix von Pixeln zusammenzuwirken, wobei jedem Pixel jeweils eine Gruppe von diesen drei Filtern, d. h. jeweils ein roter (R), ein grüner (G) und ein blauer (B) Farbfilter zugeordnet ist. Zwischen diesen Farbfiltergruppen ist eine schwarze Matrix angeordnet. Auf den Farbfiltern ist eine gemeinsame Elektrode ausgebildet.
Das zweite Paneel (oder aktive Paneel) weist eine Mehrzahl von Pixelelektroden auf, welche auf einem transparenten Substrat an den Pixeln der Flüssigkristallanzeigevorrichtung entsprechenden Positionen ausgebildet sind. Das erste Paneel und das zweite Paneel sind derart zusammengefügt, daß die Mehrzahl von Pixelelektroden der Mehrzahl von Farbfiltern zugewandt ist. Eine Mehrzahl von Signalbusleitungen ist sich in der Zeilenrichtung der Pixelelektroden erstreckend angeordnet. Eine Mehrzahl von Datenbusleitungen ist sich in der Spaltenrichtung der Pixelelektroden erstreckend angeordnet. In einem Eckbereich der Pixelelektrode ist ein Dünnschichttransistor ausgebildet, um ein elektrisches Signal an das Pixel anzulegen. Die Gateelektrode des Dünnschichttransistors ist an eine entsprechende Signalbusleitung (d. h. Gatebusleitung) angeschlossen und die Sourceelektrode des Dünnschichttransistors ist an eine entsprechende Datenbusleitung (d. h. Sourcebusleitung) angeschlossen. Die Endbereiche der Gatebusleitungen und die der Sourcebusleitungen weisen Pole (Pads) auf, um extern angelegte elektrische Signale aufzunehmen.
Das oben beschriebene erste und das zweite Paneel werden miteinander verbunden und einander zugewandt angeordnet, wobei sie einen vorbestimmten Abstand (Zellspalt) zueinander aufweisen und ein Flüssigkristallmaterial in den Zellspalt zwischen die beiden Paneele injiziert wird.
Der Herstellungsprozeß für das konventionelle Flüssigkristallpaneel ist ziemlich kompliziert und erfordert mehrere unterschiedliche Herstellungsschritte. Insbesondere das aktive Paneel mit Dünnschichttransistoren und Pixelelektroden erfordert viele Herstellungsschritte. Deswegen ist es nützlich, die Anzahl der Herstellungsschritte zu reduzieren, um die möglichen Defekte, welche während der Herstellung des aktiven Paneels auftreten können, zu verringern, und um die Zeit, den Aufwand und die Schwierigkeiten, welche die Herstellung der Flüssigkristallanzeige mit sich bringt, zu verringern.
Bei einem konventionellen Herstellungsverfahren eines aktiven Paneels wird Aluminium oder Aluminiumlegierung von geringem elektrischen Widerstand verwendet, um die Gatebusleitung und die Gateelektrode auszubilden, und die Oberfläche des Aluminiums wird anodisiert, um Unebenheiten (Hillocks) durch Ausbilden eines anodischen Oxidfilms zu vermeiden. Dadurch sind mindestens 8 Maskierungsschritte erforderlich.
Jedoch führte eine spätere Entwicklung des Herstellungsverfahrens zur Reduzierung der Anzahl der erforderlichen Maskierungsschritte. Beispielsweise wird nach dem Ausbilden der Gatebusleitung die Oberfläche des Aluminiums mit einer Metallschicht wie Chrom oder Molybdän bedeckt anstatt anodisiert. Deswegen wird die Gesamtzahl der Maskierungsschritte durch Eliminieren des Anodisierungsschrittes und des Schrittes des Abschneidens des zum Anodisieren verwendeten Kurzschlußbügels um 1 oder 2 reduziert.
Diese konventionelle Herstellungsmethode wird mit Bezug auf die Fig. 1 bis 4d näher erläutert. Die Fig. 1 zeigt eine Draufsicht auf einen Abschnitt eines konventionellen aktiven Paneels. Die Fig. 2a bis 2e zeigen Querschnittsansichten des Dünnschichttransistors entlang der Linie II-II aus Fig. 1. Die Fig. 3a bis 3d zeigen Querschnittsansichten des Gatepads und der Gatebusleitung entlang der Linie III-III aus Fig. 1. Die Fig. 4a bis 4d zeigen Querschnittsansichten des Sourcepads und der Sourcebusleitung entlang der Linie IV-IV aus Fig. 1.
Auf einem transparenten Substrat 1 wird Aluminium oder Aluminiumlegierung durch Vakuumbedampfen aufgetragen und durch Fotolithographie strukturiert, um eine Gatebusleitung 13a mit geringem Widerstand auszubilden (Fig. 3a). Dann wird Chrom oder Chromlegierung auf die Oberfläche des Aluminiums oder der Aluminiumlegierung einschließlich der Gatebusleitung 13a mit geringem Widerstand durch Vakuumbedampfen aufgetragen und strukturiert, um eine Gateelektrode 11 und ein Gatepad 15 auszubilden (Fig. 2a). Gleichzeitig wird eine Gatebusleitung 13 ausgebildet, indem die Chromschicht die Gatebusleitung 13a mit niedrigem Widerstand vollständig bedeckend ausgebildet wird (Fig. 3b).
Dann wird ein Isoliermaterial wie Siliziumoxid (SixOy) und Siliziumnitrit (SixNy) auf die Oberfläche einschließlich der Gatebusleitung 13 vakuumbedampft, um eine Gateisolierschicht 17 (Fig. 4a) auszubilden. Dann wird ein Halbleitermaterial wie amorphes Silizium und ein dotiertes Halbleitermaterial wie mit Fremdatomen dotiertes Silizium nacheinander auf der Isolierschicht 17 ausgebildet. Das Halbleitermaterial und das dotierte Halbleitermaterial werden außer an einem aktiven Bereich über der Gateelektrode 11 abgeätzt, um eine Halbleiterschicht 35 und eine dotierte Halbleiterschicht 37 auszubilden wie aus Fig. 2b ersichtlich. In diesem Schritt des Entfernens der Halbleiterschicht und der dotierten Halbleiterschicht werden das Halbleitermaterial und das dotierte Halbleitermaterial auch von Bereichen entfernt, an welchen Sourcepads und Sourcebusleitungen ausgebildet werden sollen.
Dann wird Chrom oder Chromlegierung auf die Oberfläche einschließlich der dotierten Halbleiterschicht 37 durch Vakuumbedampfen aufgetragen und strukturiert, um eine Sourceelektrode 21, eine Drainelektrode 31, eine Sourcebusleitung 23 und ein Sourcepad 25 auszubilden. Dabei werden die Sourceelektrode 21 und die Drainelektrode 31 über der Gateelektrode 11 auf der dotieren Halbleiterschicht 37 ausgebildet und voneinander durch einen bestimmten Abstand getrennt. Der freiliegende Bereich der dotierten Halbleiterschicht 37 zwischen der Sourceelektrode 21 und der Drainelektrode 31 wird entfernt (Fig. 2c), wobei die Sourceelektrode 21 und die Drainelektrode 31 als Maske verwendet werden. Die Sourcebusleitung 23, welche auf der Gateisolierschicht 17 ausgebildet ist, ist an die in Zeilenrichtung ausgebildeten Sourceelektroden 21 angeschlossen (Fig. 1) und das Sourcepad 25 ist am Endabschnitt der Sourcebusleitung 23 ausgebildet (Fig. 4b).
Ein Isoliermaterial wie Siliziumoxid und Siliziumnitrit wird auf der gesamten resultierenden Oberfläche des Substrats einschließlich der Sourceelektrode 21, der Drainelektrode 31, der Sourcebusleitung 23 und des Sourcepads 25 durch Vakuumbedampfen aufgetragen, um eine Schutzschicht 41 auszubilden (Fig. 2d). Dann wird ein Bereich der Schutzschicht 41 durch Strukturieren entfernt, um ein Drainkontaktloch 71 über der Drainelektrode 31 auszubilden (Fig. 2d). Gleichzeitig wird ein Bereich der Schutzschicht 41, welcher das Sourcepad 25 bedeckt, entfernt, um ein Sourcepadkontaktloch 61 über dem Sourcepad 25 auszubilden (Fig. 4c) und ein Bereich der Schutzschicht 41 und der Gateisolierschicht 17 werden entfernt, um ein Gatepadkontaktloch 51 über dem Gatepad 15 auszubilden (Fig. 3c).
Dann wird Indium-Zinn-Oxid auf die resultierende Oberfläche des Substrats einschließlich der Schutzschicht 41 vakuumbedampft und strukturiert, um eine Pixelelektrode 33, einen Sourcepadanschluß 67 und einen Gatepadanschluß 57 auszubilden. Die Pixelelektrode 33 ist durch das Drainkontaktloch 71 an die Drainelektrode 31 angeschlossen (Fig. 2e). Der Sourcepadanschluß 67 ist durch das Sourcepadkontaktloch 61 an das Sourcepad 25 angeschlossen (Fig. 4d). Der Gatepadanschluß 57 ist durch das Gatepadkontaktloch 51 an das Gatepad 15 angeschlossen (Fig. 3d).
Wie oben beschrieben weist die Struktur des Gatepads des durch ein konventionelles Verfahren hergestellten aktiven Paneels ein Gatepad aus Aluminium und einen Gatepadanschluß aus Indiumzinnoxid auf, welcher durch ein Gatepadkontaktloch an das Gatepad angeschlossen ist. Der Aufbau des Sourcepads weist ein Sourcepad aus Chrom und einen Sourcepadanschluß aus Indiumzinnoxid auf, welcher durch das Sourcepadkontaktloch an das Sourcepad angeschlossen ist. Während der unterschiedlichen Prozeßschritte zum Herstellen des aktiven Paneels können Risse in dem Sourcepad entstehen, welche Leitungsunterbrechungen hervorrufen und dadurch Defekte in dem aktiven Paneel der Flüssigkristallanzeige bewirken, weil das Sourcepad auf der Gateisolierschicht aus Chrom ausgebildet ist.
Zum Lösen dieser Probleme werden durch die Erfindung eine Flüssigkristallanzeigevorrichtung und ein Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung bereitgestellt, bei welcher Leitungsunterbrechungen in dem Sourcepad während der Herstellung vermieden werden und dadurch Defekte in dem aktiven Paneel verringert und die Produktionsausbeute des Herstellungsprozesses erhöht werden.
Gemäß einer bevorzugten Ausführungsform der Erfindung weist eine Flüssigkristallanzeigevorrichtung ein Dummysourcepad und eine Dummysourcebusleitung auf, um das Sourcepad und die Sourcebusleitung jeweils zu schützen, und um Leitungsunterbrechungen in dem Sourcepad und der Sourcebusleitung jeweils zu verhindern.
Gemäß einer anderen bevorzugten Ausführungsform der Erfindung weist ein Herstellungsverfahren für eine Flüssigkristallanzeigevorrichtung folgende Schritte auf:
Ausbilden einer Gatebusleitung unter Verwendung eines ersten leitenden Materials auf einem Substrat; Ausbilden einer Isolierschicht auf der resultierenden Oberfläche des Substrats einschließlich der Gatebusleitung durch Auftragen eines Isoliermaterials; Ausbilden einer Halbleiterschicht, einer dotierten Halbleiterschicht und eines Dummysourcepads auf dem Substrat einschließlich der Gateisolierschicht durch aufeinanderfolgendes Auftragen und Strukturieren eines Halbleitermaterials und eines dotierten Halbleitermaterials;
Ausbilden einer Sourcebusleitung und eines Sourcepads, welche das Dummysourcepad auf dem Substrat bedeckt durch Auftragen und Strukturieren eines zweiten leitenden Materials.
In den Zeichnungen zeigen:
Fig. 1 eine vergrößerte Draufsicht auf einen Abschnitt eines konventionellen aktiven Paneels;
Fig. 2a bis 2e Querschnittsansichten entlang der Linie II-II aus Fig. 1, welche die Herstellungsschritte zum Ausbilden eines Dünnschichttransistors eines konventionellen aktiven Paneels zeigen;
Fig. 3a bis 3d Querschnittsansichten entlang der Linie III-III aus Fig. 1, welche die Herstellungsschritte zum Ausbilden eines Gatepads und einer Gatebusleitung eines konventionellen aktiven Paneels zeigen;
Fig. 4a bis 4d Querschnittsansichten entlang der Linie IV-IV aus Fig. 1, welche die Herstellungsschritte zum Ausbilden eines Sourcepads und einer Sourcebusleitung eines konventionellen aktiven Paneels zeigen;
Fig. 5 eine vergrößerte Draufsicht auf einen Abschnitt eines aktiven Paneels gemäß einer bevorzugten Ausführungsform der Erfindung;
Fig. 6a bis 6e Querschnittsansichten entlang der Linie VI-VI aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Dünnschichttransistors eines aktiven Paneels gemäß einer bevorzugten Ausführungsform der Erfindung zeigen;
Fig. 7a bis 7d Querschnittsansichten entlang der Linie VII-VII aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Gatepads und einer Gatebusleitung eines aktiven Paneels gemäß einer bevorzugten Ausführungsform der Erfindung zeigen;
Fig. 8a bis 8d Querschnittsansichten entlang der Linie VIII-VIII aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Sourcepad und einer Sourcebusleitung eines aktiven Paneels gemäß einer bevorzugten Ausführungsform der Erfindung zeigen;
Fig. 9a bis 9d Querschnittsansichten entlang der Linie IX-IX aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Sourcepads und einer Sourcebusleitung eines aktiven Paneels gemäß einer bevorzugten Ausführungsform der Erfindung zeigen;
Fig. 10a bis 10f Querschnittsansichten entlang der Linie VI-VI aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Dünnschichttransistors eines aktiven Paneels gemäß einer anderen bevorzugten Ausführungsform der Erfindung zeigen; und
Fig. 11a bis 11d Querschnittsansichten entlang der Linie VII-VII aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Gatepads und einer Gatebusleitung eines aktiven Paneels gemäß einer anderen bevorzugten Ausführungsform der Erfindung zeigen.
Gemäß der bevorzugten Ausführungsform der Erfindung wird eine Gatebusleitung mit niedrigem Widerstand auf dem Substrat unter Verwendung eines ersten Metalls ausgebildet. Ein zweites Metall wird bevorzugt durch Vakuumbedampfen auf der resultierenden Oberfläche des Substrats einschließlich der Gatebusleitung mit niedrigem Widerstand aufgebracht und strukturiert, um eine Gateelektrode und ein Gatepad auszubilden. Bevorzugt wird gleichzeitig eine Gatebusleitung (eine zweite Gatebusleitungsschicht) die Gatebusleitung mit niedrigem Widerstand (die erste Gatebusleitungsschicht) bedeckend ausgebildet. Ein Isoliermaterial wird bevorzugt durch Vakuumbedampfen auf der resultierenden Oberfläche des Substrats einschließlich der Gateelektrode, der Gatebusleitung und des Gatepads aufgetragen und strukturiert, um eine Gateisolierschicht auszubilden. Ein Halbleitermaterial und ein dotiertes Halbleitermaterial, wie mit Fremdatomen dotiertes Halbleitermaterial, werden aufeinanderfolgend auf der resultierenden Oberfläche des Substrats einschließlich der Isolierschicht aufgebracht und strukturiert, um eine Halbleiterschicht und eine darauf angeordnete dotierte Halbleiterschicht über der Gateelektrode (d. h. im Bereich des TFT) auszubilden. Gemäß der bevorzugten Ausführungsformen der Erfindung werden während des Schrittes des Strukturierens des Halbleitermaterials und des dotierten Halbleitermaterials Bereiche des intrinsischen Halbleitermaterials und des dotierten Halbleitermaterials zusätzlich an den Stellen, an welchen ein Sourcepad und eine Sourcebusleitung später ausgebildet werden sollen belassen, d. h. nicht entfernt, um eine Dummysourcebusleitung bzw. ein Dummysourcepad auszubilden. Dann wird ein drittes Metall bevorzugt durch Vakuumbedampfen auf der resultierenden Oberfläche des Substrats einschließlich der dotierten Halbleiterschicht aufgebracht und strukturiert, um eine Sourceelektrode, eine Drainelektrode, eine Sourcebusleitung und ein Sourcepad auszubilden. Ein Isoliermaterial wird bevorzugt durch Vakuumbedampfen auf der resultierenden Oberfläche des Substrats aufgetragen, um eine Schutzschicht auszubilden. Der Bereich der Schutzschicht über der Drainelektrode und der Bereich der Schutzschicht über dem Sourcepad werden dann entfernt, um jeweils ein Drainkontaktloch und ein Sourcepadkontaktloch auszubilden. Der Bereich der Schutzschicht und der Isolierschicht über dem Gatepad wird dann entfernt, um ein Gatepadkontaktloch auszubilden. Ein leitendes Material wird bevorzugt durch Vakuumbedampfen auf die resultierende Oberfläche des Substrats einschließlich der Schutzschicht aufgetragen und strukturiert, um eine durch das Drainkontaktloch hindurch an die Drainelektrode angeschlossene Pixelelektrode, einen durch das Gatepadkontaktloch hindurch an das Gatepad angeschlossenen Gatepadanschluß und einen durch das Sourcepadkontaktloch hindurch an das Sourcepad angeschlossenen Sourcepadanschluß auszubilden.
Im folgenden wird das Herstellungsverfahren eines aktiven Paneels gemäß einer bevorzugten Ausführungsform der Erfindung näher erläutert.
Bezogen auf die Fig. 5 bis 9d wird eine erste bevorzugte Ausführungsform der Erfindung näher erläutert. Dabei zeigen:
Fig. 5 eine vergrößerte Draufsicht auf einen Abschnitt eines aktiven Paneels gemäß einer bevorzugten Ausführungsform der Erfindung;
Fig. 6a bis 6e Querschnittsansichten entlang der Linie VI-VI aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Dünnschichttransistors eines aktiven Paneels zeigen;
Fig. 7a bis 7d Querschnittsansichten entlang der Linie VII-VII aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Gatepads und einer Gatebusleitung eines aktiven Paneels zeigen;
Fig. 8a bis 8d Querschnittsansichten entlang der Linie VIII-VIII aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Sourcepads und einer Sourcebusleitung eines aktiven Paneels zeigen;
Fig. 9a bis 9d Querschnittsansichten entlang der Linie IX-IX aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Sourcepads und einer Sourcebusleitung eines aktiven Paneels zeigen.
Aluminium oder Aluminiumlegierung wird durch Vakuumbedampfen auf ein transparentes Substrat 101 aufgebracht und strukturiert, um eine Gatebusleitung 13a (d. h. eine erste Gatebusleitungsschicht) an der Stelle auszubilden, an der später die Gatebusleitung 113 (d. h. eine zweite Gatebusleitungsschicht) ausgebildet wird (Fig. 7a).
Ein Metall wie Chrom, Tantal, Molybdän und Antimon wird durch Vakuumbedampfen auf die resultierende Oberfläche des Substrats einschließlich der Gasbusleitung 113a mit niedrigem Widerstand aufgetragen und strukturiert, um eine Gateelektrode 111 und ein Gatepad 115 auszubilden (Fig. 6a). Gleichzeitig wird eine Gatebusleitung 113 aus diesem Metall die aus Aluminium hergestellte Gatebusleitung 113a mit niedrigem Widerstand bedeckend ausgebildet, um Unebenheiten (Hillocks) auf der Oberfläche des Aluminium zu vermeiden. Das Gatepad 115 wird dabei am Ende der Gatebusleitung 113 ausgebildet (Fig. 7b).
Ein Isoliermaterial wie Siliziumoxid und Siliziumnitrit wird durch Vakuumbedampfen auf der resultierenden Oberfläche des Substrats einschließlich der Gateelektrode 111 der Gatebusleitung 113 und des Gatepads 115 aufgebracht, um eine Gateisolierschicht 117 auszubilden.
Dann werden ein Halbleitermaterial, wie intrinsisches amorphes Silizium, und ein dotiertes Halbleitermaterial, wie mit Fremdatomen dotiertes amorphes Silizium, aufeinanderfolgend auf der Gateisolierschicht 117 aufgebracht und strukturiert, um eine Halbleiterschicht 135 und eine dotierte Halbleiterschicht 137 über der Gateelektrode 111 auszubilden. Während des Schritts dieses Strukturierens werden ferner eine Dummysourcebusleitung 139 und ein Dummysourcepad 149 jeweils an den Stellen ausgebildet, an welchen eine Sourcebusleitung 123 bzw. ein Sourcepad 125 später ausgebildet werden sollen, indem ermöglicht wird, daß Bereiche des Halbleitermaterials und des dotierten Halbleitermaterials an den entsprechenden Stellen verbleiben (Fig. 6b, Fig. 8a und Fig. 9a).
Danach wird Chrom oder Chromlegierung durch Vakuumbedampfen auf die resultierende Oberfläche des Substrats aufgetragen und strukturiert, um eine Sourceelektrode 121 und eine Drainelektrode 131 auf der dotierten Halbleiterschicht 137 im Bereich über der Gateelektrode 111, eine Sourcebusleitung 123 und ein Sourcepad 125 auf der dotierten Halbleiterschicht der Dummysourcebusleitung 139 bzw. des Dummysourcepads 149 auszubilden. Hier werden die Sourceelektrode 121 und die Drainelektrode 131 voneinander getrennt über der Gateelektrode 111 ausgebildet. Der freiliegende Bereich der dotierten Halbleiterschicht 137 zwischen der Drainelektrode 131 und der Sourceelektrode 121 wird durch Abätzen entfernt, wobei die Sourceelektrode 121 und die Drainelektrode 131 als Masken verwendet werden (Fig. 6c). Die Sourcebusleitung 123 ist an die in Zeilenrichtung ausgebildeten Sourceelektroden 121 angeschlossen. Die bevorzugt aus den Halbleitermaterialien 135 und 137 hergestellte Dummysourcebusleitung 139 wird von der Sourcebusleitung 123 bedeckt. Das Sourcepad 125 wird am Ende der Sourcebusleitung 123 derart ausgebildet, daß von ihm das aus dem Halbleitermaterial 135 und dem dotierten Halbleitermaterial 137 hergestellte Dummysourcepad 149 bedeckt wird (Fig. 8b und Fig. 9b).
Danach wird ein Isoliermaterial wie Siliziumoxid oder Siliziumnitrit durch Vakuumbedampfen auf der resultierenden Oberfläche des Substrats einschließlich der Sourceelektrode 121, der Sourcebusleitung 123, des Sourcepad 125 und der Drainelektrode 131 aufgetragen, um eine Schutzschicht 141 auszubilden. Die Schutzschicht 141 wird strukturiert, um ein Drainkontaktloch 171 über der Drainelektrode 131 (Fig. 6d) und ein Sourcepadkontaktloch 161 über dem Sourcepad 125 (Fig. 8c und Fig. 9c) auszubilden. Gleichzeitig werden die Schutzschicht 141 und die Gateisolierschicht 117 zusammen selektiv entfernt, um ein Gatepadkontaktloch 151 über dem Gatepad 115 auszubilden (Fig. 7c).
Ein transparentes leitendes Material wie Indiumzinnoxid wird durch Vakuumbedampfen auf der resultierenden Oberfläche des Substrats einschließlich der Schutzschicht 141 aufgebracht und strukturiert, um eine Pixelelektrode 133, einen Sourcepadanschluß 167 und einen Gatepadanschluß 157 auszubilden. Die Pixelelektrode 133 wird dabei durch das Drainkontaktloch 171 hindurch an die Drainelektrode 131 angeschlossen (Fig. 6e). Der Sourcepadanschluß 167 wird dabei durch das Sourcepadkontaktloch 161 hindurch an das Sourcepad 125 angeschlossen (Fig. 8d und Fig. 9c). Der Gatepadanschluß 157 wird dabei durch das Gatepadkontaktloch 151 hindurch an das Gatepad 115 angeschlossen (Fig. 7d). Bei dieser bevorzugten Ausführungsform weist der Gatepadbereich das aus Aluminium hergestellte Gatepad 115 und den aus Indiumzinnoxid hergestellten Gatepadanschluß 157 auf, welcher an das Gatepad 115 durch das Gatepadkontaktloch 151 hindurch angeschlossen ist. Der Sourcepadbereich weist das Sourcepad 125 auf, das bevorzugt aus einem Metall hergestellt ist, welches dasselbe Metall ist, das zum Ausbilden der Sourcebusleitung 123 verwendet wird. Das aus den Halbleitermaterialien 135 und 137 hergestellte Dummysourcepad 149 ist von dem Sourcepad 125 bedeckt und der Sourcepadanschluß 167 ist durch das Sourcepadkontaktloch 161 hindurch an das Sourcepad 125 angeschlossen. Zusätzlich ist die aus den Halbleitermaterialien 135 und 137 hergestellte Dummysourcebusleitung 139 von der Sourcebusleitung 123 bedeckt.
Bezogen auf die Fig. 5, 8a bis 8d, 9a bis 9d, 10a bis 10f, 11a bis 11e wird eine zweite bevorzugte Ausführungsform der Erfindung näher erläutert. Dabei zeigen:
Fig. 5 eine vergrößerte Draufsicht auf einen Abschnitt eines aktiven Paneels gemäß einer bevorzugten Ausführungsform der Erfindung;
Fig. 8a bis 8d Querschnittsansichten entlang der Linie VIII-VIII aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Sourcepads und einer Sourcebusleitung eines aktiven Paneels zeigen;
Fig. 9a bis 9d Querschnittsansichten entlang der Linie IX-IX aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Sourcepads und einer Sourcebusleitung eines aktiven Paneels zeigen;
Fig. 10a bis 10f Querschnittsansichten entlang der Linie VI-VI aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Dünnschichttransistors eines aktiven Paneels zeigen; und
Fig. 11a bis 11d Querschnittsansichten entlang der Linie VII-VII aus Fig. 5, welche die Herstellungsschritte zum Ausbilden eines Gatepads und einer Gatebusleitung eines aktiven Paneels zeigen.
Aluminium oder Aluminiumlegierung wird durch Vakuumbedampfen auf einem transparentem Substrat 101 aufgetragen und strukturiert, um eine Gatebusleitung 113a mit niedrigem Widerstand, eine Gateelektrode 111a mit niedrigem Widerstand und ein Gatepad 115a mit niedrigem Widerstand auszubilden. Die Gateelektrode 111a mit niedrigem Widerstand erstreckt sich bevorzugt aus der Gatebusleitung 113a mit niedrigem Widerstand und ist in einem Eckbereich eines jeden Pixels von einer zu einer Matrix angeordneten Pixelanordnung ausgebildet. Das Gatepad 115a mit niedrigem Widerstand ist an einem Ende der Gatebusleitung 113a mit niedrigem Widerstand ausgebildet, an welchem Ende ein externes Spannungssignal angelegt wird (Fig. 10a und Fig. 11a).
Ein Metall wie Chrom, Tantal, Molybdän oder Antimon wird durch Vakuumbedampfen auf die resultierende Oberfläche des Substrats einschließlich der Gasbusleitung 113a mit niedrigem Widerstand, der Gateelektrode 111a mit niedrigem Widerstand und des Gatepads 115a mit niedrigem Widerstand aufgetragen und strukturiert, um eine Gateelektrode 111, eine Gatebusleitung 113 und ein Gatepad 115 auszubilden (Fig. 6a). Hier werden die Gateelektrode 111, die Gatebusleitung 113 und das Gatepad 115, die aus Aluminium hergestellte Gatebusleitung 113a mit niedrigem Widerstand, die aus Aluminium hergestellte Gateelektrode 111a mit niedrigem Widerstand und das aus Aluminium hergestellte Gatepad 115a mit niedrigem Widerstand bedeckend ausgebildet, um Unebenheiten (Hillocks) auf der Oberfläche des Aluminium zu vermeiden. (Fig. 10b und 11b).
Ein Isoliermaterial wie Siliziumoxid oder Siliziumnitrit wird durch Vakuumbedampfen auf der resultierenden Oberfläche des Substrats einschließlich der Gateelektrode 111 der Gatebusleitung 113 und des Gatepads 115 aufgebracht, um eine Gateisolierschicht 117 auszubilden.
Dann wird ein Halbleitermaterial, wie intrinsisches amorphes Silizium, und ein dotiertes Halbleitermaterial, wie mit Fremdatomen dotiertes amorphes Silizium, aufeinanderfolgend auf der Gateisolierschicht 117 aufgebracht und strukturiert, um eine Halbleiterschicht 135 und eine dotierte Halbleiterschicht 137 über der Gateelektrode 111a mit niedrigem Widerstand und der Gateelektrode 111 auszubilden. Während dieses Strukturierens werden ferner aus den beiden Halbleitermaterialien eine Dummysourcebusleitung 139 und ein Dummysourcepad 149 jeweils an den Stellen ausgebildet, an welchen eine Sourcebusleitung 123 und ein Sourcepad 125 später ausgebildet werden sollen, indem ermöglicht wird, daß Bereiche des Halbleitermaterials und des dotierten Halbleitermaterials an den entsprechenden Stellen verbleiben (Fig. 6b, Fig. 8a und Fig. 9a).
Danach wird Chrom oder Chromlegierung durch Vakuumbedampfen auf die resultierende Oberfläche des Substrats einschließlich der dotierten Halbleiterschicht 137 aufgetragen und strukturiert, um eine Sourceelektrode 121 und eine Drainelektrode 131 auf der dotierten Halbleiterschicht 137, sowie eine Sourcebusleitung 123 und ein Sourcepad 125 auf der Dummysourcebusleitung 139 bzw. dem Dummysourcepad 149 auszubilden. Hier werden die Sourceelektrode 121 und die Drainelektrode 131 voneinander getrennt über der Gateelektrode 111 und der Gateelektrode 111a mit niedrigem Widerstand ausgebildet. Der freiliegende Bereich der dotierten Halbleiterschicht 137 zwischen der Drainelektrode 131 und der Sourceelektrode 121 wird durch Abätzen entfernt, wobei die Sourceelektrode 121 und die Drainelektrode 131 als Masken verwendet werden (Fig. 10d). Die Sourcebusleitung 123 ist an die in Zeilenrichtung ausgebildeten Sourceelektroden 121 angeschlossen. Die aus den Halbleitermaterialien 135 und 137 hergestellte Dummysourcebusleitung 139 wird von der Sourcebusleitung 123 bedeckt. Das Sourcepad 125 wird am Ende der Sourcebusleitung 123 ausgebildet und das aus dem Halbleitermaterial 135 und dem dotierten Halbleitermaterial 137 hergestellte Dummysourcepad 149 wird von dem Sourcepad 125 bedeckt (Fig. 8b und Fig. 9b).
Danach wird ein Isoliermaterial wie Siliziumoxid oder Siliziumnitrit durch Vakuumbedampfen auf der resultierenden Oberfläche des Substrats einschließlich der Sourceelektrode 121, der Sourcebusleitung 123, des Sourcepads 125 und der Drainelektrode 131 aufgetragen, um eine Schutzschicht 141 auszubilden. Die Schutzschicht 141 wird strukturiert, um ein Drainkontaktloch 171 über der Drainelektrode 131 (Fig. 10e) und ein Sourcepadkontaktloch 161 über dem Sourcepad 125 (Fig. 8c und Fig. 9c) auszubilden. Gleichzeitig werden die Schutzschicht 141 und die Gateisolierschicht 117 zusammen selektiv entfernt, um ein Gatepadkontaktloch 151 über dem Gatepad 115 auszubilden (Fig. 11c).
Ein transparentes leitendes Material wie Indiumzinnoxid wird durch Vakuumbedampfen auf der resultierenden Oberfläche des Substrats einschließlich der Schutzschicht 141 aufgebracht und strukturiert, um eine Pixelelektrode 133, einen Sourcepadanschluß 167 und einen Gatepadanschluß 157 auszubilden. Die Pixelelektrode 133 ist durch das Drainkontaktloch 171 hindurch an die Drainelektrode 131 angeschlossen (Fig. 10f). Der Sourcepadanschluß 167 ist durch das Sourcepadkontaktloch 161 hindurch an das Sourcepad 125 angeschlossen (Fig. 8d und Fig. 9d). Der Gatepadanschluß 157 ist durch das Gatepadkontaktloch 151 hindurch an das Gatepad 115 angeschlossen (Fig. 11d). Bei dieser bevorzugten Ausführungsform weist der Gatepadbereich das aus Aluminium hergestellte Gatepad 115a mit niedrigem Widerstand, das Gatepad 115 aus Chrom, Molybdän, Tantal oder Antimon und den aus Indiumzinnoxid hergestellten Gatepadanschluß 157 auf, welcher an das Gatepad 115 durch das Gatepadkontaktloch 151 hindurch angeschlossen ist. Der Sourcepadbereich weist das Sourcepad 125 auf, das bevorzugt aus einem Metall hergestellt ist, welches dasselbe Metall ist, das zum Ausbilden der Sourcebusleitung 123 verwendet wird. Das aus den Halbleitermaterialien 135 und 137 hergestellte Dummysourcepad 149 ist von dem Sourcepad 125 bedeckt und der Sourcepadanschluß 167 ist durch das Sourcepadkontaktloch 161 hindurch an das Sourcepad 125 angeschlossen. Zusätzlich ist die aus den Halbleitermaterialien 135 und 137 hergestellte Dummysourcebusleitung 139 von der Sourcebusleitung 123 bedeckt.

Claims (21)

1. Herstellungsverfahren eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung, welches folgende Schritte aufweist:
Ausbilden einer Gatebusleitung (113) und einer Gateelektrode (111) auf einem Substrat (101);
Ausbilden einer Isolierschicht (117) auf der gesamten resultierenden Oberfläche des Substrats (101);
Ausbilden einer intrinsischen Halbleiterschicht (135) und einer dotierten Halbleiterschicht (137) auf der Isolierschicht (117) über der Gateelektrode (111) und eines Dummysourcepads (149) auf der Isolierschicht (117); und
Ausbilden einer Sourcebusleitung (123), eines Sourcepads (125), welches das Dummysourcepad (149) bedeckend angeordnet ist, sowie einer Sourceelektrode (121) und einer Drainelektrode (131) mit Abstand von der Sourceelektrode (121) auf der dotierten Halbleiterschicht (137) über der Gateelektrode (111).
2. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens des Dummysourcepads (149) den Schritt des Ausbildens mindestens einer der intrinsischen Halbleiterschicht (135) und der dotierten Halbleiterschicht (137) aufweist.
3. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens des Dummysourcepads (149) den Schritt des Ausbildens einer Dummysourcebusleitung (139) aufweist, über welcher die Sourcebusleitung (123) ausgebildet wird, wobei zum Ausbilden der Dummysourcebusleitung (139) das zum Ausbilden des Dummysourcepads (149) verwendete Material verwendet wird.
4. Verfahren nach Anspruch 1, welches ferner folgende Schritte aufweist:
Ausbilden eines Gatepads (115) an einem Ende der Gatebusleitung (113);
Ausbilden einer Sourceelektrode (121);
Ausbilden einer Drainelektrode (131) mit Abstand von der Sourceelektrode (121);
Ausbilden einer Schutzschicht (141) auf der Sourceelektrode (121);
Ausbilden eines Drainkontaktlochs (171) über der Drainelektrode (131);
Ausbilden eines Sourcepadkontaktlochs (161) über dem Sourcepad (125);
Ausbilden eines Gatepadkontaktlochs (151) über dem Gatepad (115); und
Ausbilden einer Pixelelektrode (133), eines Sourcepadanschlusses (167) und eines Gatepadanschlusses (157) auf der Schutzschicht (141).
5. Herstellungsverfahren eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung, welches folgende Schritte aufweist:
Ausbilden einer ersten Gatebusleitung (113a) unter Verwendung eines ersten Metalls auf einem Substrat (101);
Ausbilden einer zweiten Gatebusleitung (113), welche die erste Gatebusleitung (113a) bedeckt, einer Gateelektrode (111), welche sich aus der zweiten Gatebusleitung (113) erstreckt, und eines Gatepads (115) an einem Ende der zweiten Gatebusleitung (113) unter Verwendung eines zweiten Metalls;
Ausbilden einer Gateisolierschicht (117) auf der Gateelektrode (111);
Ausbilden einer Halbleiterschicht (135), einer dotierten Halbleiterschicht (137) und eines Dummysourcepads (149) auf der Gateisolierschicht (117); und
Ausbilden einer Sourceelektrode (121), einer Drainelektrode (131), einer Sourcebusleitung (123) und eines Sourcepads (125) auf der Halbleiterschicht (137) unter Verwendung eines dritten Metalls.
6. Verfahren nach Anspruch 5, wobei der Schritt des Ausbildens eines Dummysourcepads (149) den Schritt des Ausbildens mindestens einer der intrinsischen Halbleiterschicht (135) und der dotierten Halbleiterschicht (137) aufweist.
7. Verfahren nach Anspruch 5, wobei der Schritt der Ausbildens des Dummysourcepads (149) den Schritt des Ausbildens einer Dummysourcebusleitung (139) aufweist, über welcher die Sourcebusleitung (123) ausgebildet wird, wobei das zum Ausbilden des Dummysourcepads (149) verwendete Material verwendet wird.
8. Verfahren nach Anspruch 5, welches ferner folgende Schritte aufweist:
Ausbilden einer ersten Gateelektrode (111a), welche sich aus der ersten Gatebusleitung (113a) erstreckt und eines ersten Gatepads (115a) an einem Ende der ersten Gatebusleitung (113a);
wobei der das zweite Metall aufweisende Gateelektrodenbereich eine die erste Gateelektrode (111a) bedeckend ausgebildete zweite Gateelektrode (111) aufweist; und
wobei der das zweite Metall aufweisende Gatepadbereich ein das erste Gatepad (115a) bedeckend ausgebildetes zweites Gatepad (115) aufweist.
9. Verfahren nach Anspruch 5, welches ferner folgende Schritte aufweist:
Ausbilden einer Schutzschicht (141) auf der Sourceelektrode (121);
Ausbilden eines Drainkontaktlochs (171) über der Drainelektrode (131);
Ausbilden eines Sourcepadkontaktlochs (161) über dem Sourcepad (125);
Ausbilden eines Gatepadkontaktlochs (151) über dem Gatepad (115) ; und
Ausbilden einer Pixelelektrode (133), eines Sourcepadanschlusses (167) und eines Gatepadanschlusses (157) auf der Schutzschicht (141).
10. Verfahren nach Anspruch 5, wobei das erste Metall Aluminium aufweist.
11. Verfahren nach Anspruch 5, wobei das zweite Metall mindestens Chrom, Molybdän, Tantal oder Antimon aufweist.
12. Verfahren nach Anspruch 5, wobei das dritte Metall Chrom aufweist.
13. Aktives Paneel für eine Flüssigkristallanzeigevorrichtung, welches aufweist:
ein Substrat (101);
eine auf dem Substrat (101) ausgebildete Gatebusleitung (113), welche ein erstes leitendes Material aufweist;
eine auf der Gatebusleitung (113) ausgebildete Isolierschicht (117);
ein auf der Isolierschicht (117) ausgebildetes Dummysourcepad (149);
ein Sourcepad (125), welches ein zweites leitendes Material aufweist, das von dem ersten leitenden Material verschieden ist und welches auf dem Dummysourcepad (149) ausgebildet ist; und
eine an das Sourcepad (125) angeschlossene Sourcebusleitung (123).
14. Vorrichtung nach Anspruch 13, welche ferner aufweist: eine unter der Sourcebusleitung (123) angeordnete Dummysourcebusleitung (139), welche an das Sourcepad (125) angeschlossen ist.
15. Aktives Paneel für eine Flüssigkristallanzeigevorrichtung, welches aufweist:
ein Substrat (101);
eine auf dem Substrat (101) ausgebildete erste Gatebusleitung (113a), welche ein erstes Metall aufweist;
eine die erste Gatebusleitung (113a) bedeckende zweite Gatebusleitung (113), welche ein zweites Metall aufweist:
eine sich aus der zweiten Gatebusleitung (113) erstreckende Gateelektrode (111);
ein an einem Ende der zweiten Gatebusleitung (113) ausgebildetes Gatepad (115);
eine die Gateelektrode (111) und die zweite Gatebusleitung (113) bedeckende Gateisolierschicht (117);
eine auf der Gateisolierschicht (117) ausgebildete Halbleiterschicht (135), welche ein intrinsisches Halbleitermaterial aufweist;
eine auf der Halbleiterschicht (135) ausgebildete dotierte Halbleiterschicht (137);
eine auf der Gateisolierschicht (117) ausgebildete Dummysourcebusleitung (139), welche mindestens eines des intrinsischen Halbleitermaterials und des dotierten Halbleitermaterials aufweist;
ein auf der Gateisolierschicht (117) ausgebildetes Dummysourcepad (149), welches mindestens eines des intrinsischen Halbleitermaterials und des mit Fremdatomen dotierten Halbleitermaterials aufweist;
eine auf der dotierten Halbleiterschicht (137) ausgebildete Sourceelektrode (121), welche ein drittes Metall aufweist;
eine auf der Dummysourcebusleitung (139) ausgebildete Sourcebusleitung (123), welche an die Sourceelektrode (121) angeschlossen ist und welche das dritte Metall aufweist;
ein auf dem Dummysourcepad (149) ausgebildetes und an einem Ende der Sourcebusleitung (123) befindliches Sourcepad (125), welches das dritte Metall aufweist; und
eine Drainelektrode (131) mit Abstand von der Sourceelektrode (121).
16. Vorrichtung nach Anspruch 15, welche ferner aufweist:
eine auf der Sourceelektrode (121) befindliche Schutzschicht (141);
ein Sourcepadkontaktloch (161) über dem Sourcepad (125);
ein Gatepadkontaktloch (151) über dem Gatepad (115);
einen Sourcepadanschluß (167), welcher durch das Sourcepadkontaktloch (161) hindurch an das Sourcepad (125) angeschlossen ist;
einen Gatepadanschluß (157), welcher durch das Gatepadkontaktloch (151) hindurch an das Gatepad (115) angeschlossen ist; und
eine Pixelelektrode (133), welche durch das Drainkontaktloch (171) hindurch an die Drainelektrode (131) angeschlossen ist.
17. Vorrichtung nach Anspruch 15, welche ferner aufweist:
eine sich aus der ersten Gatebusleitung (113a) erstreckende erste Gateelektrode (111a);
ein an einem Ende der ersten Gatebusleitung (113a) befindliches erstes Gatepad (115a);
eine die erste Gateelektrode (111a) bedeckende zweite Gateelektrode (111); und
ein das erste Gatepad (115a) bedeckendes zweites Gatepad (115).
18. Vorrichtung nach Anspruch 15, wobei das erste Metall Aluminium aufweist.
19. Vorrichtung nach Anspruch 15, wobei das zweite Metall mindestens Chrom, Molybdän, Tantal oder Antimon aufweist.
20. Vorrichtung nach Anspruch 15, wobei das dritte Metall Chrom aufweist.
21. Vorrichtung nach Anspruch 16, wobei die Pixelelektrode (133), der Gatepadanschluß (157) und der Sourcepadanschluß (167) Indiumzinnoxid aufweisen.
DE19809084A 1997-03-03 1998-03-02 Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür Expired - Lifetime DE19809084C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006956A KR100238795B1 (ko) 1997-03-03 1997-03-03 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
DE19809084A1 true DE19809084A1 (de) 1998-10-01
DE19809084C2 DE19809084C2 (de) 2003-04-10

Family

ID=19498590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19809084A Expired - Lifetime DE19809084C2 (de) 1997-03-03 1998-03-02 Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür

Country Status (6)

Country Link
US (2) US6373546B1 (de)
JP (2) JPH10253992A (de)
KR (1) KR100238795B1 (de)
DE (1) DE19809084C2 (de)
FR (1) FR2760288B1 (de)
GB (1) GB2322967B (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514764B1 (ko) * 1998-03-20 2006-01-12 엘지.필립스 엘시디 주식회사 액정 표시 장치의 구조 및 그 액정 표시 장치 제조 방법
KR100482167B1 (ko) * 1998-07-30 2005-07-18 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100577777B1 (ko) * 1998-10-29 2006-08-18 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
JP3777532B2 (ja) * 1998-11-24 2006-05-24 カシオ計算機株式会社 表示パネルの製造方法
JP3139549B2 (ja) 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
US7889306B1 (en) 1999-05-21 2011-02-15 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646692B2 (en) 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
KR20020003224A (ko) * 2000-02-04 2002-01-10 모리시타 요이찌 액정표시장치용의 절연게이트형 트랜지스터와 그 제조방법
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7804552B2 (en) * 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
KR100450982B1 (ko) * 2000-05-31 2004-10-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100385082B1 (ko) 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
KR100652037B1 (ko) * 2000-08-26 2006-11-30 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
KR100628260B1 (ko) * 2000-12-29 2006-09-27 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP2002296609A (ja) * 2001-03-29 2002-10-09 Nec Corp 液晶表示装置及びその製造方法
US7075601B2 (en) * 2001-11-23 2006-07-11 Samsung Electronics Co., Ltd. Thin film transistor array for a liquid crystal display having a data line cross-connection
KR100800318B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널 및 그 제조방법
KR100475112B1 (ko) * 2001-12-29 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100859521B1 (ko) * 2002-07-30 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
JP4054633B2 (ja) * 2002-08-20 2008-02-27 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに、それを備えた液晶表示装置
JP3783707B2 (ja) * 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
JP2004354798A (ja) * 2003-05-30 2004-12-16 Nec Lcd Technologies Ltd 薄膜トランジスタ基板及びその製造方法
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101034181B1 (ko) * 2003-08-21 2011-05-12 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US7760317B2 (en) 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
KR101131608B1 (ko) * 2005-06-30 2012-03-30 엘지디스플레이 주식회사 반투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101240656B1 (ko) * 2005-08-01 2013-03-08 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
JP2007191761A (ja) 2006-01-19 2007-08-02 Idemitsu Kosan Co Ltd 積層構造、それを用いた電気回路用電極及びその製造方法
CN101375204A (zh) 2006-01-25 2009-02-25 出光兴产株式会社 层叠结构及使用其的电路用电极
JP2009049058A (ja) * 2007-08-14 2009-03-05 Hitachi Displays Ltd 半導体装置および表示装置
US7711236B2 (en) * 2007-10-22 2010-05-04 Adc Telecommunications, Inc. Fiber optic cable clamp
JP5467449B2 (ja) * 2008-09-17 2014-04-09 Ｎｌｔテクノロジー株式会社 引出線配線装置、画像表示装置及び引出線配線装置の製造方法
JP5671948B2 (ja) 2010-11-04 2015-02-18 三菱電機株式会社 薄膜トランジスタアレイ基板、及び液晶表示装置
CN103472641B (zh) * 2013-08-30 2016-03-16 京东方科技集团股份有限公司 一种阵列基板、其制备方法、液晶显示面板及显示装置
CN105762154B (zh) * 2016-02-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
KR102601650B1 (ko) 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JPH06267986A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 薄膜トランジスタの製造方法
JPH0720490A (ja) 1993-06-22 1995-01-24 Sanyo Electric Co Ltd 液晶表示装置とその製造方法
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
JPH07230100A (ja) 1994-02-18 1995-08-29 Citizen Watch Co Ltd 液晶表示装置およびその製造方法
TW321731B (de) * 1994-07-27 1997-12-01 Hitachi Ltd
JPH08122822A (ja) 1994-10-28 1996-05-17 Fujitsu Ltd 薄膜トランジスタ基板及びその製造方法及び陽極酸化装置
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) * 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JP3224974B2 (ja) 1995-09-29 2001-11-05 セーラー万年筆株式会社 万年筆用ペン芯
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法

Also Published As

Publication number Publication date
GB9804129D0 (en) 1998-04-22
GB2322967B (en) 2000-01-19
US6614500B2 (en) 2003-09-02
JPH10253992A (ja) 1998-09-25
FR2760288A1 (fr) 1998-09-04
FR2760288B1 (fr) 2000-12-08
US6373546B1 (en) 2002-04-16
DE19809084C2 (de) 2003-04-10
GB2322967A (en) 1998-09-09
US20020101548A1 (en) 2002-08-01
JP2008107849A (ja) 2008-05-08
KR19980072268A (ko) 1998-11-05
KR100238795B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE19811624B4 (de) Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD
DE19758065C2 (de) Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE4107318C2 (de) Flüssigkristallanzeigenvorrichtung mit TFT-Matrixsubstrat
DE19906815B4 (de) Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE69833717T2 (de) Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix mit querelektrischem Feld und Verfahren zu ihrer Herstellung
DE69531330T2 (de) Anzeigevorrichtung
DE69633378T2 (de) Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung
DE10317627B4 (de) Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung
DE19930197B4 (de) Flüssigkristallanzeige und Verfahren zu deren Herstellung
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE69630255T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE19624916C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE19712233C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE10355666B4 (de) Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung
DE19828591B4 (de) Flüssigkristallanzeige mit einem hohen Öffnungsverhältnis und ein Verfahren zur Herstellung derselben
DE19746055C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE3714164A1 (de) Fluessigkristallanzeige
DE10354866B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung
DE4318028A1 (de) Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung
DE10127945A1 (de) Matrix-Substrat für Flüssigkristallanzeige und Verfahren zum Herstellen eines Matrix-Substrats für eine Flüssigkristallanzeige
DE10352404B4 (de) Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

R071 Expiry of right