JP2002202528A - 液晶表示装置用アレイパネル及びその製造方法 - Google Patents

液晶表示装置用アレイパネル及びその製造方法

Info

Publication number
JP2002202528A
JP2002202528A JP2001314597A JP2001314597A JP2002202528A JP 2002202528 A JP2002202528 A JP 2002202528A JP 2001314597 A JP2001314597 A JP 2001314597A JP 2001314597 A JP2001314597 A JP 2001314597A JP 2002202528 A JP2002202528 A JP 2002202528A
Authority
JP
Japan
Prior art keywords
gate
metal
layer
neck
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001314597A
Other languages
English (en)
Other versions
JP4452424B2 (ja
Inventor
Sang-Hun Oh
サン−フン オー
Yong-Min Ha
ヨン−ミン ハー
Jae-Deok Park
ジェ−デォク パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2000-0059868A external-priority patent/KR100467176B1/ko
Priority claimed from KR10-2001-0055212A external-priority patent/KR100391156B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2002202528A publication Critical patent/JP2002202528A/ja
Application granted granted Critical
Publication of JP4452424B2 publication Critical patent/JP4452424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

(57)【要約】 （修正有） 【課題】 データ及びゲート短絡ラインの短絡と分離が
可能な液晶表示装置の提供並びに、ゲート短絡バー及び
その製造方法を提供する。 【解決手段】 ゲート短絡ラインとデータ短絡ライン１
３１を形成する場合、各々の短絡ラインをなす上層のＭ
ｏ金属は幅が３．５〜４．５μｍであって長さは数μｍ
以下であるネック状のＭｏ−ブリッジ１００を含み、ネ
ック状Ｍｏ−ブリッジ１００において、ネック状Ｍｏ−
ブリッジと幅が異なる隣接部分との境界をなす傾斜面が
２０度から７０度間であり、これに対向される傾斜面の
傾斜角は１１０度から１６０度であって、ネック状Ｍｏ
−ブリッジをなす下層のＡｌ金属が離隔された距離は数
μｍ〜数十μｍにして各々の短絡ラインが安定的に短絡
を維持することができる構造を有する液晶表示装置の製
造方法及びその方法で製造された液晶表示装置である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は画像表示装置に係
り、さらに詳細には薄膜トランジスタ(ＴＦＴ)を含む液
晶表示装置(ＬＣＤ）の製造方法及びその製造方法によ
る液晶表示装置に関する。
【０００２】
【従来の技術】最近情報化社会に時代が急進展するにし
たがって、大量の情報を処理してこれを表示するディス
プレー分野が発展している。最近では，薄形化、軽量
化、低消費電力化などの時代相に応じるために平板表示
装置の必要性が高まりつつある。そのために、色再現性
が優秀で薄形である薄膜トランジスタ型液晶表示素子
（以下ＴＦＴ−ＬＣＤと称する)が開発された。
【０００３】一般に液晶表示装置の駆動原理は、液晶の
光学的異方性と分極性質を利用する。前記液晶は構造が
細くて長いために分子の配列に方向性を持っており、人
為的に液晶に電界を印加して分子配列の方向を制御でき
る。したがって、前記液晶の分子配列方向を任意に調節
すると、液晶の分子配列が変わるようになって、光学的
異方性によって偏光された光が任意に変調されて画像情
報を表現することができる。現在は前述した場合がある
薄膜トランジスタと前記薄膜トランジスタに連結された
画素電極が行列方式に配列された能動行列液晶表示装置
(ＡＭ−ＬＣＤ)が解像度及び動映像具現能力が優秀で最
も注目されている。
【０００４】以下に、液晶表示装置を構成する液晶パネ
ルの構造を説明する。図１は、一般的な液晶パネルの一
部を図示した断面図である。
【０００５】液晶パネル２０は、多種の素子が形成され
た二枚の基板２、４が相互対応するように配列されてお
り、前記二枚の基板２、４間に液晶層１０が挟まれた形
態で位置している。前記液晶パネル２０には色相を表現
するカラーフィルタが形成されたカラーフィルタ基板４
と前記液晶層１０の分子配列方向を変換させることがで
きるスイッチング回路が内蔵されたアレイパネル２とで
構成される。
【０００６】前記カラーフィルタ基板４には色を具現す
るカラーフィルタ層８が形成されており、前記カラーフ
ィルタ層８を覆う共通電極１２が形成されている。前記
共通電極１２は液晶層１０に電圧を印加する片側電極の
役割をする。前記アレイパネル２はスイッチング役割を
する薄膜トランジスタＳと、前記薄膜トランジスタＳか
ら信号を印加受けて前記液晶層１０に電圧を印加する他
の片側の電極役割をする画素電極１４とで構成される。
前記画素電極１４が形成された部分を画素部Ｐという。
そして、前記カラーフィルタ基板４とアレイパネル２の
間に注入される液晶１０の漏洩を防止するために、前記
カラーフィルタ基板４とアレイパネル２は縁にコーティ
ングされたシーラント(Ｓｅａｌａｎｔ)６で封印されて
いる。前記アレイパネル２には薄膜トランジスタＳが多
数個位置し、前記薄膜トランジスタと各々連結された多
数個の画素電極１４が配列される。
【０００７】上述した液晶表示装置は最も一般的な方式
であって、カラーフィルタ基板と薄膜トランジスタが配
列されたアレイパネルを相異なる工程を通して製作し
て、これらを合着する方式を採択した。
【０００８】前記液晶表示装置用アレイパネルの構造は
図２に図示した通りである。従来の液晶表示装置のアレ
イパネルは、透明基板１の左右の縁部分にゲート短絡バ
ー３６と前記ゲート短絡バー３６から分岐してゲートパ
ッド３５が複数個形成され、前記ゲートパッド３５に連
結されるゲートライン３０が一体型に形成される。ま
た、前記透明基板１の上下の縁部分にデータ短絡バー４
６が形成されて、前記データ短絡バー４６から分岐して
データパッド４５が複数個形成されて、前記データパッ
ド４５に連結されるデータライン４０が前記ゲートライ
ン３０と交差してマトリックス状に形成される。
【０００９】前記データパッド４５と前記データ短絡バ
ー４６は、前記データライン４０を形成する時同時にパ
ターニングして一体型に形成することができるが製作工
程を単純化するために、一般に前記ゲートライン３０を
形成する時同時にパターニングして、この時前記データ
短絡バー４６はゲート絶縁膜に形成されるコンタクトホ
ール(図示せず)を通して前記データライン４０と接触す
るようにすればよい。前記ゲート短絡バー３６と前記ゲ
ートライン３０及び前記ゲートパッド３５の連結構造を
図３(図２の一部分の拡大図)を通してさらに詳細に説明
する。複数本のゲートライン３０は各々奇数番目と偶数
番目に区分されて、奇数番目のゲートライン３０ａは奇
数番目ゲートパッド３５ａ及び第１短絡バー３６ａと各
々連結され、偶数番目のゲートライン３０ｂは偶数番目
のゲートパッド３５ｂ及び第２短絡バー３６ｂと各々電
気的に連結される。
【００１０】前記隣接する２本のゲートライン３０ａ、
３０ｂと、前記隣接する２本のデータライン４０ａ、４
０ｂが交差してなす領域内に画素電極１４が形成され
て、前記画素電極１４と電気的に連結される前記薄膜ト
ランジスタＳが前記ゲートライン３０ａ、３０ｂと前記
データライン４０ａ、４０ｂの交差領域付近に形成され
る。
【００１１】この時前記ゲート短絡バー３６ａ、３６ｂ
は、前記薄膜トランジスタＳの作動テストを容易にする
ために形成されるが、占める面積を小さくするために前
記第２ゲート短絡バー３６ｂは前記アレイ基板２の第１
側面切断線(Ａ）の外側の方に位置し、以後カラーフィ
ルタ基板が合着された後なされる切断工程で前記第1側
面切断線Ａに沿って切断されて分離されて、前記第１ゲ
ート短絡バー３６ａは前記アレイパネル２の前記第１側
面切断線Ａと第２側面切断線Ｂの間に位置し、第２側面
切断線Ｂに沿って切断して第１ゲート短絡バー３６ａと
第２ゲート短絡バー３６ｂをすべて分離できる。特に、
第１ゲート短絡バー３６ａは、前記薄膜トランジスタＳ
を製造するために後続製造工程中に発生できる静電気に
よる内部素子の破壊を防止するために第１ゲート短絡ラ
イン３１をさらに含んでいる。
【００１２】このような構造で、奇数番号目ゲートライ
ン３０ａと奇数番号目ゲートパッド３５ａは第１ゲート
短絡バー３６ａと直接電気的に連結されて、偶数番号目
ゲートライン３０ｂとゲートパッド３５ｂは第２ゲート
短絡ライン３４を通して第２ゲート短絡ライン３６ｂと
電気的に連結される。また、製作工程の初期には静電気
によるアレイ素子の破壊を防ぐため偶数番号目ゲートラ
イン３０ｂとゲートパッド３５ｂを第１ゲート短絡バー
３６ａとも第１ゲート短絡ライン３１を通して連結する
が、後続工程で第１ゲート短絡ライン３１を切って連結
を遮断する。すなわち、前記第１ゲートラインは通常後
述するソース電極及びドレーン電極を形成する工程で電
気的に断線されて、前記各々の第１ゲート短絡バーは前
記各々の短絡ラインが断線された以後薄膜トランジスタ
の作動テストを終えてカラーフィルタ基板と合着される
前の適切な工程で電気的に断線される。
【００１３】上述したゲート短絡バー及びゲートパッド
とゲート短絡ラインとゲートラインに関する説明は図面
に図示されなかったが、データ短絡バー及びデータパッ
ドとデータ短絡ラインとデータラインにも適用される。
【００１４】上述したアレイパネル２の製造工程を図３
と製造工程図図４Ａ〜図４Ｅ(図３のＩＶ−ＩＶ線に沿
って切断して図示した断面図)を参照してさらに詳細に
説明する。
【００１５】図４Ａに図示したように、ゲート電極３２
及び前記第１ゲート短絡ライン３１を形成する方法は、
前記透明基板１上に金属膜を蒸着した後前記金属膜上に
一例としてポジティブ型のフォトレジストを塗布して、
所定のパターンを有する第１露光マスクを位置合わせ後
フォトレジストを露光現像して、現像されたパターンに
よって金属膜を所定のエッチャントを用いてエッチング
した後、金属膜上に残っているフォトレジストを除去す
ることによって作られる。この時図３に図示したゲート
短絡バー３６ａ、３６ｂ及びゲートパッド３５ａ、３５
ｂと前記ゲートパッド３５ａ、３５ｂから分岐するゲー
トライン３０ａ、３０ｂなどが上述した工程で形成され
る。また、上述した工程で好ましくはデータ短絡バー及
びデータパッドとデータ短絡ラインを一緒に形成するこ
とができることは前述した場合がある(図示せず)。
【００１６】続いて図４Ｂのようにシリコン窒化膜(Ｓ
ｉＮｘ)、シリコン酸化膜(ＳｉＯｘ）等のゲート絶縁膜
３４が形成されて、前記ゲート電極部のゲート絶縁膜上
に非晶質シリコン(ａ−Ｓｉ:Ｈ)からなる半導体層３７
と、ｎ＋イオンがドーピングされた非晶質シリコン(ｎ
＋ａ−Ｓｉ:Ｈ)からなるオーミック接触層３８を連続に
積層してアイランド状に形成する。続いて、前記オーミ
ック接触層３８が形成された基板全面にＭｏ金属膜を蒸
着して、前記Ｍｏ金属膜上にポジティブ型のフォトレジ
ストを塗布した後、所定のパターンを有する露光マスク
を位置合わせる。以後フォトレジストを露光現像してフ
ォトレジストパターンを形成して、そのフォトレジスト
パターンに沿って下層の金属膜をエッチングして分離さ
れたソース電極４２とドレーン電極４４を形成して、前
記ソース電極及びドレーン電極４２、４４をマスクとし
て前記オーミック接触層９０をエッチングして、所定間
隔を置いて相互離隔されるように分離することによって
各々前記ソース電極４２と接触するオーミック接触層３
８ａと前記ドレーン電極４４と接触するオーミック接触
層３８ｂに形成して、残っているフォトレジストパター
ンを除去して図４Ｃのように構成する。
【００１７】この時通常前記ゲート短絡ライン上のゲー
ト絶縁膜３４をエッチングして第１ゲート短絡ライン３
１の一部分を露出させて前記第１ゲート短絡ライン３１
をエッチングして電気的に断線する工程を含む。
【００１８】前記ゲート電極３２と前記半導体層３７と
前記分離されたオーミック接触層３８ａ、３８ｂと前記
ソース電極４２及び前記ドレーン電極４４などが形成さ
れることによって前記薄膜トランジスタＳが完成され
て、前記基板全面を覆うように窒酸シリコン(ＳｉＮｘ)
膜や、酸化シリコン(ＳｉＯｘ)膜またはＢＣＢ(ベンゾ
シクロブテン)等でなされた保護膜４５を形成する。前
記保護膜４５上にフォトレジストをスピンコーティング
して塗布して、所定のパターンを有するマスクを利用し
て露光することにより薄膜トランジスタＳのドレーン電
極４４上の保護膜４５が露出された部分４８を有するフ
ォトレジスト膜４７を図４Ｄに図示したように形成す
る。
【００１９】以後前記フォトレジスト膜４７が形成され
た基板をエッチングチャンバに入れて露出された保護膜
部分４５の保護膜をエッチングすることによりドレーン
電極４４が露出されるドレーン電極コンタクトホール４
９を形成して残っているフォトレジスト膜を除去する。
以後、図４Ｅに図示したようにＩＴＯ(Indium Tin Oxid
e)膜を基板の全面に形成して、所定の様子にパターニン
グして前記ドレーン電極４４と前記ドレーン電極コンタ
クトホール４９を通して接触する前記画素電極１４を構
成する。
【００２０】通常の液晶表示装置の下部アレイ基板は、
今まで説明した工程を経て製造されるが、特に大面積、
高解像度の液晶表示装置において前記ゲート配線(ゲー
ト電極）の配線抵抗による信号遅延のために発生するク
ロス−トークによる画質低下が発生できる短所を克服す
るためにゲート配線の金属として低抵抗のアルミニウム
を用いる。しかし、アルミニウムは化学的に耐食性が弱
く、後続の高温工程でヒロック(hillock)形成による配
線欠陥問題が発生する場合があるので、前記のような問
題点を解決するために前記ゲート配線としてアルミニウ
ム上に耐久性が大きなＭｏ金属を積層させた積層構造が
適用され、前記Ｍｏ金属は以後ソース電極及びドレーン
電極を構成する物質として再び用いられる。このような
二重積層構造を有する液晶表示装置用アレイ基板に対し
ては図５、６Ａ−６Ｅ及び７Ａ−７Ｅを通して説明す
る。ここで、アレイ基板はコプレーナタイプ薄膜トラン
ジスタをスイッチング素子として含んでいる。
【００２１】前述したように、液晶表示装置とは相互対
向する二基板の一面に各々電界生成電極を形成して、こ
れら二電極を対向するように配置した状態でその間に液
晶物質を挿入して構成されることであって、このように
対向するように形成された電極に電圧を印加して生成さ
れる電界変化によって液晶を駆動させることによって、
変化する光の透過率で多様な種の画像を表現する装置で
ある。特に液晶表示装置を構成する二基板中一つである
下部アレイ基板の上面には画素電極と、前記画素電極に
一対一対応する薄膜トランジスタがスイッチング素子と
して多数個配列されるが、このような薄膜トランジスタ
を構成する構成要素の一つであるアクティブ層の材質と
しては非晶質シリコン(ａ−Ｓｉ:Ｈ）が主流をなすが、
これはガラスのような低価の大型基板上に低温工程で具
現可能な長所を有しているためである。
【００２２】しかし近年になってこのような非晶質シリ
コンに比べて電界効果移動度が１００ないし２００倍程
度さらに大きくて応答速度が速くて、温度と光に対する
安全性が優秀で、特に駆動回路を同一基板上に形成する
ことができるなどの多くの長所を有する多結晶シリコン
でアクティブ層を具現する方法が開発されて活用されて
おり、以下参照される図面は前述した多結晶シリコンを
利用したアクティブ層を有する薄膜トランジスタが配列
されるアレイ基板に対して説明する。
【００２３】図５は一般的なコプレーナタイプの薄膜ト
ランジスタを有した液晶表示装置用アレイパネルの一部
を簡略に図示した平面図であって、透明な基板上に平行
に配列される多数のゲート配線５１及びこれと直交する
多数の平行したデータ配線７１がマトリックス状をなし
て画素領域を定義しており、このような画素領域内には
各々薄膜トランジスタＴと、前記薄膜トランジスタＴと
電気的に連結される画素電極９１が位置する。この時多
数のゲート配線５１及びデータ配線７１は基板の１方向
または両方向に長く延びて各々外部ゲート回路Ｇ及び外
部データ回路(図示せず)と電気的に連結されるが、この
時特にゲート配線５１とゲート外部回路Ｇが連結される
基板縁部分と、データ配線７１とデータ外部回路(図示
せず)が連結される基板の縁部分には、多数のゲート配
線５１と多数のデータ配線７１を各々単一閉回路に連結
するゲート短絡バー５４及びデータ短絡バー(図示せず)
が形成されてこれは以後適切な工程で電気的に切断され
て、最終的には図５に図示したような構成を有する。
【００２４】この時、前述したゲート短絡バー５４と、
各画素領域内に位置した状態で隣接するゲート配線５１
及びデータ配線７１と電気的に連結される薄膜トランジ
スタＴに対して、図５のＶＩ−ＶＩ線に沿って切断した
断面とＶＩＩ−ＶＩＩ線に沿って切断した断面を工程別
に示した図６Ａ−６Ｅ及び７Ａ−７Ｅを参照して説明す
る。
【００２５】まず工程の最後過程を示した図６Ｅと７Ｅ
で、薄膜トランジスタは透明基板１０の全面に蒸着され
た緩衝層２４と、これの上部に不純物のドーピング有無
によってアクティブ領域５０とソース及びドレーン領域
５０ａ、５０ｂに区分される半導体層が位置し、これの
上部にはゲート絶縁膜２６が位置する。また特に前述し
たアクティブ領域５０の上部に積層されたゲート絶縁膜
２６上にはゲート電極５３が位置するが、このようなゲ
ート電極５３は図５に図示したように基板の横方向に延
びたゲート配線５１と電気的に連結されている。このよ
うなゲート電極５３及びゲート絶縁膜２６の上部には、
基板全面に蒸着される層間絶縁膜６０が位置するが、こ
のような層間絶縁膜６０は各々ソース及びドレーン領域
５０ａ、５０ｂの一部を各々あらわす第１及び第２コン
タクトホール６１、６２を有しており、これの上部に形
成されるソース及びドレーン電極７２ａ、７２ｂは各々
これらを通してソース及びドレーン領域５０ａ、５０ｂ
と電気的に連結される。
【００２６】この時、特にソース電極７２ａは図５の縦
方向に延びたデータ配線７１と電気的に連結されるが、
このようなソース及びドレーン電極７２ａ、７２ｂが形
成された基板の上部には各々ドレーン電極７２ｂをあら
わすように貫通された第３コンタクトホール８１を有す
る保護膜６２と、平坦化膜８０が順に形成されており、
これの上部に前記第３コンタクトホール８１を通してド
レーン電極７２ｂと電気的に連結される画素電極９１が
位置する。
【００２７】一方、このような薄膜トランジスタＴを基
板上に形成するためには数回にかけた化学及び物理的処
理工程を経るので、この時発生する静電気等によって素
子は致命的な損傷を受ける場合がある。したがってこれ
を防止するために各々のゲート配線(図５の５１)とデー
タ配線(図５の７１)を閉回路に連結するゲート短絡バー
(図１の５４)及びデータ短絡バー(図示せず)が設けられ
るが、これらは以後静電気による素子の損傷可能性がな
くなれば電気的に断線されることは前述した場合があ
る。このようなゲート短絡バー５４は図７Ｅの図面のよ
うに、基板上に順に全面蒸着された緩衝層２４及びゲー
ト絶縁膜２６の上部に、薄膜トランジスタのゲート電極
５３を構成する金属物質と同一な材質で形成された後適
切な工程で切断されるが、図示された図面はゲート短絡
バー５４が切断された状態を図示した。
【００２８】このようなゲート短絡バー５４の形成及び
切断の過程を薄膜トランジスタの製造工程と比較し、図
６Ａ−６Ｅ及び７Ａ−７Ｅを参照して製造工程順序によ
って説明する。図６Ａないし図６Ｅは各々一般的なアレ
イパネルの製造順序によって図５のＶＩ−ＶＩ線に沿っ
て切断した断面を図示した図面であり、図７Ａないし図
７Ｅは各々一般的なアレイパネルの製造順序によって図
５のＶＩＩ−ＶＩＩ線に沿って切断した断面を図示した
図面である。
【００２９】まず、図６Ａ及び７Ａに図示したように、
透明基板１０の全面にシリコン酸化膜(ＳｉＯ２）等で
なされた緩衝層２４を積層して、これの上部にアイラン
ド状の多結晶シリコン層５０を形成するが、したがって
この時には図６Ａに図示したように、薄膜トランジスタ
Ｔが形成される部分には各々基板１０と、緩衝層２４
と、アイランド状の多結晶シリコン層５０が順に積層さ
れているが、ゲート短絡バー部分には基板１０と、これ
の上部に積層された緩衝層２４のみ存在している。
【００３０】続いて、図６Ｂ及び７Ｂに図示したように
緩衝層２４及び多結晶シリコン層５０が形成された基板
の上部全面にシリコン酸化膜やシリコン窒化膜などの材
質でなされるゲート絶縁膜２６と導電性金属を順に積層
した後、導電性金属のみをパターニングして基板の全面
に蒸着されたゲート絶縁膜２６及びこれの上部に形成さ
れたゲート電極５３と、後続工程で発生する静電気など
を放電する役割をするゲート短絡バー５４を形成する
が、この時前述したゲート電極５３と電気的に連結され
る図５のゲート配線５１も同時に具現される。以後この
ような２重積層構造を有するゲート電極５３をマスクと
してその下部に位置するゲート絶縁膜２６を媒介に多結
晶シリコン層５０にイオンドーピングを実施して、真性
半導体物質であるアクティブ領域５０をはさんで各々イ
オン不純物がドーピングされたソース及びドレーン領域
５０ａ、５０ｂを具現する。
【００３１】一方大面積、高解像度の液晶表示装置にお
いて、このようなゲート電極５３及びゲート配線(図５
の５１）が有する配線抵抗が大きな場合には信号遅延に
よるクロス−トークによって画質が低下する場合が頻繁
に観察されるので、これを防止するためにゲート電極及
びゲート配線としては通常低抵抗のアルミニウム(Ａｌ)
を用いる。しかしこのようなアルミニウム(Ａｌ）は化
学的に耐食性が弱くて、後続工程で要求される高温によ
ってその表面が損傷されてヒロックなどの配線欠陥問題
が発生する場合があるので、これの上部に耐久性が大き
なＭｏなどの金属を積層してなされる２重積層構造のゲ
ート電極５３及びゲート配線(図５の５１）が用いられ
ている。したがってこれを図示した図６Ｂ以下の図面に
おいて、ゲート電極５３及びゲート短絡バー５４を構成
する下端のＡｌ材質でなされる第１金属層に図面符号５
２ａを、その上部のＭｏ材質でなされる第２金属層には
図面符号５２ｂを付与して説明する。
【００３２】続いて図６Ｃ及び７Ｃに図示したように、
基板の全面にシリコン酸化膜やシリコン窒化膜でなされ
た層間絶縁膜６０を積層して、このような層間絶縁膜６
０及びその下部のゲート絶縁膜２６をパターニングする
ことにより、各々ソース及びドレーン領域５０ａ、５０
ｂをあらわす第１及び第２コンタクトホール６１、６２
と、ゲート短絡バー５４を露出させる露出ホール６４を
形成する。このような層間絶縁膜６０は後述するソース
及びドレーン電極７２ａ、７２ｂとゲート電極５３との
絶縁のためのものであって、以後図６Ｄに図示したよう
に層間絶縁膜６０の上部基板全面に、耐久性が大きなＭ
ｏなどの金属物質でなされた第３金属層を蒸着してこれ
をパターニングすることによりデータ配線(図１の７１)
とソース及びドレーン電極７２ａ、７２ｂを形成する。
【００３３】この時、データ配線(図５の７１)はソース
電極７２ａと電気的に連結された状態でゲート配線５１
と直交するようになされることは前述した場合があり、
ソース及びドレーン電極７２ａ、７２ｂは第１及び第２
コンタクトホール６１、６２を通してソース及びドレー
ン領域７２ａ、７２ｂと電気的に連結されるが、この時
ゲート短絡バー５４の上部にも第３金属層が積層される
が、これはソース及びドレーン電極７２ａ、７２ｂの形
成のためのパターニング工程で除去されると同時にその
下部の２重積層構造を有するゲート短絡バー５４もこれ
と同一工程で電気的に断線される。これはたとえ図面に
図示しなかったが、ゲート配線(図５の５１）が延びて
連結される外部ゲート回路(図５のＧ)において、前述し
たソース及びドレーン電極７２ａ、７２ｂの具現と同時
に静電気防止回路が完成されるので無理に残っている必
要がないためである。
【００３４】このような過程を通して構成される薄膜ト
ランジスタは、図６Ｅ及び７Ｅに図示したようにソース
及びドレーン電極７２ａ、７２ｂが形成された基板１０
全面にかけてシリコン窒化膜等でなされる保護膜６２
と、ＢＣＢ等でなされる平坦化膜８０を順に積層して、
これらをパターニングすることによりドレーン電極７２
ｂの一部をあらわす第３コンタクトホール８１を形成す
るが、以後このような第３コンタクトホール８１を通し
て透明導電物質でなされた画素電極９１が電気的に連結
される。
【００３５】以上で説明したゲート短絡バーの具現及び
切断と薄膜トランジスタの製造工程において、特に第３
金属層を蒸着した後これをパターニングしてソース及び
ドレーン電極７２ａ、７２ｂを形成するためには通常湿
式エッチング方法が用いられるので、この時ゲート短絡
バー５４の切断のためにまた他のエッチャントを用いる
追加湿式工程が要求される。すなわち、ソース及びドレ
ーン電極７２ａ、７２ｂを形成する第３金属層としては
通常ゲート短絡バー５４の上層を形成するＭｏ金属が用
いられるが、このようなＭｏ金属を溶解させることがで
きるエッチャントを用いてソース及びドレーン電極７２
ａ、７２ｂのパターニングと、ゲート短絡バー５４上層
の第２金属層５２ｂの電気的断線がなされたとしても、
その下部のＡｌ金属でなされた第１金属層５２ａは相変
らず存在しているので、これを溶解して電気的に断線さ
れるようにするためにはまた他のエッチャントを用いる
追加湿式エッチング工程が必要になる。
【００３６】それで基板は二種のエッチャントに長時間
露出されることによって損傷される場合が頻繁で、これ
を防止するために湿式エッチング工程時間を短縮する場
合にゲート短絡バーが完全に断線できなくて正しい作動
が不可能な問題点を有している。言い換えれば、前記ゲ
ート配線として上述したＡｌとＭｏ金属の積層構造を用
いる場合に全体製造工程はＡｌの上部にＭｏ金属を積層
する過程をさらに含んで、前記ゲート配線をパターニン
グしてエッチングする工程にも上層に積層されたＭｏ金
属をパターニングしてエッチングする過程と、下部のＡ
ｌ金属をエッチングする過程とに細分化されて各々のエ
ッチング過程で用いられるエッチャントの種もやはり変
わる。結局前記積層構造は製造工程数を増加させて基板
を汚染させる可能性を高めて不良の発生率がさらに高ま
る問題点を有している。
【００３７】したがって前記の問題を解決するためにゲ
ート配線、ゲート短絡ライン及びゲート短絡バーとして
前記積層構造が用いられる場合に、通常の液晶表示装置
のアレイ基板のゲート短絡ライン及びゲート短絡バーに
Ｍｏ−ブリッジ(Ｍｏ−Ｂｒｉｄｇｅ)をさらに含むこと
もする。
【００３８】
【発明が解決しようとする課題】本発明は前記問題点を
解決するために案出されたものであり、本発明の目的
は、データ及びゲート短絡ラインの安定した短絡と分離
が可能な液晶表示装置を提供することである。
【００３９】本発明の他の目的は、ソース及びドレーン
電極の具現工程でなされるゲート短絡バーの切断にさら
に信頼性を付与し、特に基板がエッチャントに露出され
る時間を短縮してここに加えられる衝撃を最小化でき、
さらに改善されたゲート短絡バー及びその製造方法を提
供することである。
【００４０】
【課題を解決するための手段】前記の目的を達成するた
めの本発明は、基板を備える過程と；前記基板に各々第
１金属と第２金属を薄膜で積層する過程と；前記積層さ
れた金属膜をエッチングしてゲート電極を含むゲートラ
イン及びゲート短絡ラインを形成する過程において、前
記ゲート短絡ラインを形成する上層部の第２金属をエッ
チングしてシェブロン(chevron)状を含むネック状のブ
リッジを形成する過程と；前記基板に第１絶縁膜を蒸着
して、半導体層及びオーミック接触層を形成する過程
と；前記ゲート短絡ラインに蒸着した第１絶縁膜を除去
する過程とこれと同時に前記ネック状のブリッジの下部
の前記第１金属が離隔されるようにエッチングする過程
と；前記ゲート短絡ラインの第１絶縁膜が除去された基
板の全面に第３金属膜を積層する過程と；前記第３金属
膜をエッチングしてソース電極とドレーン電極を形成し
て、前記ブリッジ及びその上部の前記第３金属膜を除去
する過程と；前記ソース、ドレーン電極が備わった基板
に第２絶縁膜を蒸着する過程を含む液晶表示装置用アレ
イパネルの製造方法を提供する。
【００４１】この時、前記ネック状のブリッジの幅は
３．５〜４．５μｍであって、前記ネック状のブリッジ
の長さは２〜８μｍ以下であって、前記ネック状のブリ
ッジと幅が異なる隣接部分がつくる傾斜面の傾斜角が２
０度から７０度間であり、これに対向される傾斜面の傾
斜角は１１０度から１６０度であって、前記ネック状の
ブリッジの下部前記第１金属が離隔された距離が５μｍ
以下であることを特徴とする。
【００４２】また、本発明で前記第１金属はアルミニウ
ム(Ａｌ)またはアルミニウムネオジム(ＡｌＮｄ)であ
り、前記第２金属はモリブデン(Ｍｏ)である液晶表示装
置用アレイパネルの製造方法であることを特徴とする。
【００４３】前記目的を達成するための本発明は、また
基板と；前記基板上に第１金属と第２金属膜が積層され
たゲートラインと、前記ゲートラインと連結されたゲー
ト短絡ラインにネック状のブリッジとこのブリッジの下
部に第１金属が離隔されて分離された形態を有している
液晶表示装置用アレイパネルを提供する。
【００４４】この時、前記ネック状のブリッジの幅は
３．５〜４．５μｍであって長さは２〜８μｍであり、
前記ネック状のブリッジと隣接部分がつくる傾斜面の傾
斜角が１０度から７０度間であり、これに対向される傾
斜面の傾斜角は１１０度から１６０度であって、前記ネ
ック状のブリッジを中心に両側に離隔された距離が５μ
ｍ以下になされたゲート短絡ラインを含む液晶表示装置
用アレイパネルであることを特徴とする。
【００４５】また本発明で、前記第１金属はアルミニウ
ム(Ａｌ)またはアルミニウムネオジム(ＡｌＮｄ)であ
り、前記第２金属はモリブデン(Ｍｏ)である液晶表示装
置用アレイパネルであることを特徴とする。
【００４６】前記他の目的を達成するための本発明は、
基板を備える過程と；前記基板の一面に緩衝層を形成す
る過程と；前記緩衝層の上部にアイランド状の多結晶シ
リコン層を形成する過程と；前記多結晶シリコン層及び
緩衝層の上部にゲート絶縁膜と、Ａｌを含む第１金属層
と、Ｍｏを含む第２金属層を順に積層する過程と；前記
第１及び第２金属層をエッチングしてゲート電極と、ゲ
ート配線と、ゲート短絡バーを形成する過程と；前記ゲ
ート電極をマスクに、前記多結晶シリコン層に各々アク
ティブ領域と、ソース及びドレーン領域を形成する過程
と；前記ゲート電極及びゲート絶縁膜の上部に層間絶縁
膜を形成する過程と；前記層間保護膜及びその下部のゲ
ート絶縁膜をエッチングして前記ソース及びドレーン領
域の一部分を各々露出させる第１及び第２コンタクトホ
ールと、前記上部ゲート短絡バーを露出させる開口ホー
ル及び前記ゲート短絡バーの下層第１金属層を相互離隔
されるように形成する過程と；前記層間絶縁膜の上部に
Ｍｏを含む第３金属層を積層する過程と；前記第３金属
層をエッチングして前記ゲート短絡バーの上層に積層さ
れた第３金属層及びその下部の第２金属層を除去して、
前記ソース及びドレーン領域と各々電気的に連結される
ソース及びドレーン電極を形成する過程を含む液晶表示
装置用アレイパネルの製造方法を提供する。
【００４７】この時、前記層間絶縁膜は、６５００ない
し７５００オングストロームの厚さを有する窒化シリコ
ン膜であって、前記第１金属層は２５００ないし３５０
０オングストロームの厚さを有するＡｌＮｄであり、前
記第２及び第３金属層は４５０ないし５５０オングスト
ロームの厚さを有するＭｏである液晶表示装置用アレイ
パネルの製造方法であることを特徴とする。
【００４８】また、前記上層ゲート短絡バーは、他の部
分より狭い幅を有するネック状である液晶表示装置用ア
レイパネルの製造方法であることを特徴とする。この
時、前記ネック状の上層ゲート短絡バーの幅は４μｍ以
下であって、相異なる幅を連結する傾斜面と前記ネック
状のゲート短絡バーがつくる角度は１１０度ないし１６
０度であり、前記上層ゲート短絡バーを中心に下層ゲー
ト短絡バーの離隔距離は２ないし８μｍである液晶表示
装置用アレイパネルの製造方法であることを特徴とす
る。
【００４９】また前記のような方法で形成及び除去され
るゲート短絡バーを含む液晶表示装置用アレイパネルを
提供する。
【００５０】
【発明の実施の形態】以下、本発明によるアレイ基板の
製造過程を製造工程図図８Ａ〜図８Ｆを参照して詳細に
説明する。
【００５１】まず図８Ａに図示したように、透明基板１
０１上に配線抵抗による信号遅延のために発生するクロ
ス−トークによる画質低下が発生できる短所を克服でき
る低抵抗の金属であるＡｌでなされた金属を蒸着する。
以後前記Ａｌ金属上に、後続の高温工程で発生できるヒ
ロックによる配線欠陥問題を解決するために耐久性が強
いＭｏ金属を積層して、このような基板上に一例として
ポジティブ型のフォトレジストを塗布して、所定の形態
を有した露光マスクを位置合わせ後フォトレジストを露
光現像してフォトレジストのパターンを形成する。
【００５２】以後エッチャントを用いて、図８Ｂのよう
にゲート電極１３２及びゲート短絡ライン１３１を形成
するが、この時特にゲート短絡ラインの上層部１３１ｂ
は図９(図８ＢのＫ部分を拡大して平面で図示した拡大
平面図)のように幅Ｄは３．５〜４．５μｍであって、
長さＥは数μｍ〜数十μｍでなされたネック状のＭｏ−
ブリッジ１００を含むように形成する。また前記ネック
状のＭｏ−ブリッジ１００は幅が異なる隣接する部分と
つくる傾斜面１３３ａの第１傾斜角αは２０度から７０
度間とし、それに対向される傾斜面１３３ｂの第２傾斜
角βは１１０度から１６０度間になるように形成する。
ゲート短絡ライン１３１の第２金属層１３０ｂはシェブ
ロンパターンで積層された構造に形成する。
【００５３】以後ゲート配線が形成された基板に図８Ｃ
のように窒酸シリコン(ＳｉＮｘ)や酸化シリコン(Ｓｉ
Ｏｘ）等のゲート絶縁膜１３４を形成して、前記ゲート
電極部のゲート絶縁膜１３４上に非晶質シリコン(ａ−
Ｓｉ:Ｈ)からなる半導体層１３７と、ｎ＋イオンがドー
ピングされた非晶質シリコン(ｎ＋ａ−Ｓｉ:Ｈ)からな
るオーミック接触層１３８を連続積層してアイランド状
に形成する。以後前記ゲート短絡ライン１３１上に蒸着
されたゲート絶縁膜１３４を除去する。この時前記Ｍｏ
−ブリッジ１００下部に位置した第１金属層１３０ａも
除去されるが、詳細な説明は図１０Ａと図１０Ｂを参照
して説明する。図１０Ａと１０Ｂは図８Ｃの“Ｍ”部分
を拡大図示した断面図と平面図である。
【００５４】前述したようにゲート短絡ライン１３１の
下部第１金属層１３０ａはＡｌ金属やＡｌ合金で形成さ
れて図８Ｃのエッチングホール１３５は一般にエッチャ
ントを用いて湿式エッチングを進むが、このようなエッ
チャントに露出されるゲート短絡ライン１３１の第１金
属層１３０ａも一部がエッチングされる。特に、第１金
属層１３０ａは化学的耐食性が弱くて湿式エッチングを
するエッチャントに弱いので第１金属層のエッチングは
活発に進められ、第１金属層１３０ａはエッチングホー
ル１３５の中央部分を中心に相互離隔される。
【００５５】すなわち、ゲート絶縁膜１３４をエッチン
グしてエッチングホール１３５を構成する時、前記ゲー
ト短絡ラインの下層部１３０ｂの金属が相互分離離隔さ
れるように同時にエッチングされ、前記ゲート短絡ライ
ンの上層部１３０ａはネック状のＭｏ−ブリッジ１００
構造をなして前記ネック状のＭｏ−ブリッジ１００の下
層金属は数μｍ以下(図１０Ａ及び図１０Ｂの“Ｆ”)に
離隔された形態を有することができるように図１０Ａと
１０Ｂのように形成する。本発明のように構成すれば前
記ネック状のＭｏ−ブリッジ１００を通して電気的流れ
は可能になって、したがって後述する工程で発生できる
静電気等によって内部素子が破壊されることを防ぐゲー
ト短絡ライン１３１の役割ができる。
【００５６】上述したネック状のＭｏ−ブリッジを有す
るゲート短絡ラインは、前記ゲート電極及びゲート短絡
ラインを形成する工程と同一工程でデータパッド、及び
データ短絡バーとデータ短絡ラインを形成する時にも同
一に適用できることは当業者に自明な事実である。
【００５７】以後、図８Ｄに図示したように、前記基板
に第２Ｍｏ金属を蒸着して、前記第２Ｍｏ金属膜上にポ
ジティブ型のフォトレジストを塗布した後、所定のパタ
ーンを有する露光マスクを位置合わせる。続いてフォト
レジストを露光現像してフォトレジストパターンを形成
して、そのフォトレジストのパターンに沿って下層の第
２Ｍｏ金属をエッチングすれば、ソース電極１４２とド
レーン電極１４４に分離されると同時に、前記ソース及
びドレーン電極と同一材質でなされた前記ゲート短絡ラ
イン１３１の上層部に第２Ｍｏ金属とネック状のＭｏ−
ブリッジ１００もエッチングされて前記ゲート短絡ライ
ン１３１は電気的に切断される。以後、前記ソース及び
ドレーン電極１４２、１４４をマスクとして前記オーミ
ック接触層１９０をエッチングして所定間隔を置いて離
隔されて各々前記ソース電極１４２と接触されるオーミ
ック接触層１３８ａと前記ドレーン電極１４４と接触す
るオーミック接触層１３８ｂに形成して、前記金属膜上
に残っているフォトレジストパターンを除去して図８Ｄ
のように形成する。
【００５８】以後、前記薄膜トランジスタを含んで覆う
ように窒酸シリコン(ＳｉＮｘ)膜や酸化シリコン(Ｓｉ
Ｏｘ)膜またはＢＣＢ等でなされた保護膜を蒸着して、
図８Ｅのように保護膜上にフォトレジストをスピンコー
ティングして塗布して、所定のパターンを有するマスク
を利用して露光することにより薄膜トランジスタのドレ
ーン電極１４４部分の保護膜が露出される部分１４８を
有するフォトレジスト膜１４７が形成される。上述した
構造で形成された基板をエッチングチャンバに入れて露
出された保護膜部分１４８の保護膜をエッチングする。
【００５９】以後、残っているフォトレジスト膜を除去
した後ＩＴＯ膜を基板の全面に形成して、所定の様子に
パターニングして、ドレーン電極１４４とドレーン電極
コンタクトホール１４９を通して接触する画素電極を電
気的に連結することによって液晶表示装置のアレイパネ
ルを図８Ｆのように完成する。
【００６０】上述したアレイ基板の製造過程中にゲート
短絡ラインに含まれるネック状のＭｏ−ブリッジを形成
する工程及びそうした工程でなされたゲート短絡ライン
と前記ネック状のＭｏ−ブリッジが断線される工程及び
そうした工程でなされたゲート短絡ラインはデータ短絡
ラインにも同一に適用される。
【００６１】前記Ｍｏ−ブリッジをさらに詳細に説明す
ると、上述したようにＡｌ金属とＭｏ金属の積層構造を
用いてエッチャントを利用してゲート短絡ラインの上層
部１３０ｂを構成する時前記ゲート短絡ラインの上層部
１３０ｂは他の部分より細く作られたネック状のＭｏ−
ブリッジ１００をさらに含むようになって、下部層であ
るＡｌ金属であるゲート短絡ラインの下層部１３０ａは
ゲート絶縁膜１３４にエッチングホール１３５を形成す
る時相互分離されて離隔されるように形成する。すなわ
ち、前記ゲート短絡ライン１３１上層の金属層をシェブ
ロン(ｃhｅｖｒｏｎ)状に積層された状態に形成し、特
に前記ゲート短絡ラインの下層部１３０ａはエッチング
されて相互数μｍ〜数十μｍの距離を置いて離隔され
て、前記ゲート短絡ラインの上層部１３０ｂはネック状
のＭｏ−ブリッジ１００を含むように構成する。
【００６２】この時、一般に前記ネック状のＭｏ−ブリ
ッジ１００の長さは通常数μｍであり前記ゲート短絡ラ
インの下層１３０ａは分離、離隔されていても前記ゲー
ト短絡ライン１３１の電気的流れは前記ゲート短絡ライ
ンの上層部１３０ｂにネック状のＭｏ−ブリッジ１００
を通して可能になって前記ゲート短絡ライン１３１は静
電気防止のための役割ができる。
【００６３】上述したネック状のＭｏ−ブリッジ１００
を適用すると、前記ネック状のＭｏ−ブリッジ１００は
同一なＭｏ金属でなされたソース電極とドレーン電極を
エッチング工程によってエッチング、分離する工程で同
一エッチャントを利用して同時にエッチングして切断さ
れるようにすることによって前記ゲート短絡ライン１３
１の断線工程を簡便化させることができるようになって
また前記ネック状のＭｏ−ブリッジ１００はデータ短絡
ラインにも適用できる。
【００６４】また、前記Ｍｏ−ブリッジ１００の長さを
数μｍ以下(好ましくは２μｍ≦長さ≦８μｍ)に構成す
るようになれば、液晶表示装置のアレイ基板のアレイ基
板を製作する後続工程でＭｏ−ブリッジに加えられる物
理的衝撃によって容易にこわれなかったり取り離されな
い長所を有する。また前記ネック状のＭｏ−ブリッジ４
５の幅が４μｍ以下の場合には、従来のソース及びドレ
ーン電極を形成するためにエッチングする過程で容易に
切断され、これはゲート短絡ラインが完全に切断されな
い問題点を解決することができる。
【００６５】以上で説明したブリッジ構造は、コプレー
ナタイプ薄膜トランジスタＴＦＴにも適用できるが、こ
れに対する説明は図１１〜図１４Ｂを通して説明する。
本発明によるコプレーナタイプＴＦＴを含むアレイ基板
において、ゲート短絡バーはその切断に信頼性を付与し
て基板に加えられる損傷を最少化するために、下部に相
互離隔された第１金属層と、前記離隔された第１金属層
の上部でこれらを電気的に連結するブリッジ状の第２金
属層を含むことを特徴とするが、特に本発明によるゲー
ト短絡バーが適用されるアレイ基板上に配列される薄膜
トランジスタは多結晶シリコンでなされたアクティブ層
を有することを特徴とする。
【００６６】図１１は、本発明によるゲート短絡バー１
５４が適用されたアレイ基板の一部分を簡略に図示した
平面図であって、これは透明な基板上に平行に配列され
る多数のゲート配線１５１及びこれと直交する多数の平
行したデータ配線１７１がマトリックス状をなして画素
領域を定義しており、このような画素領域内には各々薄
膜トランジスタＴと、前記薄膜トランジスタＴと電気的
に一対一連結される画素電極１９１が位置する。
【００６７】この時多数のゲート配線１５１及びデータ
配線１７１は基板の一方向または両方向に長く延びて各
々外部ゲート回路Ｇ及び外部データ回路(図示せず)と電
気的に連結されるが、特に各々のゲート配線１５１とゲ
ート外部回路Ｇが連結される基板縁部分と、データ配線
１７１とデータ外部回路(図示せず)が連結される基板の
縁部分には、これの製造工程中に発生できる静電気等に
よって素子が損傷されることを防ぐためにゲート短絡バ
ー１５４及びデータ短絡バー(図示せず)を形成して、こ
れらは以後適切な工程で電気的に断線されることは一般
的な場合と同様である。
【００６８】このようなゲート短絡バー１５４と、各画
素領域内に位置した状態で隣接するゲート配線１５１及
びデータ配線１７１と電気的に連結される薄膜トランジ
スタＴに対して、図１１のＸＩＩ−ＸＩＩ線に沿って切
断した断面と、ＸＩＩＩ−ＸＩＩＩに沿って切断した断
面図である図１２Ａ〜１２Ｅ及び図１３Ａ〜１３Ｅを参
照して説明する。
【００６９】まず製作工程の最終過程である図１２Ｅ及
び１３Ｅを通して説明すると、薄膜トランジスタは透明
基板１０の全面に蒸着された緩衝層１２４と、このよう
な緩衝層１２４の上部に各々真性半導体物質であるアク
ティブ領域１５０及びこれをはさんで連接したソース及
びドレーン領域１５０ａ、１５０ｂに区分される半導体
層がアイランド状に形成され、これらの上部にゲート絶
縁膜１２６が基板全面に位置している。
【００７０】この時アクティブ領域１５０の上部ゲート
絶縁膜１２６上にはゲート電極１５３が位置するが、こ
れは図１１のゲート配線１５１と電気的に連結されてい
る。また前記ゲート絶縁膜１２６及びゲート電極１５３
の上部全面には層間絶縁膜１６０が位置するが、このよ
うな層間絶縁膜１６０とその下部のゲート絶縁膜１２６
には各々ソース及びドレーン領域１７２ａ、１７２ｂの
一部をあらわす第１及び第２コンタクトホール１６１、
１６２が形成されており、層間絶縁膜１６０の上部に位
置するソース及びドレーン電極１７２ａ、１７２ｂが各
々ソース及びドレーン領域１５０ａ、１５０ｂと電気的
に連結されることができるようにする。
【００７１】この時ソース電極１７２ａは、図１１に図
示した縦方向に延びたデータ配線１７１と電気的に連結
されることは一般的な場合と同一であるが、このような
ソース及びドレーン電極１７２ａ、１７２ｂが形成され
た基板の上部には順に保護膜１６２と平坦化膜１８０が
位置して、特にこのような保護膜１６６及び平坦化膜１
８０には各々ドレーン電極１７２ｂの一部をあらわすよ
うに貫通された第３コンタクトホール１８１が形成され
ており、これを通して平坦化膜の上部に位置する画素電
極１９１がドレーン電極１７２ｂと電気的に連結され
る。
【００７２】一方、このような薄膜トランジスタＴの製
造工程中に発生する静電気等によって素子に加えられる
損傷を防止するために、各々のゲート配線(図１１の１
５１)を電気的に連結するゲート短絡バー部分は、基板
１０上に順に全面蒸着された緩衝膜１２４及びゲート絶
縁膜１２６の上部に、前述した薄膜トランジスタのゲー
ト電極１５３と同一な材質で同一工程で具現されて適切
な工程で切断されるので、図示された図１３Ｅは現在ゲ
ート短絡バー１５４が電気的に断線された状態を示して
いる。
【００７３】このような本発明によるゲート短絡バー１
５４の構成及び切断の過程を薄膜トランジスタの製造工
程と比較して説明する。図１２Ａ〜１２Ｅ及び図１３Ａ
〜１３Ｅは各々製造工程順序によって図１１の薄膜トラ
ンジスタ部分ＴであるＸＩＩ−ＸＩＩ線と、ゲート短絡
バー１５４部分であるＸＩＩＩ−ＸＩＩＩ線に沿って切
断した面を図示した。
【００７４】まず図１２Ａ及び１３Ａに図示したよう
に、透明基板１０の全面にシリコン酸化膜(ＳｉＯ２）
などの材質でなされた緩衝層１２４が蒸着されると、こ
れの上部にアイランド状の多結晶シリコン層１５０が形
成されるが、このような多結晶シリコン層１５０の形成
のためには基板上に直接多結晶シリコンを蒸着したりま
たは緩衝層１２４の上部に非晶質シリコンを積層した後
これを結晶質シリコンに変化させる方法が用いられるこ
とができる。
【００７５】この時特に後者の場合において、前記非晶
質シリコンが積層された基板温度を２５０℃程度に加熱
しながらエキサイマーレーザーを照射して多結晶を成長
させるレーザー熱処理方法や、非晶質シリコン上に金属
を蒸着して金属をシードに多結晶シリコンを形成する金
属誘導結晶化（ＭＩＣ)方法または非晶質シリコンを高
温で長時間熱処理する固状結晶化(ＳＰＣ)方法などが用
いられており、この場合に緩衝層１２４は、非晶質シリ
コン層を多結晶シリコン層１５０に再結晶化する過程で
発生する熱によって基板１０の内部に存在するアルカリ
イオン(例えば、Ｋ＋、Ｎａ＋等)によって多結晶シリコ
ン層１５０の膜質特性が低下することを防止する。
【００７６】このような過程を通して緩衝層１２４の上
部にアイランド状に存在する多結晶シリコン層１５０が
形成されると、図１２Ａに図示したように薄膜トランジ
スタＴ部分には各々基板１０と、緩衝層１２４と、アイ
ランド状の多結晶シリコン層１５０が順に積層されてお
り、図１３Ａに図示したようにゲート短絡バー部分には
基板１０とこれの上部に積層された緩衝層１２４のみ存
在する。
【００７７】続いて図１２Ｂ及び図１３Ｂに図示したよ
うに基板全面にシリコン酸化膜やシリコン窒化膜などの
材質でなされ、その厚さは１８００Å程度であるゲート
絶縁膜１２６と、導電性金属を順に積層した後このよう
な導電性金属のみをパターニングして基板全面に蒸着さ
れたゲート絶縁膜１２６と、これの上部に形成されたゲ
ート短絡バー１５４及びゲート配線(図１１の１５１)
と、これと電気的に連結されるゲート電極１５３を形成
する。
【００７８】この時特に本発明において、ゲート配線
(図１１の１５１)及びゲート電極１５３としては第１及
び第２金属層１５２ａ、１５２ｂが順に積層された２重
積層構造が用いられるので、これは配線抵抗を小さくす
ると同時に高温工程に起因したヒロックなどの問題を解
決するためである。したがって図１２Ａ以下の図面にお
いて、ゲート電極１５３とゲート短絡バー１５４を構成
する下端の第１金属層には図面符号１５２ａを、その上
部の第２金属層には図面符号１５２ｂを付与して説明す
るが、この時好ましくは第１金属層１５２ａとしてはＡ
ｌを含む金属、一例でＡｌＮｄを用いて３０００オング
ストローム程度の厚さを有するようにして、第２金属層
１５２ｂとしてはＭｏを含む金属、一例でＭｏを用いて
５００オングストロームの程度の厚さに形成することが
有利である。
【００７９】以後，このようにパターニングされたゲー
ト電極１５３をマスクにして、その下部のゲート絶縁膜
１２６を媒介に多結晶シリコン層１５０にイオンをドー
ピングするが、このように多結晶シリコン層１５０にイ
オンドーピングをする理由は、以後工程で形成されるソ
ース及びドレーン電極１７２ａ、１７２ｂと多結晶シリ
コン層１５０との接触抵抗を低めてこれに電気的な特性
を付与するためである。したがってゲート電極１５３を
マスクに３族ないし５族の元素が含まれたガスを用い
て、その下部のゲート絶縁膜１２６を媒介に多結晶シリ
コン層１５０の一部にイオンドーピングをすることによ
り、不純物領域と真性領域の２種の形態の領域が区分さ
れるようにするが、この時不純物領域は各々ソース及び
ドレーン領域１５０ａ、１５０ｂになって、真性領域は
薄膜トランジスタのアクティブ領域１５０になる。
【００８０】以後図１２Ｃ及び１３Ｃに図示したように
基板の全面にシリコン酸化膜やシリコン窒化膜等でなさ
れた層間絶縁膜１６０を７０００Å程度の厚さになるよ
うに積層して、このような層間絶縁膜１６０及びその下
部のゲート絶縁膜１２６をパターニングすることにより
ソース及びドレーン領域１５０ａ、１５０ｂを各々あら
わす第１及び第２コンタクトホール１６１、１６２と、
ゲート短絡バー１５４を露出させる露出ホール１６４を
形成する。
【００８１】この時特に本発明は前述した第１及び第２
コンタクトホール１６１、１６２及び露出ホール１６４
を形成すると同時に、ゲート短絡バー１５４の下部層を
形成する第１金属層１５２ａをエッチングして相互離隔
されるようにすることを特徴とする。すなわち、本発明
は湿式エッチング方法を通して前述した層間絶縁膜１６
０及びゲート絶縁膜１２６に各々第１及び第２コンタク
トホール１６１、１６２と、ゲート短絡バー１５４上部
の露出ホール１６４を形成する。
【００８２】以後、前述した第１及び第２コンタクトホ
ール１６１、１６２と、露出ホール１６４が形成された
後に同一エッチャントを用い続けて湿式エッチングを進
めれば、このようなエッチャントに露出されるゲート短
絡バー１５４も一部がエッチングされるが、特にこれを
構成する第１金属層１５２ａと第２金属層１５２ｂ中で
相対的に化学的耐食性が弱いＡｌＮｄ材質の第１金属層
のエッチングがさらに活発に進められ、特にこれの厚さ
は３０００オングストローム程度の小さな大きさを有し
ているので露出面的が大きな露出ホール１６４の中央部
分を中心に相互離隔される。
【００８３】したがって図１３Ｃの一部である“Ｒ”を
拡大して図示した図１４Ａ及び１４Ｂのように、下層の
第１金属層１５２ａは相互離隔されており、これの上部
に位置する第２金属層１５２ｂは第１金属層の上部を連
結するようにＭｏ−ブリッジ(ｂｒｉｄｇｅ)状を有する
が、好ましくは円内“Ｒ”の平面図である図１４Ｂのよ
うに、上層の第２金属層１５２ｂでなされた上層ゲート
短絡バー、すなわちＭｏ−ブリッジは他の部分より狭い
幅を有するネック状を有する。
【００８４】このような上層第２金属層１５２ｂをネッ
ク状に形成することは、前述した第１金属層１５２ａを
離隔されるようにする湿式エッチング工程において比較
的耐食性が大きなＭｏ金属でなされた第２金属層１５２
ｂも一部がエッチングされるので、エッチャントの供給
時間及びこれの濃度を調節することによって自然に形成
することができるが、これを容易にするために本発明は
これの厚さを５００オングストローム程度とするが、こ
れは後述するソース及びドレーン電極１７２ａ、１７２
ｂの形成のためのパターニング工程でさらに信頼性ある
切断を可能にするためである。
【００８５】この時、第２金属層１５２ｂが形成するネ
ック状のＭｏ−ブリッジの幅が過度に小さい場合には物
理的衝撃によって容易に取り離される可能性があるので
好ましくは４μｍ程度の大きさを有することが最も相応
しくて、相対的に小さい幅を有するネック状の部分の幅
部分を連結する傾斜面１５９の角度はゲート短絡バー１
５４と垂直の直線と２０度ないし７０度程度が望まし
く、またこのような上層第２金属層１５２ｂであるＭｏ
−ブリッジの下層に相互離隔された第１金属層１５２ａ
間の距離が過度に大きな場合には、第２金属層１５２ｂ
のＭｏ−ブリッジが有するネック状部分が破損される可
能性があるので、下層第２金属層１５２ａの離隔距離は
好ましくは数μｍ程度をなすことが有利である。
【００８６】以後図１２Ｄ及び図１３Ｄのように基板の
全面に第３金属層を蒸着してこれをパターニングするこ
とにより各々データ配線１７１とソース及びドレーン電
極１７２ａ、１７２ｂを形成するが、この時データ配線
１７１はゲート配線１５１と直交するようになされるこ
とは前述した場合があってソース及びドレーン電極１７
２ａ、１７２ｂは第１及び第２コンタクトホール１６
１、１３２を通してソース及びドレーン領域１５０ａ、
１５０ｂと電気的に連結される。
【００８７】このようなソース及びドレーン電極１７２
ａ、１７２ｂ及びデータ配線１７１を具現する第３金属
層の材質としてはＭｏ金属を用いることが望ましいの
で、この時ゲート短絡バー１５４の上層Ｍｏ−ブリッジ
状の第２金属層１５２ｂの上面にも同一材質の第３金属
層が積層されるが、これはソース及びドレーン電極１７
２ａ、１７２ｂのためのパターニング工程で除去される
と同時にこれの下部上層ゲート短絡バーを形成する第２
金属層１５２ｂも同一工程で一緒に除去される。
【００８８】特に本発明では上層のＭｏ金属でなされた
第２金属層１５２ｂの厚さを５００Å程度とし、これの
形状として幅が狭いネック状を付与するので前述したソ
ース及びドレーン電極１７２ａ、１７２ｂのパターニン
グ工程で使用されるエッチャントで容易に切断可能で、
特に第２金属層１５２ｂが有する幅(図１４ＢのＷ)も４
μｍ程度の小さな大きさであるので信頼性ある切断が可
能である。
【００８９】したがってこのような過程を通してゲート
短絡バー１５４は電気的に断線されるが、これはたとえ
図面に図示しなかったがゲート配線１５１ｂが延びて連
結される外部ゲート回路(図１１のＧ)において、前述し
たソース及びドレーン電極１７２ａ、１７２ｂの形成工
程と同一工程で具現される静電気防止回路が完成される
ので無理に残っている必要がないためである。
【００９０】このような過程を通して構成される薄膜ト
ランジスタは図１２Ｅ及び１３Ｅに図示したように、ソ
ース及びドレーン電極１７２ａ、１７２ｂが形成されて
いる基板１０上の全面にかけて保護膜１６６及び平坦化
膜を順に積層してこれらをパターニングすることによ
り、ドレーン電極１７２ｂの一部が露出する第３コンタ
クトホール１８１を形成した後これの上部に前記第３コ
ンタクトホール１８１を通してドレーン電極１７２ｂと
電気的に連結される透明導電物質でなされた画素電極１
９１を形成する。
【００９１】本発明の特定の実施例が説明されて図示さ
れたが本発明が当業者によって多様に変形されて実施さ
れる可能性があることは自明である。
【００９２】このような変形された実施例は、本発明の
技術的思想や観点から個別的に理解されてはならなく、
このような変形された実施例は本発明の特許請求の範囲
内に属する。
【００９３】
【発明の効果】上述したようにゲート及びデータ短絡ラ
インを他の部分より細く形成したネック状のＭｏ−ブリ
ッジを含むように形成する際に、本発明を適用すれば次
のような長所がある。
【００９４】第一に、前記各々の短絡ラインに含まれる
ネック状のＭｏ−ブリッジにおいて幅が異なる隣接部分
と連結される傾斜面の傾斜角を２０度から７０度間とし
て、これに対向される傾斜面の傾斜角を１１０度から１
６０度にし、前記ネック状のＭｏ−ブリッジの長さを数
μｍ〜数十μｍ以下に構成して、各々の短絡ラインのネ
ック状のＭｏ−ブリッジの下層のＡｌ金属の離隔距離を
数μｍ〜数十μｍ以下とすることによって、前記Ｍｏ−
ブリッジが耐えることができる剪断強度を高めることが
できるので後続工程で加えられる物理的衝撃に十分に耐
えることができて所望しない過程で短絡ラインが断線さ
れる不良を減らすことができる。第二に、前記ネック状
のＭｏ−ブリッジの幅を３．５〜４．５μｍとすること
によって、第２Ｍｏ金属をソース及びドレーン電極に分
離する時前記ゲート短絡ラインのＭｏ−ブリッジの上層
に積層された第２Ｍｏ金属と前記Ｍｏ−ブリッジを容易
に切断できるようにして従来の切断されなかったために
発生する不良を減らすことができる。
【００９５】また、本発明は第１及び第２金属が積層さ
れた２重積層構造を有しながら、特に下層の第１金属層
は相互離隔されて、その上部の第２金属層がこれらを連
結するブリッジ状で構成されるゲート短絡バーを提供し
てさらに信頼性ある切断を可能にする。この時前記第２
金属層にはその幅が相対的に小さい、４μｍ程度のネッ
ク状を付与して、その下部に位置する相互離隔された第
１金属層の離隔距離を数μｍ〜数十μｍ以下にすること
によって物理的衝撃に強いさらに改善されたゲート短絡
バーを提供する。
【００９６】このような本発明によるゲート短絡バーを
アレイ基板上に適用する場合に基板に加えられる化学的
衝撃をさらに最小化することが可能でさらに信頼性ある
素子を具現することが可能な利点を有している。
【図面の簡単な説明】
【図１】 一般的な液晶パネルの一部を図示した断面
図。
【図２】 一般的な液晶表示装置用アレイ基板の一部
を図示した略平面図。
【図３】 図２の一部分を拡大して図示した詳細図。
【図４】 一般的な液晶表示装置のアレイ基板の製造
工程を順序とおり、図３のＩＶ−ＩＶ線に沿って切断し
た断面を図示した工程断面図。
【図５】 一般的なコプレーナタイプの薄膜トランジ
スタを有した液晶表示装置用アレイパネルの一部を簡略
に図示した図面。
【図６】 各々一般的なアレイパネルの製造順序によ
って図５のＶＩ−ＶＩ線に沿って切断した断面を図示し
た図面。
【図７】 各々一般的なアレイパネルの製造順序によ
って図５のＶＩＩ−ＶＩＩ線に沿って切断した断面を図
示した図面。
【図８】 本発明によって逆スタガタイプ薄膜トラン
ジスタを含む液晶表示装置のアレイ基板の製造工程を順
序どおり、図３のＶＩＩＩ−ＶＩＩＩ線に沿って切断し
た断面を図示した工程断面図。
【図９】 図８Ｂの“Ｋ”部分を拡大した平面図。
【図１０】 図８Ｃの“Ｍ”部分を拡大図示した断面図
と平面図。
【図１１】 本発明によってコプレーナタイプ薄膜トラ
ンジスタを含む液晶表示装置のアレイパネルの一部を簡
略に図示した図面。
【図１２】 本発明のアレイパネルの製造順序によって
図１１のＸＩＩ−ＸＩＩ線に沿って切断した断面を図示
した図面。
【図１３】 本発明のアレイパネルの製造順序によって
図１１のＸＩＩＩ−ＸＩＩＩ線に沿って切断した断面を
図示した図面。
【図１４】 図１３Ｃの“Ｒ”部分を拡大図示した断面
図と平面図。
【符号の説明】
１５２ａ:ゲート短絡ラインの下層部 １５２ｂ:ゲート短絡ラインの上層部 １００:ネック状のＭｏ−ブリッジ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/285 ３０１ Ｈ０１Ｌ 21/285 ３０１Ｌ 21/3205 29/78 ６１２Ａ 29/786 21/88 Ｒ (72)発明者 ハー ヨン−ミン 大韓民国 730−022 ギョンサンブク−ド ー， グミ−シ， ドリアン２−ドン 77， 1001ホ パーク マンション 105 ドン (72)発明者 パク ジェ−デォク 大韓民国 730−772 ギョンサンブク−ド ー， グミ−シ， オクギェ−ドン， ブ ヨン アパート 03−1105 Ｆターム(参考） 2H092 GA64 JA25 JA26 JA38 JA42 JB13 JB23 JB32 JB38 JB63 JB69 JB79 KA04 MA05 MA07 MA13 MA17 MA35 MA37 NA14 NA29 4M104 AA01 BB02 BB16 BB36 CC05 DD09 DD16 DD17 DD26 DD34 DD64 FF13 GG09 GG10 GG14 GG20 HH15 5C094 AA15 AA22 AA32 AA42 AA43 BA03 BA43 CA19 DA15 EA04 EA07 GB01 JA08 5F033 HH05 HH08 HH10 HH20 HH38 JJ01 JJ05 JJ10 JJ20 JJ38 KK04 KK05 KK08 KK10 KK20 LL04 MM05 NN03 QQ08 QQ09 QQ10 QQ37 QQ59 QQ65 RR04 RR06 RR21 SS10 VV15 WW00 WW01 XX01 XX16 5F110 AA27 BB01 CC02 CC07 EE03 EE04 EE06 EE14 EE37 FF02 FF03 GG02 GG13 GG15 HJ12 HK09 HK16 HL04 HM19 HM20 NN03 NN22 NN23 NN24 NN72 PP03 QQ11

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 基板を準備する過程と；前記基板に各々
    第１金属と第２金属を薄膜として積層する過程と；前記
    積層された金属膜をエッチングしてゲート電極を含むゲ
    ートライン及びゲート短絡ラインを形成する過程を有す
    る液晶表示装置用アレイパネルの製造方法において、 前記ゲート短絡ラインを形成する上層部の第２金属をエ
    ッチングしてシェブロン状を含むネック状のブリッジを
    形成する過程と；前記基板に第１絶縁膜を蒸着して、半
    導体層及びオーミック接触層を形成する過程と；前記ゲ
    ート短絡ラインに蒸着された第１絶縁膜を除去する過程
    とこれと同時に前記ネック状のブリッジの下部の前記第
    １金属が離隔されるようにエッチングする過程と；前記
    ゲート短絡ラインの第１絶縁膜が除去された基板の全面
    に第３金属膜を積層する過程と；前記第３金属膜をエッ
    チングしてソース電極とドレーン電極を形成して、前記
    ブリッジ及びその上部の前記第３金属膜を除去する過程
    と；前記ソース、ドレーン電極が備わった基板に第２絶
    縁膜を蒸着する過程とを含むことを特徴とする液晶表示
    装置用アレイパネルの製造方法。
  2. 【請求項２】 前記ネック状のブリッジの幅は３．５〜
    ４．５μｍであって、 前記ネック状のブリッジの長さは２〜８μｍ以下であっ
    て、 前記ネック状のブリッジと幅が異なる隣接部分がつくる
    傾斜面の傾斜角が２０度から７０度間であり、これに対
    向される傾斜面の傾斜角は１１０度から１６０度であっ
    て、 前記ネック状のブリッジの下部の前記第１金属が離隔さ
    れた距離が５μｍ以下であることを特徴とする請求項１
    に記載の液晶表示装置用アレイパネルの製造方法。
  3. 【請求項３】 前記第１金属は、アルミニウムであるこ
    とを特徴とする請求項１に記載の液晶表示装置用アレイ
    パネルの製造方法。
  4. 【請求項４】 前記第２金属は、モリブデンであること
    を特徴とする請求項１に記載の液晶表示装置用アレイパ
    ネルの製造方法。
  5. 【請求項５】 前記第１金属は、アルミニウムネオジム
    であることを特徴とする請求項１に記載の液晶表示装置
    用アレイパネルの製造方法。
  6. 【請求項６】 基板と；前記基板上に第１金属と第２金
    属膜が積層されたゲートラインと、 前記ゲートラインと連結されたゲート短絡ラインにネッ
    ク状のブリッジとこのブリッジの下部に第１金属が離隔
    されて分離された形態を有していることを特徴とする液
    晶表示装置用アレイパネル。
  7. 【請求項７】 前記ネック状のブリッジの幅は３．５〜
    ４．５μｍであって、 前記ネック状のブリッジの長さは２〜８μｍであって、 前記ネック状のブリッジと隣接部分がつくる傾斜面の傾
    斜角が１０度から７０度間であり、これに対向される傾
    斜面の傾斜角は１１０度から１６０度であって、 前記ネック状のブリッジを中心に両側に離隔された距離
    が５μｍ以下でなされたゲート短絡ラインを含むことを
    特徴とする請求項６に記載の液晶表示装置用アレイパネ
    ル。
  8. 【請求項８】 前記第１金属は、アルミニウムであるこ
    とを特徴とする請求項６に記載の液晶表示装置用アレイ
    パネル。
  9. 【請求項９】 前記第２金属は、モリブデンであること
    を特徴とする請求項６に記載の液晶表示装置用アレイパ
    ネル。
  10. 【請求項１０】 前記第１金属は、アルミニウムネオジ
    ムであることを特徴とする請求項６に記載の液晶表示装
    置用アレイパネル。
  11. 【請求項１１】 基板を備える過程と；前記基板の一面
    に緩衝層を形成する過程と；前記緩衝層の上部にアイラ
    ンド状の多結晶シリコン層を形成する過程と；前記多結
    晶シリコン層及び緩衝層の上部にゲート絶縁膜と、Ａｌ
    を含む第１金属層と、Ｍｏを含む第２金属層を順に積層
    する過程と；前記第１及び第２金属層をエッチングして
    ゲート電極と、ゲート配線と、ゲート短絡バーを形成す
    る過程と；前記ゲート電極をマスクに、前記多結晶シリ
    コン層に各々アクティブ領域と、ソース及びドレーン領
    域を形成する過程と；前記ゲート電極及びゲート絶縁膜
    の上部に層間絶縁膜を形成する過程と；前記層間保護膜
    及びその下部のゲート絶縁膜をエッチングして前記ソー
    ス及びドレーン領域の一部分を各々露出させる第１及び
    第２コンタクトホールと、前記上部ゲート短絡バーを露
    出させる開口ホール及び前記ゲート短絡バーの下層第１
    金属層を相互離隔されるように形成する過程と；前記層
    間絶縁膜の上部にＭｏを含む第３金属層を積層する過程
    と；前記第３金属層をエッチングして前記ゲート短絡バ
    ーの上層に積層された第３金属層及びその下部の第２金
    属層を除去して、前記ソース及びドレーン領域と各々電
    気的に連結されるソース及びドレーン電極を形成する過
    程とを含むことを特徴とする液晶表示装置用アレイパネ
    ルの製造方法。
  12. 【請求項１２】 前記層間絶縁膜は、６５００ないし７
    ５００オングストロームの厚さを有する窒化シリコン膜
    であって、 前記第１金属層は、２５００ないし３５００オングスト
    ロームの厚さを有するＡｌＮｄであり、前記第２及び第
    ３金属層は４５０ないし５５０オングストロームの厚さ
    を有するＭｏであることを特徴とする請求項１１に記載
    の液晶表示装置用アレイパネルの製造方法。
  13. 【請求項１３】 前記上層ゲート短絡バーは、他の部分
    より狭い幅を有するネック状であることを特徴とする請
    求項１１に記載の液晶表示装置用アレイパネルの製造方
    法。
  14. 【請求項１４】 前記ネック状の上層ゲート短絡バーの
    幅は４μｍ以下であって、相異なる幅を連結する傾斜面
    と前記ネック状のゲート短絡バーがつくる角度は１１０
    ないし１６０度であり、前記上層ゲート短絡バーを中心
    に下層ゲート短絡バーの離隔距離は２ないし８μｍであ
    ることを特徴とする請求項１３に記載の液晶表示装置用
    アレイパネルの製造方法。
  15. 【請求項１５】 請求項１１の方法で形成及び除去され
    るゲート短絡バーを含むことを特徴とする液晶表示装置
    用アレイパネル。
JP2001314597A 2000-10-11 2001-10-11 液晶表示装置用アレイパネル及びその製造方法 Expired - Fee Related JP4452424B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2000-0059868A KR100467176B1 (ko) 2000-10-11 2000-10-11 액정표시장치용 어레이패널 및 그 제조방법
KR2000-59868 2000-10-11
KR2001-55212 2001-09-07
KR10-2001-0055212A KR100391156B1 (ko) 2001-09-07 2001-09-07 액정표시장치용 어레이 패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2002202528A true JP2002202528A (ja) 2002-07-19
JP4452424B2 JP4452424B2 (ja) 2010-04-21

Family

ID=26638462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001314597A Expired - Fee Related JP4452424B2 (ja) 2000-10-11 2001-10-11 液晶表示装置用アレイパネル及びその製造方法

Country Status (4)

Country Link
US (2) US6930732B2 (ja)
JP (1) JP4452424B2 (ja)
DE (1) DE10150432B4 (ja)
GB (1) GB2372869B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006154034A (ja) * 2004-11-26 2006-06-15 Toppoly Optoelectronics Corp 静電気放電保護機能を備えた電子装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660813B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 엑스레이 디텍터용 어레이기판 제조방법
KR100841613B1 (ko) * 2001-12-28 2008-06-27 엘지디스플레이 주식회사 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시장치
KR100455437B1 (ko) * 2001-12-29 2004-11-06 엘지.필립스 엘시디 주식회사 유리기판의 효율이 향상된 액정표시소자
CN1267780C (zh) * 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR101054819B1 (ko) 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US7105367B2 (en) * 2003-12-30 2006-09-12 Lg.Philips Lcd Co., Ltd. Method of manufacturing array substrate for liquid crystal display device
KR100635061B1 (ko) * 2004-03-09 2006-10-17 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
US7071045B2 (en) * 2004-05-06 2006-07-04 Chunghwa Picture Tubes, Ltd. Process of manufacturing thin film transistor
KR100712112B1 (ko) * 2004-06-30 2007-04-27 삼성에스디아이 주식회사 반도체 소자 및 그 제조 방법
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100661725B1 (ko) * 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100726090B1 (ko) 2004-12-30 2007-06-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101085450B1 (ko) * 2005-02-07 2011-11-21 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법
KR101197054B1 (ko) * 2005-11-14 2012-11-06 삼성디스플레이 주식회사 표시 장치
KR101240648B1 (ko) * 2006-01-10 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI275867B (en) * 2006-01-27 2007-03-11 Au Optronics Corp Display panel
US20070252148A1 (en) * 2006-04-28 2007-11-01 Innolux Display Corp. Thin film transistor substrate and method for manufacturing same
TWI283381B (en) * 2006-05-26 2007-07-01 Au Optronics Corp Active device array substrate
TWI364587B (en) * 2008-02-19 2012-05-21 Au Optronics Corp Liquid crystal display panel and semiconductor array substrate thereof
TWI388014B (zh) * 2009-03-06 2013-03-01 Chunghwa Picture Tubes Ltd 薄膜電晶體之製造方法
US9130074B2 (en) * 2009-04-21 2015-09-08 Tetrasun, Inc. High-efficiency solar cell structures and methods of manufacture
KR101134989B1 (ko) * 2009-05-15 2012-04-09 엘지디스플레이 주식회사 어레이 기판의 제조방법
JP5778247B2 (ja) 2010-03-26 2015-09-16 テトラサン インコーポレイテッド 高効率結晶太陽電池における遮蔽された電気接点およびパッシベーション化誘電体層を通じたドーピング、ならびにその構造および製造方法
KR101108175B1 (ko) * 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
KR20120043404A (ko) * 2010-10-26 2012-05-04 삼성모바일디스플레이주식회사 표시장치 및 이의 제조방법
US9053279B2 (en) * 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern modification with a preferred position function
KR102254311B1 (ko) * 2013-12-05 2021-05-24 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US9673341B2 (en) 2015-05-08 2017-06-06 Tetrasun, Inc. Photovoltaic devices with fine-line metallization and methods for manufacture
CN105404034B (zh) * 2015-12-03 2019-02-01 深圳市华星光电技术有限公司 液晶面板、液晶显示装置及像素阵列
CN107656386A (zh) * 2017-08-31 2018-02-02 武汉天马微电子有限公司 阵列基板及修复方法和显示面板
CN109188743A (zh) * 2018-11-14 2019-01-11 惠科股份有限公司 显示面板的制作方法及显示装置
US11798959B2 (en) * 2019-07-22 2023-10-24 Boe Technology Group Co., Ltd. Manufacturing method of array substrate
CN111061102B (zh) * 2019-12-17 2022-12-23 Tcl华星光电技术有限公司 一种阵列基板及显示面板
CN114582889A (zh) * 2022-02-22 2022-06-03 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
KR100232682B1 (ko) 1996-06-25 1999-12-01 구본준 액정표시장치의 제조방법 및 액정표시장치의 구조
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
JPH09265113A (ja) 1996-03-28 1997-10-07 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
KR100244449B1 (ko) * 1997-02-11 2000-02-01 구본준 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same)
KR100271038B1 (ko) * 1997-09-12 2000-11-01 구본준, 론 위라하디락사 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006154034A (ja) * 2004-11-26 2006-06-15 Toppoly Optoelectronics Corp 静電気放電保護機能を備えた電子装置

Also Published As

Publication number Publication date
GB2372869B (en) 2003-04-02
US6924179B2 (en) 2005-08-02
DE10150432A1 (de) 2002-05-02
US20040149990A1 (en) 2004-08-05
US6930732B2 (en) 2005-08-16
GB0124325D0 (en) 2001-11-28
US20020044228A1 (en) 2002-04-18
GB2372869A (en) 2002-09-04
JP4452424B2 (ja) 2010-04-21
DE10150432B4 (de) 2008-07-31

Similar Documents

Publication Publication Date Title
JP2002202528A (ja) 液晶表示装置用アレイパネル及びその製造方法
TWI324266B (en) Active matrix substrate and its manufacturing method
KR101058461B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
JP3625598B2 (ja) 液晶表示装置の製造方法
JP4658514B2 (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
US5917564A (en) Methods of forming active matrix display devices with reduced susceptibility to image-sticking and devices formed thereby
US7396765B2 (en) Method of fabricating a liquid crystal display device
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
KR101002338B1 (ko) 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
JP2006184853A (ja) 表示装置及びその製造方法
JP2007219493A (ja) 液晶表示装置用アレイ基板及びその製造方法
JP4475578B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP4166300B2 (ja) 液晶表示装置の製造方法
JP3952672B2 (ja) 液晶表示装置
KR19990031218A (ko) 횡전계 방식 액정표시소자
US20060102899A1 (en) Liquid crystal display device and method of fabricating the same
JP2005301162A (ja) 表示装置とその製造方法
JPH1195248A (ja) 表示装置用アレイ基板及びその製造方法
JP4513361B2 (ja) 半導体装置、半導体装置の製造方法、電気光学装置
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR100391156B1 (ko) 액정표시장치용 어레이 패널 및 그 제조방법
KR100467176B1 (ko) 액정표시장치용 어레이패널 및 그 제조방법
KR100876587B1 (ko) 박막트랜지스터를 포함하는 액정표시장치용 어레이기판과그 제조방법
JP2001305578A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees