JP3952672B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3952672B2 JP3952672B2 JP2000240366A JP2000240366A JP3952672B2 JP 3952672 B2 JP3952672 B2 JP 3952672B2 JP 2000240366 A JP2000240366 A JP 2000240366A JP 2000240366 A JP2000240366 A JP 2000240366A JP 3952672 B2 JP3952672 B2 JP 3952672B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、横電界方式の液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置として、画素を構成する表示領域にスイッチング素子として薄膜トランジスタＴＦＴ(TFT:Thin Film Transistor)素子を設けた構造のアクティブマトリックス方式が多く採用されている。この種の液晶表示装置においては、一対の基板の間に液晶層を挿入し、この液晶層を各基板で挟持した構造が採用されており、一方の基板（ＴＦＴ基板）側にはＴＦＴ素子，画素電極，走査信号や映像信号の電極や配線、及び配線と外部駆動回路とを接続するための端子等が形成され、他方の基板（ＣＦ基板）側にはカラーフィルタと対向電極が形成されており、基板面にほぼ垂直な縦電界を印加して表示する、ツイストネマチック表示方式を採用している。
【０００３】
この方式に対して、液晶表示装置の課題となっていた視野角とコントラストを改善できる方式として、カラーフィルタ基板側に配置していた対向電極に替って、ＴＦＴ基板側に共通信号電極を配置し、櫛歯状の画素電極と共通信号電極間に電圧を印加することにより、基板面にほぼ平行な電界成分を表示に利用した横電界(in plain switching)方式の液晶表示装置が、特開平６−１６０８７８号公報に提案されている。画素電極及び共通信号電極は、メタル電極配線材料で構成してもよいし、特開平９−７３１０１号公報のように、ツイストネマチック表示方式において、透明画素電極として用いられている酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide)で構成してもよい。
【０００４】
ＩＴＯ電極を用いた例として、S.H.Lee等は、SID’98 DIJEST,P371(1998)、及びSID’99 DIJEST,P202(1999) において、画素電極と共通信号電極とを絶縁膜を挟む上下二層のＩＴＯ電極で構成し、櫛歯状の画素電極と共通信号電極の電極幅、及び電極間距離を微細化する方向で最適化することで、上下二層のＩＴＯ電極間に電圧を印加した際に、上層のＩＴＯ電極上に広がるフリンジ電界を液晶駆動に利用できるようになると報告している。これによれば、横電界方式の液晶表示装置の実質的な開口率，透過率が向上でき、従って、輝度を向上することができる。これに関連して、特開平１１−１２５８３６号公報，特開平１１−202356号公報が出願されている。
【０００５】
【発明が解決しようとする課題】
前記従来技術において、実際に液晶表示装置を歩留まりよく作製しようとする場合には、以下の４つの課題が生じる。
（１）絶縁膜の信頼性低下
従来技術では、画素電極と共通信号電極とを、絶縁膜を挟む上下二層のＩＴＯ電極で構成しており、画素電極と共通信号電極の重畳した部分で容量を形成する。この構成においては、画素電極と共通信号電極の短絡防止のために、二層の透明電極間にピンホール，付きまわり不良等のない絶縁性に優れた絶縁膜を形成する必要がある。また、ピンホール，付きまわり不良等のない絶縁性に優れた絶縁膜を形成することは上層に位置する画素電極のパターン形成工程において、ピンホール，付きまわり不良部分からエッチング液が下層へ染み込み、共通電極や下層に位置する配線，電極が溶解，断線するのを防止する上でも重要である。共通信号電極として、下層に位置する透明電極にＩＴＯ膜を使用した場合、絶縁膜の付きまわり不良や、緻密性に欠ける絶縁膜が生じ易い。理由を以下に説明する。
【０００６】
上層絶縁膜の付きまわり確保のためにはパターン端部は順テーパー形状が望ましい。多結晶ＩＴＯ膜を用いた場合、多結晶ＩＴＯ膜のエッチングが結晶粒界に沿って進行するため、パターン端部の形状は多結晶ＩＴＯ膜の膜質のみならず、端部に存在する結晶粒の配置，形状に大きく依存することになる。そのため、パターン端部は結晶粒界を反映した凹凸を生じることになり、端部形状を一定に制御することは困難であり、場合によってはほぼ垂直、もしくは逆テーパー形状にエッチングされる場合がある。この多結晶ＩＴＯ膜パターン上に絶縁膜を形成すると、多結晶ＩＴＯ膜パターン端部で空孔やクラックが生じ、絶縁膜の付きまわり不良が生じる。
【０００７】
アモルファスのＩＴＯ膜を用いた場合、一般にＩＴＯ膜は低温で容易に結晶化しやすいため、室温で形成したアモルファス膜でも膜中に微結晶成分を含む膜となり易く、完全なアモルファス膜を得ることが極めて難しい（例えば、M.ando et al./Journal of Non-Crystalline Solids 190-200(1996)28-32） 。この微結晶部分のエッチング速度は、膜の大部分をしめるアモルファス部分に比べて、１〜２桁小さいため、アモルファスＩＴＯ膜をエッチングした後に残渣となり、パターニング不良を起こしやすい。また、アモルファスＩＴＯ膜形成時の成膜雰囲気に水素や水を添加して結晶化を抑制する方法が提案されているが、この方法で得られるＩＴＯ膜は膜の一部にＩｎ−ＯＨ基や吸着水分を含んだ膜となるため、エッチング速度の早い部分と遅い部分が混在した膜となり、エッチング速度の不均一を生じ易い。その結果、エッチング時のパターン端部のテーパー形状の安定性確保が困難となり、多結晶ＩＴＯ膜と同様に絶縁膜の付きまわり不良が生じ易い。
【０００８】
上述の理由で、ＩＴＯ膜を使用すると、多結晶，アモルファスいずれの場合でもパターン端部のテーパー形状を安定的に確保することが難しい。また、上述した不均一，不均質な膜は、透明電極の微細なくし歯加工を要する場合においてはさらに不利となる。
【０００９】
一方、ＴＦＴの層間絶縁膜には通常ＣＶＤ法等で形成した窒化シリコン膜や酸化シリコン膜が用いられる。例えば、窒化シリコン膜を上下二層の透明電極間の絶縁膜として用いた場合、反応ガスとしては例えばモノシランやアンモニア等が用いられるため、膜形成雰囲気は活性水素を含む還元プラズマ雰囲気となる。従って共通電極上に窒化シリコン膜を形成する際には、酸化物透明導電膜である多結晶ＩＴＯが還元プラズマ雰囲気にさらされることになる。成膜条件によってはＩＴＯ表面が還元されるとともに、還元されたＩＴＯ表面を核に、窒化シリコンが異常成長を起こすことが知られている。その結果、得られた積層膜は、異常成長により表面凹凸が顕著になり白濁により透明性が失われるのみならず、窒化シリコン膜自体の緻密性，絶縁性も低下する。窒化シリコン膜の異常成長反応は、活性水素の供給源となる反応ガスの流量が多いほど、基板温度が高いほど起こりやすい。しかしながら、例えば、ＴＦＴ素子のゲート絶縁膜用途等の良質な絶縁膜を得るためには基板温度を３００℃程度、望ましくはより高温で窒化シリコン膜を形成する必要があり、異常成長が起こりやすい条件で膜が形成されることになる。従って、ＩＴＯ膜上に窒化シリコン膜を形成するプロセスは、クラックやピンホール，付きまわり部分の被覆不良等が起こりやすい状況にあるといえる。（２）上層透明電極の断線
（１）で上述した下層に配置された第一の透明電極上の絶縁膜の付きまわり不良が生じた場合、絶縁膜の上層に配置される第二の透明電極や、金属配線，電極等が絶縁膜の付きまわり不良部を乗り越える際に絶縁膜のテーパー形状が確保されていないために同様な付きまわり不良を生じ、断線に至る不良のも生じ易くなる。上層の第二の透明電極の微細くし歯パターン加工する構成においては、さらに断線不良を生じ易い。
（３）共通信号配線，共通信号電極の溶解
より大型で、高精細，高性能な液晶表示装置を実現するためには、液晶表示装置に用いられる走査信号配線，映像信号配線，共通信号配線の抵抗を低減する必要がある。共通信号配線材料として低抵抗のＡｌもしくはＡｌ合金膜を使用し、共通電極として多結晶ＩＴＯ膜を使用し、Ａｌと多結晶ＩＴＯ膜が絶縁膜を介さずに同一平面状に存在する構成では、多結晶ＩＴＯ膜からなる共通電極加工時にＡｌを含む共通信号配線が溶解するという課題も生じる。多結晶ＩＴＯ膜を加工する際には、通常エッチング液としてＨＢｒ等の強酸が用いられる。強酸のエッチング液に対して、ＡｌもしくはＡｌ合金膜は容易にエッチングされてしまう。従って共通電極のエッチング工程で、同一平面状に露出して存在する共通信号配線も同様にエッチング液にさらされる構成では、共通信号配線パターンが溶解，断線してしまうという問題も生じる。また、共通信号配線と共通電極が絶縁膜に開口されたコンタクトホールを介して接続されている場合においても、絶縁膜にピンホール，クラック等が存在する場合には、同様に共通信号配線の溶解が起こる。また、映像信号配線に低抵抗のＡｌ、もしくはＡｌ合金膜を使用し、画素電極として多結晶ＩＴＯ膜を使用した場合にも同様の課題が生じる。
【００１０】
本課題の解決方法の一つとして、共通信号電極と共通配線の層順序を入れ替え、ＡｌもしくはＡｌ合金膜からなる共通信号配線を形成加工する前の工程で、多結晶ＩＴＯ膜からなる共通電極を形成加工することで共通信号配線の溶解を防止する方法が考えられる。しかしながら、この場合、共通信号配線加工用のホトレジスト膜現像工程のアルカリ現像溶液中で、ＡｌもしくはＡｌ合金膜のピンホールを介して露出した多結晶ＩＴＯ膜とＡｌもしくはＡｌ合金膜との間で電池反応が起こり、多結晶ＩＴＯ膜が溶解することが知られており（例えばJ.Electrochem.soc.139(1992)pp.385-）、共通電極と共通信号配線の層順序を入れ替える方法では解決が困難である。
（４）共通電極の断線
共通信号配線上に共通電極が配置される場合には、透明電極からなる共通電極が、共通信号配線をスルーホールを介さずに直接乗越えて接続されることになる。その場合、乗越え部分での共通電極の断線が問題となる。共通信号配線を形成した後、スパッタ等により多結晶ＩＴＯ膜を形成する場合、乗越え部分では、ＩＴＯ膜の結晶粒が共通信号配線パターン端部の段差に沿って成長するため、段差の起点となる部分では結晶粒の成長方向が競合し、膜の疎な部分が生じてしまう。その後、ＩＴＯ膜パターニングのためのエッチング工程において、共通信号配線の段差を乗り越える部分の膜が疎なために、この部分でパターンのサイドエッチング不良を生じ易く、くさび状の亀裂が入ったような形状の電極細りを生じやすい。このくさび状電極細りが共通電極の断線の原因となる。共通電極の微細くし歯加工が必要な構成においては、さらに断線を生じ易い。解決方法として、くさび状の電極細りが入っても断線が起こらないように、線幅を太くする等の方法も考えられるが、本質的な問題は残り、信頼性に課題を残す構成となる。
【００１１】
本質的な解決はくさび状の電極細りを低減することにある。段差乗越え部分でのパターンのサイドエッチング速度を段差非乗越え部分のそれと同等程度にする、つまり、段差乗越え部分においても均一な膜質の透明電極膜を形成し、これを加工することが、本課題の根本的な解決方法である。また、共通電極としてアモルファスのＩＴＯ膜を使用した場合も、前述したようにエッチング挙動の異なる不均質な膜部分が存在するため、段差乗越え部分における信頼性を充分確保できない。よって、多結晶ＩＴＯ膜を用いた場合と同様の課題が残る。
【００１２】
薄膜トランジスタのソースドレイン電極を画素電極がスルーホールを介さずに直接乗り越える構成においても同様の課題が生じる。
【００１３】
本発明の目的は画素電極、または共通信号電極として構成される二層の透明電極が絶縁膜を挟んで同一基板上に配置された液晶表示装置において、さらにはより大型で高精細，高精細より高性能化のために配線材料の一部に低抵抗なＡｌもしくはＡｌ合金膜を適用した場合においても、上述した（１）から（４）の課題を解決でき、作製時における不良が低減できる構成の液晶表示装置を提供することにある。
【００１４】
【課題を解決するための手段】
本出願の一つの実施形態によれば、一対の基板と、この基板に挟持された液晶層と、一対の基板の第一の基板には、複数の走査信号配線とそれらにマトリックス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、複数の走査信号配線および、映像信号配線で囲まれるそれぞれの領域に対応して少なくとも一つの画素が構成され、それぞれの画素には複数の画素にわたって接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、共通信号電極と画素電極とはその一部において、層間絶縁膜を介して重ね合わさり、共通信号電極と画素電極に印加される電圧により液晶層に電界を形成し、第一の基板に近い側に共通信号電極を配置し、共通信号電極の少なくとも一部に第一の透明電極を構成し、かつ液晶層に近い側に画素電極を配置し、画素電極の少なくとも一部に第二の透明電極を構成し、画素電極がスリット状、もしくは櫛歯状に加工されている液晶表示装置であって、複数の画素にわたって共通信号電極を接続し金属材料を用いた共通信号配線と、共通信号電極が少なくとも一部で積層し、共通信号配線が共通信号電極に対して第一の基板に近い側に配置された構成において、共通信号電極がアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウム、またはこれらを主成分とするアモルファスの酸化物透明導電膜であるというものである。
【００１５】
【発明の実施の形態】
以下、本発明にかかる原理を本発明者らが得た実験結果を元にアモルファス酸化インジウム亜鉛（以下ＩＺＯと略記する：Indium Zinc Oxide)の場合を一例に説明する。
【００１６】
図３８に、実際に本発明のアモルファスＩＺＯ膜を、一例として３μｍの微細くし歯パターンに加工した際のパターン形状の観察例を示す。アモルファスIZO膜のパターン端部の形状は、ほぼ４５°の均一な順テーパー形状が確保されており、均一で制御性のよいエッチングが実現できていることが分かる。この上に絶縁膜を形成した場合には、パターン端部の付きまわりもよく、物理的，電気的に優れた絶縁特性を有する絶縁膜を得ることができる。また、さらに絶縁膜の上層で金属配線，透明電極等を加工形成した際においても、絶縁膜の付きまわりが確保されているため、エッチング液の浸析がなく、下層に既に形成しているアモルファスＩＺＯ膜の微細くし歯パターンの溶解を防止することができる。また、上層に形成する金属配線，透明電極等が絶縁膜を介してＩＺＯ微細くし歯パターン端部の段差を乗り越える際においても、上層の金属配線，透明電極の付きまわりを確保でき、断線を防止できる。また、ＩＺＯ微細くし歯電極パターンと、上層に位置する金属配線，透明電極とのショート不良についても低減することができる。
【００１７】
図３９に本発明のＩＺＯ膜、および従来例のアモルファスＩＴＯ膜のＸ線回折線スペクトルの測定例を比較して示す。室温で形成したＩＺＯ膜の結果については、スパッタ後の膜の他に、さらに熱処理を実施して結晶化を加速した場合の結果を併記している。ＩＺＯ膜は図３９（ａ）に示すように、スパッタ後、２４０℃および３５０℃の熱処理後においても結晶ピークが認められず、結晶成分のない均質な膜が得られていることが分かる。これに対して、従来例のアモルファスＩＴＯ膜は図３９（ｂ）に示すように、スパッタ後の膜で緩やかなアモルファスピークの他に微結晶成分の存在を示す酸化インジウムピークが認められ、膜中に微結晶成分が含まれていることが分かる。
【００１８】
図４０にはＩＺＯ膜とアモルファスＩＴＯ膜のエッチング途中の膜表面ＳＥＭ写真の観察例を示す。図４０（ａ）に示すように、アモルファスＩＺＯ膜は、膜のエッチング面に凹凸や残渣となる微結晶成分がほとんど存在せず、全体に均一な膜が形成できており、均一にエッチングできていることが分かる。これに対して、従来のアモルファスＩＴＯ膜は、図４０（ｂ）に示すように膜の大部分はアモルファス状態であるが、膜中に微結晶成分が存在することがわかる。また、膜のアモルファス部分においても空孔のような凹凸が多数存在し、エッチング速度の早い、膜の疎な部分が存在することが分かる。アモルファスＩＴＯを用いた場合、この微結晶成分や膜の疎な部分の存在がエッチング時の不均一性を生み、エッチング残渣や電極細り等の不良の原因となる。
【００１９】
アモルファスＩＺＯ膜は高温雰囲気にさらされても結晶化せず安定したアモルファス膜として存在することは図３９で上述の通りである。また、ＩＺＯ膜はＩＴＯ膜と同様に酸化物透明導電膜であるが、すずを含むＩＴＯ膜に比べ、亜鉛を含むＩＺＯ膜は還元プラズマ雰囲気に対する耐性に優れる。従って、ＩＺＯ膜上にＳｉＮ膜を例えば３５０℃の高温で形成する場合においても、ＩＺＯ膜表面の還元反応を抑制できる。これにより、ＳｉＮ膜の異常成長を抑制でき、緻密性に優れた膜を得ることができる。これにより、透明導電膜上に絶縁膜としてＳｉＮを用いた場合においても、透明導電膜として本発明のアモルファスＩＺＯ膜を用いることにより、絶縁性，緻密性に優れたＳｉＮ膜を形成することができる。ＩＴＯ膜上に形成した場合に比べて、緻密でピンホールを低減できるため、上下二層の透明電極間で容量を形成する構成においても、電極間ショート不良を低減することができる。また、ＩＺＯ膜上に形成したＳｉＮ上でさらに上層に位置する第二の透明電極をパターン形成する場合においてもピンホール部分からのエッチング液の浸析が生じず、下層に位置するアモルファスＩＺＯ膜の溶解も起こらない。
【００２０】
つぎに、本発明のアモルファス透明導電膜とＡｌまたはＡｌ合金膜からなる電極，配線を同一平面上に配置し、透明導電膜を加工した際の、Ａｌ膜またはＡｌ合金膜へのダメージ低減効果に対する優位性を説明する。表１は各種透明導電膜のエッチング液に対する透明導電膜、およびＡｌ膜のエッチング速度を示したものである。
【００２１】
【表１】
【００２２】
本実施例においては一例として、強酸である臭化水素酸（４８％，６０℃），弱酸である蓚酸（２ｗｔ％，４０℃）を使用し、それぞれのエッチング液に対する、アモルファスＩＺＯ膜，多結晶ＩＴＯ膜，Ａｌ膜のエッチング速度を求めた。
【００２３】
多結晶ＩＴＯ膜のエッチング液として用いられる臭化水素酸では、多結晶ITO膜とＡｌ膜のエッチング速度比（選択比）は１.２：０.９であった。これはＡｌ膜表面が多結晶ＩＴＯ膜のエッチング液である臭化水素酸にさらされた場合には、Ａｌ膜が溶解し、パターンが消失したり断線したりしやすいことを示している。また、多結晶ＩＴＯ膜のエッチング液として弱酸である蓚酸を使用した場合には、多結晶ＩＴＯ膜自身のエッチング速度が、臭化水素酸を用いた場合に比べて２桁以上小さくなるため、パターニングに時間を要し、実用的ではないことが分かる。また、蓚酸を用いた場合には、多結晶ＩＴＯ膜に比べてむしろＡｌ膜のエッチング速度が早くなる傾向であるため、長時間エッチング時の、パターンの消失，断線がより顕著になる。
【００２４】
これに対して、アモルファスＩＺＯ膜のエッチング速度は、弱酸である蓚酸を用いた際においても十分大きなエッチング速度を確保できることが分かる。蓚酸を用いた際のアモルファスＩＺＯ膜とＡｌ膜とのエッチング選択比は２.５８３ ：０.００５ であり、蓚酸に対してＡｌ膜はほとんどエッチングされないことが分かる。これはＡｌ膜表面がアモルファスＩＺＯ膜のエッチング時に蓚酸にさらされる場合においてもＡｌ膜は溶解せず、パターンが消失したり断線したりしないことを意味している。つまり、本発明のアモルファスＩＺＯ膜を適用することにより、Ａｌ電極配線上にアモルファスＩＺＯ膜が直接接触する構成を容易に実現できることを示している。また、多結晶ＩＴＯ膜のように塩酸や臭化水素酸等のハロゲン酸や硝酸等の強酸を用いる場合に比べて、エッチングの際のホトレジスト膜へのダメージを低減できるため、アモルファスＩＺＯ膜自身のパターン精度を向上でき、より微細加工が可能となる。
【００２５】
次に本発明のアモルファス透明導電膜を用いた際の、段差乗越え部分の断線に対する優位性を説明する。
【００２６】
図４１は透明電極パターンが配線電極パターン端部の段差部分を乗り越えて配置された場合の、段差乗越え部分の平面摸式図である。この構成を用いて段差乗越え部の透明電極パターンの断線状況を調査した。前述したように、このような構成では、段差乗越え部分には、図４１に示すようにくさび状の電極細りが発生しやすい。この電極細りの幅が大きい場合には断線が生じ易く、逆に電極細りの幅を小さくする、もしくはなくすことにより、段差乗越え部分での断線を低減、もしくは防止することができる。
【００２７】
くさび状の電極細りは段差乗越え部分（ａ）と非乗越え部分（ｂ）とでのサイドエッチング速度の違いにより発生する。従って、この両者のサイドエッチング速度を用いて断線に対する冗長性を評価することができる。具体的には、（ａ）と（ｂ）のサイドエッチング速度が同じであれば、くさび状の電極細りが発生しないため、断線に対する冗長性があるといえる。ここで、注意を要するのは、膜の深さ方向のエッチング速度が大きい場合には、サイドエッチング速度が大きくても問題にならない場合があることである。そこで、サイドエッチング速度を膜の深さ方向のエッチング速度で規格化した値を用いて評価した。配線パターンの例としては、例えばＣｒ等の金属を用いて模擬的に形成し、それと直交して乗り越えるように透明電極パターンを形成した。
【００２８】
表２は本発明のアモルファスＩＺＯ膜の断線に対する冗長性の評価実施例を示す。具体的には（ａ）段差乗越え部分と（ｂ）非乗越え部分における、アモルファスＩＺＯ膜のエッチング速度に対するサイドエッチング速度の比（以下、単にエッチング速度比と略記する）を、従来の多結晶ＩＴＯ膜と比較して示したものである。パターニング時のエッチング液として、例えばアモルファスＩＺＯ膜は蓚酸、多結晶ＩＴＯ膜は臭化水素酸を用いた。
【００２９】
【表２】
【００３０】
アモルファスＩＺＯ膜のエッチング速度比は、僅かながら乗越え部分が早いものの、非乗越え部分のエッチング速度比と比べてそれほど変らないことが分かる。つまり、アモルファスＩＺＯ膜は乗越え部分，非乗越え部分とで、エッチング挙動にほとんど差がなく、断線に対して冗長性があることが分かる。一方、従来の多結晶ＩＴＯ膜は非乗越え部分のエッチング速度比でさえ、アモルファスIZO膜の乗越え部分のエッチング速度比に比べて大きいばかりか、乗越え部分においては、多結晶ＩＴＯ膜の非乗越え部分のエッチング速度比の約２倍も大きな値となっており、本発明のアモルファスＩＺＯ膜に比べて断線に対する冗長性がないことが分かる。
【００３１】
この違いは透明導電膜の均質性の違いによるものである。透明導電膜が本発明の均一なアモルファス膜の場合には多結晶ＩＴＯ膜のような結晶粒が存在しないため、段差乗越え部分においても膜が均一に付きまわって存在する。その結果、パターン形成のためのエッチングに際しても段差乗越え部と非乗越え部とでサイドエッチング速度がほぼ一定な均一なエッチングが実現でき、断線に至るようなくさび状の電極細りは生じにくい。一方、多結晶ＩＴＯ膜は結晶粒の成長方向が段差部分で競合するため、段差乗越え部分で結晶粒が著しく不規則な配置となる。この結晶粒が不規則な部分のエッチング速度が段差非乗越え部でのそれに比べて早いため、段差乗越え部ではくさび状の電極細りが生じる。
【００３２】
以上の実施例においては、従来例として多結晶ＩＴＯ膜を例にとって説明したが、アモルファスＩＴＯ膜においても図４１に示したような膜の不均一性を内在しているため、多結晶ＩＴＯ膜と同様な電極細りを生じ易い。
【００３３】
次に本発明の塗布型絶縁膜を上下二層の透明電極間に追加した際のプロセス上の冗長効果について説明する。塗布型絶縁膜を追加することで、上下二層の透明電極間の層間絶縁膜の信頼性をさらに向上することができる。
【００３４】
図４２（ａ），（ｂ）は塗布型絶縁膜の効果を検証するために使用した構成を示す図である。図４２では二層の透明電極上の絶縁膜を、（ａ）窒化シリコン膜のみの構成、（ｂ）窒化シリコン膜と塗布型絶縁膜を積層配置した構成とし、その構成で上層透明電極を加工した際に層間絶縁膜の不良部分を介して染み込んだエッチング液により下層の透明電極に生じたピンホールの大きさと数を評価した。
【００３５】
表３は、図４２（ａ），（ｂ）の構成において、単位面積当たりのピンホールの発生数の一例をピンホールの直径毎に整理して示したものである。
【００３６】
【表３】
【００３７】
結果から一目で分かるとおり、窒化シリコン膜と塗布型絶縁膜を積層形成した（ｂ）の構成が、窒化シリコン膜のみの（ａ）の構成に対して、ピンホールの発生数をさらに約１／１００以上に低減できていることがわかる。これは、プロセス中の発塵，フレーク等により、窒化シリコン膜に生じたピンホール，クラック，下層段差乗越え部の付きまわり不良部分を塗布型絶縁膜が埋め込んで被覆，補修する効果によるものである。本実施例は上下二層の透明導電膜を同じ材料とした場合であるが、異なる材料を用いた場合、例えば下層の透明電極をアモルファスのＩＺＯ膜とし、上層の透明導電膜を多結晶ＩＴＯとした場合には、多結晶ＩＴＯ膜のエッチング液に対してアモルファスＩＺＯ膜はより溶解しやすいために、窒化シリコン膜のみの（ａ）の構成に対して、窒化シリコン膜と塗布型絶縁膜を積層形成した（ｂ）の構成において、その効果がより顕著に現れるのは言うまでもない。
【００３８】
このことから、上下二層の透明電極間の層間絶縁膜に、本発明の塗布型絶縁膜を用いることにより、上層透明電極加工時の下層透明電極の溶解，断線を大きく低減でき、歩留まりを大幅に向上できることが分かる。同様に、上層透明電極加工時に上層透明電極より下層に位置する金属材料からなる配線，電極等の腐食，溶解についても同様に防止することができる。
【００３９】
また、上述した窒化シリコンの不良部分を被覆する効果により、上下二層の透明電極間の絶縁不良による短絡不良も低減できることは言うまでもない。
【００４０】
また、塗布型絶縁膜には下地の段差を平坦化する効果がある。これにより上層に配置された透明電極の付きまわりを確保できるため、上層透明電極の断線も防止できる。
【００４１】
ここで、塗布型絶縁膜は、膜厚が厚くなることによりピンホール，クラック等の埋め込み効果、および平坦化効果が向上するが、下層透明電極と上層透明電極間に印加する電圧が塗布型絶縁膜により降下し、液晶表示装置を構成した際には駆動電圧の向上が問題となる。一方、膜厚を薄くすることにより上述の電圧降下の課題は解決されるが、ピンホール，クラック等の埋め込み効果が小さくなる。以上のことから塗布型絶縁膜の膜厚は０.２〜４.０μｍ、より望ましくは０.２〜２.０μｍの範囲がよい。
【００４２】
また、上記の実施例において、窒化シリコン膜を例に塗布型絶縁膜との組み合わせの効果を説明したが、その他の絶縁膜、例えば、酸化シリコン膜を用いた場合においても同様の不良部分の埋め込み効果を得ることができた。
【００４３】
上記において、透明導電膜は、ＤＣスパッタリング法、またはＲＦスパッタリング法において、条件を変えて形成した。例えば、アモルファスＩＺＯ膜はインジウムに対する亜鉛の添加量が１０ａｔ％のＩＺＯターゲットを用い、スパッタリングガスはＡｒ，または５％の酸素添加Ａｒを用いた（酸素の添加量は得られるＩＺＯ膜の比抵抗値が最小となる添加量に調整した）。スパッタパワーは100〜１０００Ｗ、スパッタガス圧力は０.２７〜１.３Ｐａ、基板温度は室温〜350℃、膜厚は５０〜３００ｎｍとした。ＩＴＯについてはターゲットをＩＴＯに変更することにより形成した。ａ−ＩＴＯ膜についてはスパッタリングガスはＡｒ、または酸素添加Ａｒ、または数％の水添加Ａｒを用いて成膜した。酸素、および水の添加量は多すぎても少なすぎても膜の比抵抗、および膜中の微結晶成分を増加させてしまうため、最適値となる添加量に調整した。スパッタパワー，スパッタガス圧力はアモルファスＩＺＯと同一、基板温度については基板加熱無しとした。膜厚は５０〜３００ｎｍとした。多結晶ＩＴＯ膜についてはスパッタリングガスはＡｒ，または５％の酸素添加Ａｒを用い、酸素添加量を調整して成膜した。スパッタパワー，スパッタガス圧力はアモルファスＩＴＯと同一とした。基板温度は１８０〜３５０℃、膜厚は５０〜３００ｎｍとした。
【００４４】
以上の本発明の原理にかかる実施例では、アモルファスＩＺＯ膜を例に説明したが、アモルファスの酸化インジウムゲルマニウムまたはアモルファスＩＺＯ，アモルファス酸化インジウムゲルマニウムを主成分とするアモルファスの酸化物透明導電膜であれば上述したアモルファスＩＺＯ膜と同様の効果が得られることを確認している。
【００４５】
以上の本発明の原理にかかる実施例では、アモルファスＩＺＯ膜中に添加したインジウムに対する亜鉛の添加量（Ｘ／Ｉｎ＋Ｘ）：Ｉｎ…インジウムの原子数、Ｘ…亜鉛の原子数）については１０ａｔ％としたが、ドープ元素の添加量を３〜３０ａｔ％の範囲としてもよい。また、アモルファス透明導電膜の均質性のみならず、透明性，比抵抗等の基本特性の観点からも、この添加量の範囲で得られた膜は充分実用的な特性が得られる。
【００４６】
また、アモルファスＩＺＯ膜の膜厚は５０〜３００ｎｍとしたが、この範囲とすることにより、着色がなく透過率の高いアモルファスＩＺＯ膜を得ることができた。より望ましくは５０ｎｍ〜１５０ｎｍの範囲とすることにより、より無着色，高透過率、のアモルファスＩＺＯ膜を得ることができた。
【００４７】
またアモルファスＩＺＯ膜のパターン端部の順テーパー角を１０°〜８０°とすることにより上層に形成する絶縁膜の付きまわりを確保することができた。より望ましくはパターン端部の順テーパー角を３０°〜６０°とすることがのぞましい。
【００４８】
以上の実施例から得られた知見を元に、本発明の具体的な実施形態を図面を用いて説明する。
（実施例１）
図１から図１０を用いて本発明の第一の実施例について説明する。
【００４９】
図１から図１０において、ＳＵＢ１は薄膜トランジスタが配置される側の透明絶縁基板を、ＴＦＴは画素のスイッチング素子である薄膜トランジスタを、CLAはＡｌ膜もしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる共通信号配線を、ＣＥＡはアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜からなる共通信号電極を、ＧＥＡはＡｌ膜もしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる走査信号電極を、ＧＬＡはＡｌ膜もしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる走査信号配線を、ＳＩは半導体層を、ＳＤは薄膜トランジスタのソースドレイン電極となる映像信号電極を、ＤＬＣはＣｒもしくはＣｒ合金からなる映像信号配線を、ＰＸＡはアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜からなる画素電極を、ＧＩは該薄膜トランジスタＴＦＴのゲート絶縁膜を、ＰＡＳは薄膜トランジスタの表面保護膜を、ＮＳＩは薄膜トランジスタのソースドレイン電極と半導体層のコンタクトを保証するためにリン等の不純物をドープしたシリコン膜からなる電極を、ＴＨはスルーホールを、ＢＭは遮光パターンを、ＣＦはカラーフィルタを、ＯＣはオーバーコート膜を、ＳＵＢ２はカラーフィルタ側の透明絶縁基板を示す。また、ORI1，２は配向膜を、ＬＣは液晶層を、ＰＯＬ１，２は偏光板を、ＧＴＭは走査信号配線用端子を、ＤＴＭは映像信号配線用端子を、ＣＴＭは共通信号配線用端子を、ＣＢは共通信号配線のバス配線を、ＳＬはシール材を、ＴＣＡはアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜からなる走査信号配線，共通信号配線、および映像信号配線用端子のパッド電極それぞれ示す。
【００５０】
図１は、本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図２に示したＡ−Ａ′で示した線に沿う断面図である。図２は本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の表面図を、図３は図２に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の断面図を示す。
【００５１】
薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１はＴＦＴ基板と称され、このＴＦＴ基板と液晶ＬＣを介して対向配置される対向側の透明絶縁基板ＳＵＢ２はＣＦ基板と称される。
【００５２】
図１に示すようにＣＦ基板はその液晶層ＬＣ側の面に、まず各画素領域を画するようにして遮光パターンＢＭが形成され、この遮光パターンＢＭの実質的な画素領域を決定する開口部にはカラーフィルタＣＦが形成されている。そして、遮光パターンＢＭ、およびカラーフィルタＣＦを覆って、例えば樹脂膜からなるオーバーコート膜ＯＣが形成され、このオーバーコート膜ＯＣの表面には配向膜ＯＲＩ２が形成されている。ＴＦＴ基板，ＣＦ基板それぞれの外側の面（液晶層ＬＣ側とは反対の面）には偏光板ＰＯＬ１，ＰＯＬ２が形成されている。
【００５３】
一方、ＴＦＴ基板側には第一の透明電極からなる共通信号電極ＣＥＡ，第二の透明電極からなる画素電極ＰＸＡが配置されており、その二層の透明電極間の層間絶縁膜は、ゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳで構成されている。
【００５４】
本実施例においては、第一の透明導電膜である共通信号電極ＣＥＡのみならず、第二の透明電極である画素電極ＰＸＡについても本発明のアモルファスＩＺＯ膜とした構成とした。
【００５５】
本実施例では図２に示すように、走査信号配線ＧＬＡ、および映像信号配線ＤＬにより分けられた領域に薄膜トランジスタＴＦＴ，画素電極ＰＸＡ，共通信号電極ＣＥＡがそれぞれ１つずつ形成され、画素を構成している。画素電極PXAはスルーホールＴＨを介して薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤの一方に接続されており、映像信号電極ＳＤの他方は映像信号配線ＤＬに接続されている。また、共通信号電極ＣＥＡは少なくとも画素領域の周辺を除く単位画素領域の全領域に形成されている。Ｘ方向に併設される共通信号電極ＣＥＡは走査信号配線ＧＬＡ，走査信号電極ＧＥＡと同一工程，同一材料で形成された共通信号配線ＣＬＡに接続されている。また、画素電極ＰＸＡの少なくとも一部が画素内で櫛歯状に複数に分割、またはスリット状に加工されている。
【００５６】
本実施例においては、スリット状に加工された画素電極ＰＸＡの電極幅、及び電極間幅は、例えばそれぞれ３μｍ幅とした。
【００５７】
薄膜トランジスタＴＦＴは図３に示すように、逆スタガの薄膜トランジスタを用いている。ゲート電極ＧＥＡに薄膜トランジスタＴＦＴのしきい値以上の電圧が加わると、半導体層ＳＩが導通状態となり、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ間が導通となる。その際に映像信号配線ＤＬに印加されている電圧が、画素電極ＰＸＡに伝達される。またゲート電極ＧＥＡの電圧が、薄膜トランジスタのしきい値電圧以下の場合には薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ間が絶縁となり、映像信号配線ＤＬに印加されている電圧は画素電極に伝達されず、画素電極ＰＸＡは映像信号電極ＳＤが導通状態の時に伝達された電圧を保持する。
【００５８】
スルーホールＴＨは薄膜トランジスタの表面保護膜ＰＡＳ上に形成されている。スルーホールＴＨは薄膜トランジスタのソースドレイン電極となる映像信号電極ＳＤの一方と画素電極ＰＸＡとを接続するために形成されており、画素電極
ＰＸＡはスルーホールＴＨの段差を乗り越えて、薄膜トランジスタのソースドレイン電極に接触し、電気的に接続されている。
【００５９】
本実施例によれば、共通信号配線ＣＬＡ上を第一の透明電極である共通信号電極ＣＥＡが直接乗り越えて接続した構成をとるが、共通信号電極ＣＥＡを本発明のアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜とすることにより、共通信号電極ＣＥＡをエッチングによりパターン形成する工程において、共通信号電極ＣＥＡが共通信号配線ＣＬＡを乗り越える部分でくさび状の電極細りを入れることなくパターン形成できるため、共通信号電極ＣＥＡの断線を低減することができ、歩留まり、および信頼性を向上させることができる。また、共通信号電極線ＣＥＡの端部形状を順テーパー形状に確保することができるため、ゲート絶縁膜ＧＩが共通信号配線ＣＥＡを乗り越える部分での付きまわり不良を防止することができ、これにより絶縁性に優れたゲート絶縁膜ＧＩを形成することができる。さらに、ゲート絶縁膜ＧＩの付きまわりを確保できるため、ゲート絶縁膜ＧＩ上に形成された表面保護膜ＰＡＳのつきまわりを確保できるため、さらには第二の透明電極である画素電極ＰＸＡが薄膜トランジスタの表面保護膜ＰＡＳの段差部を乗り越える部分でのつきまわり不良による断線も低減することができる。
【００６０】
本実施例によれば、ゲート絶縁膜として、特にＳｉＮ膜を使用した場合においても、共通信号電極ＣＥＡが本発明のアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜で構成されるため、共通信号電極ＣＥＡ上に、異常成長のない緻密性に優れたゲート絶縁膜ＧＩを高温で形成することができる。これにより、画素電極ＰＸＡ加工時における下層共通信号配線ＣＬＡ，共通信号電極CEA,走査信号配線ＧＬＡ，走査信号電極ＧＥＡ、および映像信号配線ＤＬの溶解防止、および画素電極ＰＸＡ，共通信号電極ＣＥＡが重畳する領域でのショート不良を低減することができる。
【００６１】
また、本実施例によれば、共通信号電極ＣＥＡを本発明のアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜とすることにより、配線に対するダメージの小さい弱酸で加工できるようになるため、共通信号電極ＣＥＡと同一平面状に存在する走査信号配線ＧＬＡ，共通信号配線ＣＬＡが、共通信号電極CEA加工時のエッチング液で溶解，断線することなく共通信号電極ＣＥＡのパターンを形成することができる。
【００６２】
上述したように、配線に対するダメージのないエッチング加工が可能となるため、低抵抗配線材料であり、透明導電膜のエッチング液に対する対薬品性に乏しいＡｌやＡｌ合金膜を共通信号電極ＣＥＡと同一平面上に位置する走査信号配線ＧＬＡ，共通信号配線ＣＬＡとして使用することも可能である。ただし、ＡｌやＡｌ合金膜と、酸化物である酸化インジウム系の透明導電膜が直接接触して接続部分を構成する構造ではＡｌと透明導電膜の界面において、透明導電膜中の酸素がＡｌ側に移行し、絶縁膜であるアルミの酸化物が形成され、電気的な接続不良を起こしやすいことが知られている。従って、実際に走査信号配線ＧＬＡ，共通信号配線ＣＬＡにＡｌやＡｌ合金を適用する際にはＡｌやＡｌ合金膜が透明導電膜とコンタクトを形成する側の界面の少なくとも一部に酸素拡散を防止するための層、具体的にはＣｒやＭｏ等の高融点金属，高融点金属の合金膜、または高融点金属のシリサイド膜からなる層が設けられた、積層電極，配線構成となることがより望ましい。
【００６３】
また、本実施例においては、上層に位置する第二の透明電極である画素電極ＰＸＡについても本発明のアモルファスＩＺＯ膜を適用した構成であるため、塩酸や臭化水素酸等のハロゲン酸や硝酸とうの強酸を用いる場合に比べて、アモルファス透明導電膜をエッチングする際にホトレジスト膜が被るダメージについても同様に低減できる。そのため、透明導電膜自身のパターニング精度をさらに向上することができ、アモルファス透明導電膜自身の均一エッチングの効果と併せると、微細加工、具体的には画素電極ＰＸＡのくし歯加工、またはスリット状加工等、がさらに容易となる。
【００６４】
次に、本実施例における液晶表示装置の基板端部の形状，電気回路、および外部駆動回路と接続する端子部分の形状について説明する。
【００６５】
図４は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の電気回路の概略図を示す。図５は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の基板端部の断面模式図で（ａ）は走査信号配線用端子ＧＴＭが配置される側の端部、（ｂ）は液晶封入口が配置される側の端部の模式図を示す。
【００６６】
図４の電気回路に示すとおり、ｘ方向に延在され、ｙ方向に併設される前記各走査信号配線ＧＬＡには、走査信号配線用端子ＧＴＭを介して、垂直走査回路によって順次走査信号（電圧信号）が供給されるようになっている。走査信号配線ＧＬＡに沿って配置される、各画素領域の薄膜トランジスタＴＦＴは、該走査信号によって駆動される。そして、この走査信号のタイミングに合わせて、映像信号駆動回路から、映像信号配線用端子ＤＴＭを介して、ｙ方向に延在され、ｘ方向に併設される各映像信号配線ＤＬに映像信号が供給される。この映像信号は、各画素領域の該薄膜トランジスタＴＦＴを介して、画素電極ＰＸＡに伝達される。各画素領域において、画素電極ＰＸＡと共に形成されている、共通信号電極ＣＥＡには、共通信号配線用端子ＣＴＭを介して、共通信号配線のバス配線ＣＢから分岐した対向電圧が印加されており、画素電極ＰＸＡと共通信号電極ＣＥＡ間に電界を発生させる。そして、この電界のうち、透明絶縁基板ＳＵＢ１に対して支配的に平行な成分を有する電界（横電界）によって、液晶の光透過率を制御する構成である。同図において、各画素領域に示したＲ，Ｇ，Ｂの各符号は、各画素領域にそれぞれ赤色用フィルタ，緑色用フィルタ，青色用フィルタが形成されていることを示している。
【００６７】
ＴＦＴ基板の、ＣＦ基板に対する固定は、図５に示すようにＣＦ基板の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは、透明絶縁基板ＳＵＢ１，ＳＵＢ２の間に液晶を封入するための封入材としての機能をも有している。このシール材ＳＬの外側，ＴＦＴ基板の周辺で、ＣＦ基板によって覆われていない領域には、それぞれ、走査信号配線用端子ＧＴＭ，映像信号配線用端子ＤＴＭ，共通信号配線用端子ＣＴＭが形成されている。図５では、このうち、走査信号配線ＧＬＡ用端子ＧＴＭを例示してある。各端子は、導電粒子を接着剤中に分散させた異方性導電膜を介して、例えばＴＣＰ（Tape Carrier Package）、またはＣＯＧ（Chip On Glass）等の接続方式により、図４で前述した外部駆動回路と接続される。なお、このシール材ＳＬの一部には、図示しない液晶封入口があり、ここから液晶を封入した後は、液晶封入材によって封止がなされる。
【００６８】
図６は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線ＧＬＡ用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。図７は、第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【００６９】
走査信号配線用端子ＧＴＭ部分は図６に示すように、まず、透明絶縁基板SUB1上の走査信号端子部分を形成する領域に、走査信号配線ＧＬＡの延在部が形成される。さらに走査信号配線ＧＬＡを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、走査信号配線ＧＬＡの延在部の一部が露出される。その上にパッド電極ＴＣＡが画素電極ＰＸＡを形成した際と同一の材料で、同一の工程で形成され、走査信号配線用端子ＧＴＭを形成する。通常、液晶表示装置の端子露出部分は、金属材料ではなく、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されるが、本実施例においても、走査信号配線用端子ＧＴＭの最表面は、耐湿性に優れたアモルファスのＩＺＯ膜で構成されるため、露出端子部分の信頼性を十分確保できる。
【００７０】
本実施例においては、走査信号配線ＧＬＡと共通信号配線ＣＬＡとは、同一材料，同一工程で形成される。共通信号配線用端子ＣＴＭについても走査信号配線ＧＬＡ用端子ＧＴＭと同一材料，同一工程で形成され、必然的に同一構成となる。この場合、図４に示すとおり、共通信号配線用端子ＣＴＭは走査信号配線用端子ＧＴＭとは反対の方向に引き出される。
【００７１】
映像信号配線用端子ＤＴＭ部分は図７に示すように、まず、透明絶縁基板SUB1上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線用端子ＤＴＭが形成される領域に映像信号配線ＤＬの延在部が形成される。その後、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが形成され、映像信号配線用端子ＤＴＭが形成される領域のうち、後の工程で作製する、パッド電極ＴＣＡが形成される領域の一部にスルーホールＴＨが開口される。その後、画素電極ＰＸＡを形成する際に使用する材料を用いて同一の工程でパッド電極ＴＣＡが形成され、映像信号配線用端子ＤＴＭが形成される。このパッド電極ＴＣＡはスルーホールＴＨを介して、映像信号配線ＤＬと電気的に接続される。本構造とすることにより、映像信号配線用端子ＤＴＭも走査信号配線用端子ＧＴＭと同様に、耐湿性，耐薬品性，腐食性に優れ、露出端子部分の信頼性を十分確保できる。
【００７２】
次に、第一の実施例において、ＴＦＴ基板の各製造工程ごとの要部断面図を用いて、形成方法の具体例を図８から図１０を用いて説明する。
【００７３】
図８は本発明の第一の実施例の構成を実現するためのプロセスフローを示す図である。図９は図８のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図２におけるＡ−Ａ′で示した線に沿う断面図であり、図１０は図８のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図２におけるＢ−Ｂ′で示した線に沿う断面図である。
【００７４】
実施例一においては、具体的には（Ａ）〜（Ｆ）の、６段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。以下、工程順に説明する。
工程（Ａ）
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、Ａｌ、もしくはＡｌ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ、さらにその上に高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜を５〜２００ｎｍ、好ましくは１０〜１００ｎｍの膜厚で連続形成する。次に、ホトリソグラフィー技術を用いて、Ａｌ膜，高融点金属膜を一括で自己整合的に選択エッチングし、画素領域内には走査信号電極ＧＥＡ，走査信号配線ＧＬＡ、及び共通信号配線ＣＬＡを、また、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬＡの延在部を形成する。
工程（Ｂ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、下層の第一の透明導電膜となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内には共通信号電極ＣＥＡを形成する。
工程（Ｃ）
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚で、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
工程（Ｄ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜もしくはＣｒ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、および映像信号配線ＤＬを、また、映像信号配線ＤＬ用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
工程（Ｅ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に、該薄膜トランジスタＴＦＴのソースドレイン電極ＳＤの一部を露出するためのスルーホールＴＨを形成する。これとともに、走査信号配線、および共通信号配線用端子ＧＴＭ，ＣＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩにまで、スルーホールＴＨを貫通させて、走査信号配線ＧＬＡ、および共通信号配線ＣＬＡ用端子ＧＴＭ，ＣＴＭのパッド電極ＴＣＡの一部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを形成する。
工程（Ｆ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、上層の第二の透明電極となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのソースドレイン電極と接続された画素電極ＰＸＡを形成するとともに、走査信号配線，共通信号配線、および映像信号配線用端子ＧＴＭ，ＣＴＭ，ＤＴＭ形成領域には接続用のパッド電極ＴＣＡを形成する。
【００７５】
以上に示した工程により、ＴＦＴ基板側が完成する。
【００７６】
一方、ＣＦ基板側には染色法により作製したカラーフィルタＣＦ、及びＣｒ系、もしくは有機材料からなる遮光パターンＢＭが形成される。その後、平坦化層となるオーバーコート膜を形成し、ＴＦＴ基板とＣＦ基板を貼り合せ、間に液晶層ＬＣを封入し、両基板の外側に偏光板ＰＯＬ１，ＰＯＬ２を配置することにより液晶表示装置となる。
（実施例２）
次に本発明の第二の実施例を図１１から図１７を用いて説明する。
【００７７】
図１１から図１７において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。
【００７８】
図１１から図１７において、ＰＸＰは多結晶ＩＴＯ膜からなる画素電極を、ＴＣＰは映像信号配線，走査信号配線、および共通信号配線用端子ＤＴＭ，GTM,ＣＴＭのパッド電極を、ＣＬＣはＣｒもしくはＣｒ合金膜からなる共通信号配線をそれぞれ示す。
【００７９】
図１１は、本発明の第二の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図１２に示した、Ａ−Ａ′で示した線に沿う断面図である。図１２は本発明の第二の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の表面図を示す。
【００８０】
本実施例において、図１２に示したＢ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の断面図は、実施例一のアモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、もしくはそれらを主成分とした酸化物透明導電膜からなる画素電極ＰＸＡを多結晶ＩＴＯ膜からなる画素電極ＰＸＰに変更した構成となり、その他の構成は同一のため説明を省く。
【００８１】
本実施例においては、図１１に示すように上下二層の透明導電膜からなる第二の透明電極である画素電極ＰＸＰ、第一の透明電極である共通信号電極ＣＥＡ間の層間絶縁膜は、薄膜トランジスタの表面保護膜ＰＡＳで構成されている。
【００８２】
本実施例においては図１２に示すようにＹ方向に併設され、Ｘ方向に延在される共通信号電極ＣＥＡは映像信号配線ＤＬ，映像信号電極ＳＤと同一材料，同一工程で形成された共通信号配線ＣＬＣにより接続されている。本実施例においては、第二の透明電極からなる画素電極ＰＸＰについては多結晶ＩＴＯ膜を用いた構成とした。
【００８３】
本実施例においても、共通信号配線ＣＬＣ上を第一の透明電極である共通信号電極ＣＥＡが直接乗り越えて接続した構成を取るが、共通信号配線ＣＥＡを本発明のアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜とすることにより、共通信号配線ＣＬＣを乗り越える部分でくさび状の電極細りを生じることなく共通信号電極ＣＥＡのパターンを形成できるため、共通信号配線の断線を低減することができ、歩留まり、およびプロセスの信頼性を向上させることができる。また、共通信号電極ＣＥＡの端部を順テーパー形状に確保できるため、薄膜トランジスタの表面保護膜ＰＡＳが共通信号配線ＣＥＡを乗り越える部分での付きまわり不良を防止することができ、絶縁性に優れた表面保護膜ＰＡＳを形成することができる。さらに、表面保護膜ＰＡＳの付きまわりを確保できるため、不良を防止することにより、表面保護膜ＰＡＳ上に形成された第二の透明電極である画素電極ＰＸＰがゲート絶縁膜の段差部を乗り越える部分でのつきまわり不良による断線を防止することができる。
【００８４】
本実施例によれば、薄膜トランジスタの表面保護膜として、特にＳｉＮ膜を使用した場合においても、表面保護膜ＰＡＳ形成時の形成温度を高くすることができるため、異常成長のない緻密性に優れた絶縁膜を形成することができ、画素電極ＰＸＰ形成時の共通信号配線ＣＬＣ,共通信号電極ＣＥＡ,共通信号配線ＣＬＡ，走査信号電極ＧＥＡ，走査信号配線ＧＬＡ、および映像信号配線ＤＬの溶解防止、および画素電極ＰＸＰ，共通信号電極ＣＥＡが重畳する領域でのショート不良を低減することができる。
【００８５】
本実施例によれば、共通信号電極ＣＥＡを配線に対するダメージの小さい弱酸でパターン形成ができるようになるため、共通信号電極ＣＥＡより下層に存在する走査信号配線ＧＬＡ，共通信号配線ＣＬＣ，映像信号配線ＤＬが共通信号電極ＣＥＡ加工時のエッチング液にさらされて溶解，断線することを防止できる。
【００８６】
図１３には本実施例の電気回路の概略図を示す。Ｙ方向に延在され、Ｘ方向に併設される共通信号電極ＣＥＡは映像信号配線ＤＬと同一工程，同一材料で形成された共通信号配線ＣＬＣにより接続されている。その他の構成は実施例１と同一のため、説明を省く。
【００８７】
図１４は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図の例を示す。図１５は、第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【００８８】
走査信号配線用端子ＧＴＭ部分は図１４に示すように、まず、透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に、走査信号配線ＧＬＡの延在部が形成される。この走査信号配線ＧＬＡを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、走査信号配線GLAの延在部の一部が露出される。その上にパッド電極ＴＣＰが、画素電極ＰＸＰを形成した際と同一の材料で、同一の工程で形成され、走査信号配線用端子ＧＴＭを形成する。通常、液晶表示装置の端子露出部分は、金属材料ではなく、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されるが、本実施例においても、走査信号配線用端子ＧＴＭの最表面は、耐湿性に優れた多結晶ＩＴＯ膜で構成されるため、露出端子部分の信頼性を十分確保できる。
【００８９】
映像信号配線用端子ＤＴＭ部分は図１５に示すように、まず、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線ＤＬ端子が形成される領域に映像信号配線ＤＬの延在部が形成される。さらに、これらパッド電極ＴＣＡ、及び映像信号配線ＤＬを覆って薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが形成され、表面保護膜ＰＡＳに設けたスルーホールＴＨによって、映像信号配線ＤＬの延在部の一部が露出される。その上にパッド電極ＴＣＰが画素電極ＰＸＰを形成した際と同一の材料で、同一の工程で形成され映像信号配線ＤＬ用端子ＧＴＭを形成する。
【００９０】
次に、第二の実施例において、ＴＦＴ基板の各製造工程ごとの要部断面図を用いて、形成方法の具体例を図１６から図１７を用いて説明する。
【００９１】
図１６は本発明の第二の実施例の構成を実現するためのプロセスフローを示す図である。図１７は図１６のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図１２におけるＡ−Ａ′で示した線に沿う断面図である。
【００９２】
実施例１においては、具体的には（Ａ）〜（Ｆ）の、６段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。以下、工程順に説明する。
工程（Ａ）
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、Ａｌ、もしくはＡｌ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ、高融点金属，高融点金属の合金膜、もしくは高融点金属のシリサイド膜を５〜２００ｎｍ、好ましくは１０〜１００ｎｍを連続形成する。次に、ホトリソグラフィー技術を用いて、Ａｌ、もしくはＡｌ合金膜、および高融点金属、もしくは高融点金属の合金膜を一括で自己整合的に選択エッチングし、画素領域内には走査信号電極ＧＥＡ，走査信号配線ＧＬＡを、また、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬＡの延在部を形成する。
工程（Ｂ）
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚で、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、該アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
工程（Ｃ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ、もしくはＣｒ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、及び共通信号配線ＣＬＡ、及び映像信号電極ＳＤの延在部である映像信号配線ＤＬを、また、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
工程（Ｄ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、下層の第一の透明電極となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内には共通信号電極ＣＥＡを形成する。
工程（Ｅ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に、薄膜トランジスタＴＦＴのソースドレイン電極ＳＤの一部を露出するためのスルーホールＴＨを形成する。これとともに、走査信号配線用端子ＧＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩにまで、スルーホールＴＨを貫通させて、走査信号配線用ＧＬＡの延在部の一部を露出させるためのスルーホールＴＨを、映像信号配線、および共通信号配線の延在部の一部を露出するためのスルーホールＴＨを形成する。
工程（Ｆ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、上層の第二の透明電極となる多結晶ＩＴＯ膜を５０〜３００ｎｍ、好ましくは５０〜２００ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、多結晶ＩＴＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのソースドレイン電極ＳＤと接続された画素電極ＰＸＰを形成するとともに、走査信号配線，共通信号配線、および映像信号配線用端子ＧＴＭ，ＣＴＭ，ＤＴＭ形成領域には接続用のパッド電極ＴＣＰを形成する。
【００９３】
以上に示した工程により、ＴＦＴ基板側が完成する。
（実施例３）
本発明の第三の実施例について図１８から図２３を用いて説明する。
【００９４】
図１８から図２３において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。ＡＯは走査信号配線ＧＬＡ，共通信号配線ＣＬＡ、および走査信号電極ＧＥＡに使用しているＡｌもしくはＡｌ合金上に形成されたＡｌ酸化物からなる絶縁膜，ＴＣＣは高融点金属，高融点金属の合金膜、もしくは高融点金属のシリサイド膜からなるパッド電極であり、ＡｌもしくはＡｌ合金膜からなる配線と酸化物透明導電膜からなる透明電極との電気的なコンタクトを補償するための相互拡散防止層として機能する。
【００９５】
図１８は、本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図１９に示した、Ａ−Ａ′で示した線に沿う断面図である。図２０は本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の表面図を示す。図２０は図１９に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の断面図を示す。
【００９６】
第三の実施例においては図１８に示すように、上下二層の透明導電膜からなる画素電極ＰＸＡ、共通信号電極ＣＥＡ間の層間絶縁膜は、ゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳの二層で構成されている。Ａｌ酸化物ＡＯは共通信号電極ＣＥＡと共通信号配線ＣＬＡがパッド電極ＴＣＣを介して接続する領域以外の少なくとも一部に形成され、ゲート絶縁膜ＧＩとともに絶縁膜としての機能を有する。
【００９７】
また、本実施例においては共通信号配線ＣＬＡと共通信号電極ＣＥＡはＡｌ酸化物ＡＯに開口したスルーホールを介して接続されているが、電気的接続を補償するために共通信号配線ＣＬＡと共通信号電極ＣＥＡとの間に酸素拡散防止層となるＣｒ等の高融点金属，高融点金属の合金膜、もしくは高融点金属のシリサイド膜からなるパッド電極ＴＣＣを配置してパッド電極ＴＣＣを介して接続されている。
【００９８】
本実施例においては、第一の実施例と同様、第一の透明電極である共通信号電極ＣＥＡ、第二の透明電極ＰＸＡともに本発明のアモルファスＩＺＯ膜とした構成とした。また、共通信号配線ＣＬＡは走査信号配線ＧＬＡ，走査信号電極ＧＥＡと同一工程，同一材料で形成した構成とした。
【００９９】
本実施例においても本発明のアモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、あるいはそれらを主成分とする酸化物透明導電膜を適用することにより、前記した第一の実施例と同様の効果が得られる。共通信号電極ＣＥＡをパターン形成する工程において、Ａｌ酸化物ＡＯ上を乗り越える部分でくさび状の電極細りを防止できる。Ａｌ膜、もしくはＡｌ合金膜からなる共通信号配線ＣＬＡの断線を低減することができ、歩留まり、およびプロセスの信頼性を向上させることができる。また、共通信号電極ＣＥＡの端部形状を順テーパー形状に確保することができるため、ゲート絶縁膜ＧＩ、および薄膜トランジスタの表面保護膜ＰＡＳが共通信号配線ＣＥＡを乗り越える部分での付きまわり不良を防止することができ、絶縁性に優れたゲート絶縁膜ＧＩ、および薄膜トランジスタの表面保護膜ＰＡＳを形成することができる。さらに、薄膜トランジスタ保護膜ＰＡＳの付きまわりが確保できるため、薄膜トランジスタの表面保護膜ＰＡＳ上に形成された第二の透明電極である画素電極ＰＸＡが表面保護膜PASの段差部を乗り越える部分での断線を防止することができる。
【０１００】
本実施例においては図２０に示すように薄膜トランジスタＴＦＴはゲート電極ＧＥＡの絶縁膜として、Ａｌ酸化物、およびゲート絶縁膜ＧＩの積層構成としている。これにより絶縁特性に優れたゲート絶縁膜を形成することができる。その他の構成は実施例１と同一のため説明を省く。
【０１０１】
次に、第三の実施例において、形成方法の具体例を図２１から図２３のＴＦＴ基板の各製造工程ごとの要部断面図を用いて説明する。
【０１０２】
図２１は本発明の第三の実施例の構成を実現するためのプロセスフローを示す図である。図２２、および図２３はそれぞれ、図２１のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図１９におけるＡ−Ａ′で示した線に沿う断面図、Ｂ−Ｂ′で示した線に沿う断面図である。
実施例三においては、具体的には（Ａ）〜（Ｈ）の、８段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。以下、工程順に説明する。
工程（Ａ）
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、ＡｌもしくはＡｌ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Ａｌ合金膜をエッチングし、画素領域内には走査信号電極ＧＥＡ，走査信号配線ＧＬＡ、及び共通信号配線ＣＬＡを、また、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬＡの延在部を形成する。
工程（Ｂ）
ホトリソグラフィー技術を用いて、Ａｌ酸化物を形成する以外の領域、具体的には走査信号配線ＧＬＡ、および共通信号配線ＣＬＡ用端子形成領域、および共通信号配線ＧＬＡと共通信号電極ＣＬＡの接続部分にレジストパターンを形成する。その後、透明絶縁基板ＳＵＢ１と白金電極を、酒石酸を主成分とし、中性付近にｐＨを調整した陽極酸化液中に浸析し、透明絶縁基板ＳＵＢ１と白金電極間に電圧を印加し、ＡｌまたはＡｌ合金膜の表面を陽極酸化することによりＡｌ酸化物ＡＯを形成する。
工程（Ｃ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、高融点金属、もしくは高融点金属の合金膜、もしくは高融点金属のシリサイド膜を５〜２００ｎｍ、好ましくは１０〜１００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、少なくともＡｌ酸化物の形成されていない領域の一部にＣｒ合金膜を残すようにエッチングし、画素領域内、走査信号配線、および共通信号配線用端子形成領域にパッド電極ＴＣＣを形成する。
工程（Ｄ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、下層の第一の透明電極となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内には共通信号電極ＣＥＡを形成する。
工程（Ｅ）
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚で、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、該アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
工程（Ｆ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ、もしくはＣｒ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、及び該映像信号電極ＳＤの延在部である映像信号配線ＤＬを、また、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
工程（Ｇ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に、該薄膜トランジスタＴＦＴのドレイン電極の一部を露出するためのスルーホールＴＨを形成する。これとともに、走査信号配線用端子ＧＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩにまで、スルーホールＴＨを貫通させて、走査信号配線用端子ＧＴＭ用のパッド電極ＴＣＡ１の一部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを形成する。
工程（Ｈ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、上層の第二の透明電極となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのドレイン電極と接続された画素電極ＰＸＡを形成する。
【０１０３】
以上に示した工程により、ＴＦＴ基板側が完成する。
（実施例４）
図２４および図２５を用いて本発明の第四の実施例について説明する。
【０１０４】
本実施例において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。
【０１０５】
本実施例において、アクティブマトリックス型液晶表示装置の断面図、アクティブマトリックス型液晶表示装置の単位画素の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の表面図、および薄膜トランジスタの断面図、基板端部の形状，電気回路，構成を実現するためのプロセスフローは実施例一と同一のため、説明を省く。
【０１０６】
図２４は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。図２５は、第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、(ｂ)Ａ−Ａ′で示した線に沿う断面図を示す。
【０１０７】
走査信号配線用端子ＧＴＭ部分は、図２４に示すように、まず、透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に、走査信号配線ＧＬＡの延在部が形成される。この走査信号配線ＧＬＡを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、走査信号配線GLAの延在部の一部が露出され走査信号配線用端子ＧＴＭを形成する。
【０１０８】
映像信号配線用端子ＤＴＭ部分は図２５に示すように、まず、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線用端子が形成される領域に映像信号配線ＤＬの延在部が形成される。さらに、映像信号配線ＤＬを覆って薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、表面保護膜ＰＡＳに設けたスルーホールＴＨによって、映像信号配線ＤＬの延在部が露出され、映像信号配線端子用端子ＤＴＭが形成される。
【０１０９】
本実施例においては、走査信号配線用端子ＧＴＭ、および映像信号配線用端子ＤＴＭの露出部分の表面が酸化物透明導電膜で被覆，保護されない構成となる。（実施例５）
図２６から図２８を用いて本発明の第五の実施例について説明する。
【０１１０】
本実施例において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。
【０１１１】
第五の実施例において、ＴＣＡＰは本発明のアモルファスＩＺＯ膜からなるパッド電極の一部分をレーザーアニール等により選択的に結晶化して形成した多結晶透明導電膜からなるパッド電極である。
【０１１２】
図２６は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線ＧＬＡ用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。図２７は、第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【０１１３】
走査信号配線用端子ＧＴＭ部分は、図２６に示すように、まず透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に、走査信号配線ＧＬＡの延在部が形成される。この走査信号配線ＧＬＡを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、走査信号配線GLAの延在部の一部が露出される。その上にパッド電極ＴＣＡＰが、本発明のアモルファスＩＺＯ膜からなる第二の透明電極である画素電極ＰＸＡを形成した際と、同一材料，同一工程で形成される。その後、レーザーアニール，ランプアニール，電子ビームアニール等の局所アニールにより走査信号配線用ＧＬＡ端子ＧＴＭ部に形成されたパッド電極のＴＣＡＰみを結晶化し、多結晶ＩＺＯ膜とし、走査信号配線ＧＬＡ端子ＧＴＭが形成される。液晶表示装置の端子露出部分は、金属材料ではなく、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されることがより望ましいが、本実施例においても、走査信号配線用端子ＧＴＭの最表面は、耐湿性に優れた多結晶ＩＺＯ膜で構成されるため、露出端子部分の信頼性を十分確保できる。
【０１１４】
映像信号配線用端子ＤＴＭ部分は、図２７に示すように、まず、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線用端子が形成される領域に映像信号配線ＤＬの延在部が形成される。さらに、映像信号配線ＤＬを覆って薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、表面保護膜ＰＡＳに設けたスルーホールＴＨによって、映像信号配線ＤＬの延在部が露出される。その上にパッド電極ＴＣＡＰが、本発明のアモルファスＩＺＯ膜からなる第二の透明電極である画素電極ＰＸＡを形成した際と、同一材料，同一工程で形成される。このパッド電極ＴＣＡＰも走査信号配線用端子ＧＴＭに形成されたパッド電極ＴＣＡＰと同一の工程で選択的に結晶化し、多結晶化する。
【０１１５】
実施例５においては、図２８に示すように具体的には(Ａ）〜(Ｆ）の６段階のホトリソグラフィー工程とアモルファスＩＺＯ膜の選択結晶化工程を経てＴＦＴ基板ＳＵＢ１が完成する。本工程は実施例二の工程の最後に本発明のアモルファスＩＺＯ膜からなるパッド電極パターンの選択結晶化の工程を付け加えた工程となっているため詳細な説明は省く。
（実施例６）
図２９から図３６を用いて、本発明の塗布型絶縁膜を適用した第六の実施例について説明する。
【０１１６】
本実施例において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。
【０１１７】
図２９から図３６において、ＯＩＬは本発明の塗布型絶縁膜からなる層間絶縁膜である。
【０１１８】
図２９は、本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図３０に示した、Ａ−Ａ′で示した線に沿う断面図である。図３０は本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の表面図を、図３１は図３０に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の断面図を示す。
【０１１９】
第六の実施例においては、上下二層の透明導電膜からなる画素電極ＰＸＡ，共通信号電極ＣＥＡ間の層間絶縁膜は、ゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳ、の二層の絶縁膜に加えて、塗布型絶縁膜ＯＩＬで構成されている。
【０１２０】
本実施例によれば、二層の透明導電膜の間に塗布型絶縁膜ＯＩＬを配置することにより、ゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳの二層構成の場合よりもさらに層間絶縁膜の信頼性を向上することができる。上層の第二の透明電極を多結晶ＩＴＯ膜とし、第二の透明電極からなる画素電極ＰＸＰをエッチング形成する際においても、共通信号配線ＣＬＡ、および共通信号電極ＣＥＡ，映像信号配線ＤＬの溶解を防止する効果をさらに高めることができる。また、電極配線材料として、ＡｌもしくはＡｌ合金膜を用いた場合にはさらに効果的である。
【０１２１】
また、本実施例によれば、二層の透明導電膜の間に塗布型絶縁膜ＯＩＬを配置することにより、塗布型絶縁膜ＯＩＬより下層に配置されたパターンによって形成された段差を、塗布型絶縁膜ＯＩＬが平坦化する。平坦化により、上層に配置された画素電極ＰＸＰが乗り越える段差を小さくできるため、段差乗越え部分における画素電極ＰＸＰの断線を防止することができる。
【０１２２】
図３２に示すように、スルーホールＴＨは薄膜トランジスタの表面保護膜PAS、および塗布型絶縁膜ＯＩＬ上を開口するように形成されている。画素電極PXAはスルーホールＴＨの段差を乗り越えて、薄膜トランジスタのソースドレイン電極となる映像信号電極ＳＤの一方に接触し、電気的に接続されている。
【０１２３】
本実施例においては、図３０に示すように共通信号電極ＣＥＡも画素電極ＰＸＡと同様にスリット状に加工している。共通信号電極ＣＥＡのパターンが画素電極ＰＸＡのスリット部の間隙に位置するように絶縁膜を挟んで交互に配置されており、かつ、共通信号配線ＣＥＡと、画素電極ＰＸＰはその一部において、重畳して容量を形成している。共通信号電極ＣＥＡ、および画素電極ＰＸＰのスリット状に加工された電極幅、及び電極間幅は、例えばそれぞれ３μｍ幅とした。
【０１２４】
本実施例の構成をとることにより、共通信号電極ＣＥＡと画素電極ＰＸＰ間の寄生容量を低減することができ、寄生容量による、信号遅延を低減することができる。
【０１２５】
本実施例において、電気回路、およびＴＦＴ基板のＣＦに対する固定は実施例１と同様のため、説明を省く。
【０１２６】
図３５は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。図３６は、第六の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【０１２７】
走査信号配線用端子ＧＴＭ部分は図３２に示すように、まず、透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に、走査信号配線ＧＬＡの延在部、接続用のパッド電極ＴＣＡが形成される。接続用のパッド電極ＴＣＡは共通信号電極ＣＥＡを形成した際と同一の材料で、同一の工程で形成される。パッド電極ＴＣＡは、走査信号配線ＧＬＡの端部において、走査信号配線ＧＬＡを覆うようにして形成されている。さらに、これらパッド電極ＴＣＡ、及び走査信号配線ＧＬＡを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、パッド電極ＴＣＡの一部が露出される。その後、その上に塗布型絶縁膜ＯＩＬが形成され、この塗布型絶縁膜ＯＩＬに設けたスルーホールにより、パッド電極ＴＣＡの一部が露出される。その上にパッド電極ＴＣＰが画素電極ＰＸＰを形成した際と同一の材料で、同一の工程で形成され、走査信号配線用端子ＧＴＭを形成する。本実施例においても、走査信号配線用端子ＧＴＭの最表面は、耐湿性に優れたアモルファスのＩＺＯ膜で構成されるため、露出端子部分の信頼性を十分確保できる。また、スルーホールＴＨ開口の際にはフッ素系のエッチングガスを用いたドライエッチング法を使用するが、スルーホール開口部はフッ素系のエッチングガスに対して耐エッチング性に優れたアモルファスのＩＺＯ膜を配置しているため、スルーホール開口の工程における信頼性を十分に確保できる。
【０１２８】
映像信号配線用端子ＤＴＭ部分は図３３に示すように、まず、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線用端子が形成される領域に映像信号配線ＤＬの延在部が形成される。その後、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが形成され、映像信号配線用端子ＤＴＭが形成される領域のうち、後の工程で作製する、パッド電極ＴＣＰが形成される領域の一部にスルーホールＴＨが開口される。薄膜トランジスタの表面保護膜ＰＡＳの上には塗布型絶縁膜ＯＩＬが形成され、映像信号配線用端子ＤＴＭが形成される領域のうち、後の工程で作製する、パッド電極ＴＣＰが形成される領域の一部にスルーホールＴＨが開口される。
【０１２９】
さらに前述した画素電極ＰＸＰを形成する際に使用する材料を用いて、同一工程でパッド電極ＴＣＰが形成される。このパッド電極ＴＣＰはスルーホールＴＨを介して、映像信号配線ＤＬと電気的に接続される。本構造を採用することにより、映像信号配線用端子ＤＴＭも走査信号配線用端子ＧＴＭと同様に、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されるため、露出端子部分の信頼性を十分確保できる。
【０１３０】
次に第六の実施例において、ＴＦＴ基板の各製造工程ごとの要部断面図を用いて、形成方法の具体例を図３４から図３６を用いて説明する。
【０１３１】
図３４は本発明の第六の実施例の構成を実現するためのプロセスフローを示す図である。図３５は図３４のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図３０におけるＡ−Ａ′で示した線に沿う断面図であり、図３６は図３４のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図３０におけるＢ−Ｂ′で示した線に沿う断面図である。
【０１３２】
実施例六においては、具体的には（Ａ）〜（Ｇ）の、７段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。以下、工程順に説明する。
工程（Ａ）
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、ＡｌもしくはＡｌ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ、高融点金属もしくは高融点金属の合金膜をを５〜２００ｎｍ、好ましくは１０〜１００ｎｍを連続形成する。次に、ホトリソグラフィー技術を用いて、該Ａｌ、もしくはＡｌ合金膜、および高融点金属、もしくは高融点金属の合金膜を一括で自己整合的に選択エッチングし、画素領域内には走査信号電極ＧＥ，配線ＧＬＡ、及び共通信号配線ＣＬＡを、また、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬＡの延在部を形成する。
工程（Ｂ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、下層の透明導電膜となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内にはスリット状に加工された共通信号電極ＣＥＡを、また、走査信号配線用端子ＧＴＭ形成領域、および共通信号配線用端子ＣＴＭ形成領域には、走査信号配線用端子ＧＴＭ用および、共通信号配線用端子ＣＴＭ用のパッド電極ＴＣＡをそれぞれ形成する。
工程（Ｃ）
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚で、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
工程（Ｄ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、及び映像信号電極ＳＤの延在部である映像信号配線ＤＬを、また、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
工程（Ｅ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に、該薄膜トランジスタＴＦＴのドレイン電極の一部を露出するためのスルーホールＴＨを形成する。これとともに、走査信号配線、および共通信号配線用端子GTM,ＣＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩにまで、スルーホールＴＨを貫通させて、走査信号配線、および共通信号配線用端子ＧＴＭ，ＣＴＭ用のパッド電極ＴＣＡの一部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを形成する。
工程（Ｆ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばスピンコート法によって、ポリイミド系，アクリル系ポリマー，エポキシ系ポリマー，ベンジシクロブテン系ポリマー等の種々の有機系の樹脂、もしくは有機溶媒に可溶なＳｉを含む無機ポリマー、例えば、ＳＯＧ膜等の絶縁膜からなる塗布型絶縁膜ＯＩＬ１を２００ｎｍ〜４μｍ、好ましくは２００ｎｍ〜１.５μｍ の膜厚で形成する。次に、ホトリソグラフィー技術を用いて、走査信号配線，共通信号配線、および映像信号配線用端子部ＧＴＭ，ＣＴＭ，ＤＴＭ、および、画素電極ＰＸＰとソースドレイン電極ＳＤを接続する部分にスルーホールＴＨを開口する。
工程（Ｇ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、上層の透明導電膜となる多結晶ＩＴＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、多結晶ＩＴＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのドレイン電極と接続された画素電極ＰＸＰを形成するとともに、走査信号配線用端子ＧＴＭ形成領域には接続用のパッド電極ＴＣＰを、映像信号配線用端子ＤＴＭ形成領域には、接続用のパッド電極ＴＣＡを形成する。
【０１３３】
以上に示した工程により、ＴＦＴ基板側が完成する。
【０１３４】
本実施例において、塗布型絶縁膜としては、例えばスピンコート法によって、ポリイミド系，アクリル系ポリマー，エポキシ系ポリマー，ベンジシクロブテン系ポリマー等の種々の有機系の樹脂、もしくは有機溶媒に可溶なＳｉを含む無機ポリマー、例えば、ＳＯＧ膜等を使用したが、すべての場合において、上述した効果が得られた。
【０１３５】
本実施例において、塗布型絶縁膜とゲート絶縁膜ＧＩ，保護膜ＰＡＳのスルーホールＴＨ形成は別のホトリソグラフィー工程を用いて実施したが、塗布型絶縁膜のスルーホールＴＨ形成後に、塗布型絶縁膜のスルーホールパターンをマスクとして、ゲート絶縁膜ＧＩ，保護膜ＰＡＳのスルーホールを自己整合的に形成してもよい。この場合、ゲート絶縁膜ＧＩ，保護膜ＰＡＳのスルーホール形成のためのホトリソグラフィー工程を省略することができ、プロセスの簡略化を図ることができる。
（実施例７）
図３７を用いて本発明の第七の実施例について説明する。
【０１３６】
本実施例において、前述の実施例と同様の構成要素，材料については同一の符号を付し、説明を省略する。
【０１３７】
本実施例では実施例一の画素電極ＰＸＡに屈曲部を設けた実施例を示す。本実施例は、上述した実施例一を、いわゆるマルチドメイン方式の液晶表示装置に適用したものである。ここで、マルチドメイン方式とは、液晶の広がり方向に発生する電界（横電界）において、各画素領域内に横電界の方向が異なる領域を形成するようにし、各領域の液晶分子のねじれ方向を逆にする（図３７中のＬＣ１，ＬＣ２）ことにより、例えば、表示領域を左右からそれぞれ見た場合に生じる着色差を、相殺させる効果を付与したものである。具体的には、図３７において、一方向に延在し、それと交差する方向に併設させた帯状の各画素電極ＰＸＡを、前記一方向に対して角度θ（Ｐ型液晶で、配向膜ＯＲＩ１のラビング方向を映像信号配線ＤＬの方向と位置づけた場合、５〜４０°の範囲が適当）に傾けて延在された後に、角度（−２θ）に屈曲させて延在させることを繰り返してジグザグ状に形成し、共通信号電極ＣＥＡに、絶縁膜を介して上層に、上述した構成の画素電極ＰＸＡが重畳するように配置させるだけで、前述したマルチドメイン方式の効果を奏することができる。そして、特に、画素電極ＰＸＡの屈曲部の近傍において共通信号電極ＣＥＡとの間に発生する電界は、画素電極ＰＸＡの他の部分において共通信号電極ＣＥＡとの間に発生する電界と、まったく同様に発生することが確かめられており、画素電極ＰＸＡの屈曲部の近傍において、光透過率の低下というような不具合を生じない効果を奏する。（従来は、いわゆるディスクリネーション領域と称され、液晶分子のねじれの方向がランダムになって不透過部分が発生していた。）なお、本実施例においては、画素電極ＰＸＡは、図３７中のｙ方向に延在させて形成しているが、図中のｘ方向に延在させるようにして、これに対して屈曲部を設けて、マルチドメインの効果を得る様にしてもよい。
【０１３８】
このようなマルチドメイン方式においても本発明の透明電極構成を適用することにより、前記した所望の効果が得られることは言うまでもない。
【０１３９】
上述したすべての実施例において、本発明の透明電極構成材料として、アモルファスＩＺＯ膜を用いた例を説明したが、アモルファスＩＺＯ膜に替わって、アモルファスの酸化インジウムゲルマニウム、またはアモルファスのＩＺＯ膜、もしくはアモルファス酸化インジウムゲルマニウムを主成分とするアモルファスの酸化物透明導電膜であれば同様の効果が得られることは言うまでもない。
【０１４０】
実施例一から実施例七に記載したＡｌ合金膜とはＡｌの他にＳｉ，Ｃｕ，Ｔｉ，Ｔａ，Ｍｏ，Ｃｒ，Ｎｉ，Ｙ，Ｌａ，Ｎｄ，Ｇｄ，Ｔｂ，Ｐｄ，Ｚｒ，ＷまたはＤｙのうち少なくとも一種を含む金属膜である。
【０１４１】
実施例一から実施例七に記載した高融点金属膜は、Ｔｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ、もしくはＷのいずれかで、高融点金属の合金膜は前記高融点金属膜の組み合わせからなる合金膜で、高融点金属のシリサイド膜は前記高融点金属膜とＳｉの金属間化合物のことである。
【０１４２】
実施例一から実施例七に記載のＡｌ、もしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜からなる積層膜で構成される電極、もしくは配線に替わって、高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜からなる単層膜、あるいはこれらの積層膜で構成しても同様の効果が得られる。
【０１４３】
実施例一から実施例七に記載の映像信号配線ＤＬ、及び共通信号配線ＣＬＣを構成する一例としてＣｒを使用しているが、Ｃｒ以外にも例えば、スパッタリング、または蒸着法等で形成されたＴｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ、もしくはＷ等の高融点金属、これらの合金膜またはこれら高融点金属シリサイド膜、または低抵抗配線材料であるＡｌ，Ａｌ合金、またはこれらの材料からなる積層膜で構成されても構わない。
【０１４４】
上記の全ての実施例において、本発明の透明導電膜構成を、逆スタガ型のTFTをスィッチング素子に用いた液晶表示装置に適用した例を説明したが、本発明はこれのみに限定されるものではなく、例えば正スタガ型のＴＦＴ、あるいはコプレナー型のＴＦＴ等、異なる構造のＴＦＴを用いた場合も適用可能である。
【０１４５】
上記の全ての実施例において、上下二層の透明電極の役割については実施例毎にいずれかの場合しか示していないが、一方が共通信号電極で他方が画素電極で、かつ共通信号電極，画素電極のうちより下層に配置された透明電極が、本発明のアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウム、またはこれらを主成分とするアモルファスの酸化物透明導電膜であれば本発明の効果は変らないことはいうまでもない。
【０１４６】
上記のすべての実施例において、上層に配置された透明電極の材料は特に規定しない。例えば、下層に配置された本発明のアモルファスの酸化インジウム亜鉛、酸化インジウムゲルマニウム、もしくはそれらを主成分とする酸化物透明導電膜と同一材料で構成してもよいし、多結晶ＩＴＯ膜で構成してもよい。その場合、上記実施例で述べたようにそれぞれに付随した効果を得ることができる。
【０１４７】
上記の全ての実施例において、半導体，不純物をドープしたシリコン膜からなる電極ＮＳＩを構成するシリコン膜としてはアモルファスシリコン膜を使用しているが、例えば、アモルファスシリコン膜を熱処理、またはレーザーアニール処理して結晶化した多結晶シリコン膜を用いてもよい。
【０１４８】
上記の全ての実施例において、ゲート絶縁膜，保護絶縁膜は、例えばプラズマＣＶＤ、またはスパッタリング法等で形成された窒化シリコン膜を使用しているが、例えば、酸化シリコン膜等の絶縁膜で構成しても構わない。
【０１４９】
上記の全ての実施例において、共通信号配線は走査信号配線、もしくは映像信号配線のいずれか一方と同一材料，同一工程で形成しているが、共通信号配線のみを形成するプロセスを新たに追加しても構わない。
【０１５０】
実施例六に示した、塗布型絶縁膜の適用例は、実施例一から実施例五，実施例七においても同様に塗布型絶縁膜を適用することにより本発明の効果が得られることは言うまでもない。
【０１５１】
実施例六に示した共通信号電極のくし歯状、もしくはスリット状の加工形状を実施例一から実施例五，実施例七に適用した場合においても本発明の効果が得られることは言うまでもない。
【０１５２】
実施例七に示したマルチドメイン方式の適用例として、実施例一の構成を例にとり上層の透明電極に屈曲部を設けた構成を示したが、実施例二から実施例六においても同様に、上層透明電極に屈曲部分を設けることにより、それぞれに示した本発明の透明電極構成による効果に加えて、マルチドメインの効果が付与されることは言うまでもない。
【０１５３】
このような実施例の構成によれば、
（１）下層に配置した第一の透明電極上の絶縁膜の信頼性向上
（２）上層に配置した第二の透明電極の断線低減
（３）下層に配置した第一の透明電極と同一平面上に絶縁膜を介さずに配置され、
第一の透明電極と直接接続された配線，電極の溶解防止
（４）上記（３）の接続部分に生じた段差部分を乗り越える際の第一の透明電極の断線低減
が可能となる。
【０１５４】
【発明の効果】
高透過率で高性能な液晶表示装置を、歩留まりよく製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図２に示した、Ａ−Ａ′で示した線に沿う断面図。
【図２】本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の単位画素の薄膜トランジスタが配置される側の透明絶縁基板側の表面図。
【図３】図２に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板側の断面図。
【図４】本発明の第一の実施例に係る、アクティブマトリックス型液晶表示装置の電気回路を示す概略図。
【図５】本発明の第一の実施例に係る、アクティブマトリックス型液晶表示装置の基板端部の断面模式図。
【図６】本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図７】第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図８】本発明の第一の実施例の構成を実現するためのプロセスフローを示す図。
【図９】図８のプロセスフローに則ってＴＦＴ基板を作製した際の、図２におけるＡ−Ａ′で示した線に沿う断面図。
【図１０】図８のプロセスフローに則ってＴＦＴ基板を作製した際の、図２におけるＢ−Ｂ′で示した線に沿う断面図。
【図１１】本発明の第二の実施例を示す断面図で、後述する図１２に示した、Ａ−Ａ′で示した線に沿う、対向基板を含む断面図。
【図１２】本発明の第二の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素のＴＦＴ基板側の表面図。
【図１３】本発明の第二の実施例に係る、アクティブマトリックス型液晶表示装置の電気回路を示す概略図。
【図１４】本発明の第二の実施例であるアクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図１５】本発明の第二の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図１６】本発明の第二の実施例の構成を実現するためのプロセスフローを示す図。
【図１７】図１６のプロセスフローに則ってＴＦＴ基板を作製した際の図１２におけるＡ−Ａ′で示した線に沿う断面図。
【図１８】本発明の第三の実施例を示す断面図で、後述する図１９に示した、Ａ−Ａ′で示した線に沿う、対向基板を含む断面図。
【図１９】本発明の第三の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素のＴＦＴ基板側の表面図。
【図２０】本発明の第三の実施例にかかる図２０に示した、Ｂ−Ｂ′で示した線に沿うＴＦＴ基板側の断面図。
【図２１】本発明の第三の実施例の構成を実現するためのプロセスフローを示す図。
【図２２】図２１のプロセスフローに則ってＴＦＴ基板を作製した際の、図１８におけるＡ−Ａ′で示した線に沿う断面図。
【図２３】図２１のプロセスフローに則ってＴＦＴ基板を作製した際の、図１８におけるＢ−Ｂ′で示した線に沿う断面図。
【図２４】本発明の第四の実施例であるアクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図２５】本発明の第四の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図２６】本発明の第五の実施例であるアクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図２７】本発明の第五の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図２８】本発明の第五の実施例の構成を実現するためのプロセスフローを示す図。
【図２９】本発明の第六の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図３０に示した、Ａ−Ａ′で示した線に沿う断面図。
【図３０】本発明の第六の実施例を示すアクティブマトリックス型液晶表示装置の単位画素の薄膜トランジスタが配置される側の透明絶縁基板側の表面図。
【図３１】図３０に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板側の断面図。
【図３２】本発明の第六の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図３３】本発明の第六の実施例にかかるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図３４】本発明の第六の実施例の構成を実現するためのプロセスフローを示す図。
【図３５】図３４のプロセスフローに則ってＴＦＴ基板を作製した際の、図３０におけるＡ−Ａ′で示した線に沿う断面図。
【図３６】図３４のプロセスフローに則ってＴＦＴ基板を作製した際の、図３０におけるＢ−Ｂ′で示した線に沿う断面図。
【図３７】本発明の第七の実施例を示すアクティブマトリックス型液晶表示装置の断面図。
【図３８】アモルファスＩＺＯ膜の微細くし歯パターン加工時の観察例。
【図３９】アモルファスＩＺＯ膜、およびアモルファスＩＴＯ膜のＸ線回折スペクトルの測定例。
【図４０】アモルファスＩＺＯ膜、およびアモルファスＩＴＯ膜のエッチング途中の膜表面のＳＥＭ写真観察例。
【図４１】透明電極パターンが配線パターンを乗り越えて配置された場合の平面摸式図。
【図４２】塗布型絶縁膜の効果の検証のための構成図である。
【符号の説明】
ＳＵＢ１…ＴＦＴが配置される側の透明絶縁基板、ＴＦＴ…画素のスイッチング素子である薄膜トランジスタ、ＣＬＡ…ＡｌもしくはＡｌ合金膜の単層膜、もしくはＡｌもしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる共通信号配線、ＣＬＣ…ＣｒもしくはＣｒ合金膜からなる共通信号配線、ＣＥＡ…アモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、もしくはこれらを主成分とする酸化物透明導電膜からなる共通信号電極、ＧＥＡ…ＡｌもしくはＡｌ合金膜の単層膜、もしくはＡｌもしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる走査信号電極、ＧＬＡ…ＡｌもしくはＡｌ合金膜の単層膜、もしくはＡｌもしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる走査信号配線、ＰＸＡ…アモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、もしくはこれらを主成分とする酸化物透明導電膜からなる画素電極、ＰＸＰ…多結晶ＩＴＯ膜からなる画素電極、ＳＩ…半導体層、ＳＤ…薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極、ＤＬ…映像信号配線、ＧＩ…薄膜トランジスタのゲート絶縁膜、ＰＡＳ…薄膜トランジスタの表面保護膜、ＮＳＩ…コンタクトを保証するためにリン等の不純物をドープしたシリコン膜からなる電極、ＴＨ…スルーホール、ＯＩＬ…塗布型絶縁膜、ＢＭ…遮光パターン、ＣＦ…カラーフィルタ、ＳＵＢ２…カラーフィルタＣＦ側の透明絶縁基板、ＯＲＩ１，２…配向膜、ＬＣ…液晶層、ＰＯＬ１，２…偏光板、ＧＴＭ…走査信号配線用端子、ＤＴＭ…映像信号配線用端子、ＣＴＭ…共通信号配線用端子、ＣＢ…共通信号配線のバス配線、ＳＬ…シール材、ＴＣＡ…アモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、もしくはこれらを主成分とする酸化物透明導電膜からなるパッド電極、ＴＣＰ…多結晶ＩＴＯ膜からなるパッド電極、ＴＣＡＰ…アモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、もしくはこれらを主成分とする酸化物透明導電膜を選択的に結晶化することにより多結晶化した膜からなるパッド電極、ＴＣＣ…Ａｌ膜もしくはＡｌ合金膜からなる配線と酸化物透明導電膜との接続部分で、電気的な接続を補償するパッド電極。
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、横電界方式の液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置として、画素を構成する表示領域にスイッチング素子として薄膜トランジスタＴＦＴ(TFT:Thin Film Transistor)素子を設けた構造のアクティブマトリックス方式が多く採用されている。この種の液晶表示装置においては、一対の基板の間に液晶層を挿入し、この液晶層を各基板で挟持した構造が採用されており、一方の基板（ＴＦＴ基板）側にはＴＦＴ素子，画素電極，走査信号や映像信号の電極や配線、及び配線と外部駆動回路とを接続するための端子等が形成され、他方の基板（ＣＦ基板）側にはカラーフィルタと対向電極が形成されており、基板面にほぼ垂直な縦電界を印加して表示する、ツイストネマチック表示方式を採用している。
【０００３】
この方式に対して、液晶表示装置の課題となっていた視野角とコントラストを改善できる方式として、カラーフィルタ基板側に配置していた対向電極に替って、ＴＦＴ基板側に共通信号電極を配置し、櫛歯状の画素電極と共通信号電極間に電圧を印加することにより、基板面にほぼ平行な電界成分を表示に利用した横電界(in plain switching)方式の液晶表示装置が、特開平６−１６０８７８号公報に提案されている。画素電極及び共通信号電極は、メタル電極配線材料で構成してもよいし、特開平９−７３１０１号公報のように、ツイストネマチック表示方式において、透明画素電極として用いられている酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide)で構成してもよい。
【０００４】
ＩＴＯ電極を用いた例として、S.H.Lee等は、SID’98 DIJEST,P371(1998)、及びSID’99 DIJEST,P202(1999) において、画素電極と共通信号電極とを絶縁膜を挟む上下二層のＩＴＯ電極で構成し、櫛歯状の画素電極と共通信号電極の電極幅、及び電極間距離を微細化する方向で最適化することで、上下二層のＩＴＯ電極間に電圧を印加した際に、上層のＩＴＯ電極上に広がるフリンジ電界を液晶駆動に利用できるようになると報告している。これによれば、横電界方式の液晶表示装置の実質的な開口率，透過率が向上でき、従って、輝度を向上することができる。これに関連して、特開平１１−１２５８３６号公報，特開平１１−202356号公報が出願されている。
【０００５】
【発明が解決しようとする課題】
前記従来技術において、実際に液晶表示装置を歩留まりよく作製しようとする場合には、以下の４つの課題が生じる。
（１）絶縁膜の信頼性低下
従来技術では、画素電極と共通信号電極とを、絶縁膜を挟む上下二層のＩＴＯ電極で構成しており、画素電極と共通信号電極の重畳した部分で容量を形成する。この構成においては、画素電極と共通信号電極の短絡防止のために、二層の透明電極間にピンホール，付きまわり不良等のない絶縁性に優れた絶縁膜を形成する必要がある。また、ピンホール，付きまわり不良等のない絶縁性に優れた絶縁膜を形成することは上層に位置する画素電極のパターン形成工程において、ピンホール，付きまわり不良部分からエッチング液が下層へ染み込み、共通電極や下層に位置する配線，電極が溶解，断線するのを防止する上でも重要である。共通信号電極として、下層に位置する透明電極にＩＴＯ膜を使用した場合、絶縁膜の付きまわり不良や、緻密性に欠ける絶縁膜が生じ易い。理由を以下に説明する。
【０００６】
上層絶縁膜の付きまわり確保のためにはパターン端部は順テーパー形状が望ましい。多結晶ＩＴＯ膜を用いた場合、多結晶ＩＴＯ膜のエッチングが結晶粒界に沿って進行するため、パターン端部の形状は多結晶ＩＴＯ膜の膜質のみならず、端部に存在する結晶粒の配置，形状に大きく依存することになる。そのため、パターン端部は結晶粒界を反映した凹凸を生じることになり、端部形状を一定に制御することは困難であり、場合によってはほぼ垂直、もしくは逆テーパー形状にエッチングされる場合がある。この多結晶ＩＴＯ膜パターン上に絶縁膜を形成すると、多結晶ＩＴＯ膜パターン端部で空孔やクラックが生じ、絶縁膜の付きまわり不良が生じる。
【０００７】
アモルファスのＩＴＯ膜を用いた場合、一般にＩＴＯ膜は低温で容易に結晶化しやすいため、室温で形成したアモルファス膜でも膜中に微結晶成分を含む膜となり易く、完全なアモルファス膜を得ることが極めて難しい（例えば、M.ando et al./Journal of Non-Crystalline Solids 190-200(1996)28-32） 。この微結晶部分のエッチング速度は、膜の大部分をしめるアモルファス部分に比べて、１〜２桁小さいため、アモルファスＩＴＯ膜をエッチングした後に残渣となり、パターニング不良を起こしやすい。また、アモルファスＩＴＯ膜形成時の成膜雰囲気に水素や水を添加して結晶化を抑制する方法が提案されているが、この方法で得られるＩＴＯ膜は膜の一部にＩｎ−ＯＨ基や吸着水分を含んだ膜となるため、エッチング速度の早い部分と遅い部分が混在した膜となり、エッチング速度の不均一を生じ易い。その結果、エッチング時のパターン端部のテーパー形状の安定性確保が困難となり、多結晶ＩＴＯ膜と同様に絶縁膜の付きまわり不良が生じ易い。
【０００８】
上述の理由で、ＩＴＯ膜を使用すると、多結晶，アモルファスいずれの場合でもパターン端部のテーパー形状を安定的に確保することが難しい。また、上述した不均一，不均質な膜は、透明電極の微細なくし歯加工を要する場合においてはさらに不利となる。
【０００９】
一方、ＴＦＴの層間絶縁膜には通常ＣＶＤ法等で形成した窒化シリコン膜や酸化シリコン膜が用いられる。例えば、窒化シリコン膜を上下二層の透明電極間の絶縁膜として用いた場合、反応ガスとしては例えばモノシランやアンモニア等が用いられるため、膜形成雰囲気は活性水素を含む還元プラズマ雰囲気となる。従って共通電極上に窒化シリコン膜を形成する際には、酸化物透明導電膜である多結晶ＩＴＯが還元プラズマ雰囲気にさらされることになる。成膜条件によってはＩＴＯ表面が還元されるとともに、還元されたＩＴＯ表面を核に、窒化シリコンが異常成長を起こすことが知られている。その結果、得られた積層膜は、異常成長により表面凹凸が顕著になり白濁により透明性が失われるのみならず、窒化シリコン膜自体の緻密性，絶縁性も低下する。窒化シリコン膜の異常成長反応は、活性水素の供給源となる反応ガスの流量が多いほど、基板温度が高いほど起こりやすい。しかしながら、例えば、ＴＦＴ素子のゲート絶縁膜用途等の良質な絶縁膜を得るためには基板温度を３００℃程度、望ましくはより高温で窒化シリコン膜を形成する必要があり、異常成長が起こりやすい条件で膜が形成されることになる。従って、ＩＴＯ膜上に窒化シリコン膜を形成するプロセスは、クラックやピンホール，付きまわり部分の被覆不良等が起こりやすい状況にあるといえる。（２）上層透明電極の断線
（１）で上述した下層に配置された第一の透明電極上の絶縁膜の付きまわり不良が生じた場合、絶縁膜の上層に配置される第二の透明電極や、金属配線，電極等が絶縁膜の付きまわり不良部を乗り越える際に絶縁膜のテーパー形状が確保されていないために同様な付きまわり不良を生じ、断線に至る不良のも生じ易くなる。上層の第二の透明電極の微細くし歯パターン加工する構成においては、さらに断線不良を生じ易い。
（３）共通信号配線，共通信号電極の溶解
より大型で、高精細，高性能な液晶表示装置を実現するためには、液晶表示装置に用いられる走査信号配線，映像信号配線，共通信号配線の抵抗を低減する必要がある。共通信号配線材料として低抵抗のＡｌもしくはＡｌ合金膜を使用し、共通電極として多結晶ＩＴＯ膜を使用し、Ａｌと多結晶ＩＴＯ膜が絶縁膜を介さずに同一平面状に存在する構成では、多結晶ＩＴＯ膜からなる共通電極加工時にＡｌを含む共通信号配線が溶解するという課題も生じる。多結晶ＩＴＯ膜を加工する際には、通常エッチング液としてＨＢｒ等の強酸が用いられる。強酸のエッチング液に対して、ＡｌもしくはＡｌ合金膜は容易にエッチングされてしまう。従って共通電極のエッチング工程で、同一平面状に露出して存在する共通信号配線も同様にエッチング液にさらされる構成では、共通信号配線パターンが溶解，断線してしまうという問題も生じる。また、共通信号配線と共通電極が絶縁膜に開口されたコンタクトホールを介して接続されている場合においても、絶縁膜にピンホール，クラック等が存在する場合には、同様に共通信号配線の溶解が起こる。また、映像信号配線に低抵抗のＡｌ、もしくはＡｌ合金膜を使用し、画素電極として多結晶ＩＴＯ膜を使用した場合にも同様の課題が生じる。
【００１０】
本課題の解決方法の一つとして、共通信号電極と共通配線の層順序を入れ替え、ＡｌもしくはＡｌ合金膜からなる共通信号配線を形成加工する前の工程で、多結晶ＩＴＯ膜からなる共通電極を形成加工することで共通信号配線の溶解を防止する方法が考えられる。しかしながら、この場合、共通信号配線加工用のホトレジスト膜現像工程のアルカリ現像溶液中で、ＡｌもしくはＡｌ合金膜のピンホールを介して露出した多結晶ＩＴＯ膜とＡｌもしくはＡｌ合金膜との間で電池反応が起こり、多結晶ＩＴＯ膜が溶解することが知られており（例えばJ.Electrochem.soc.139(1992)pp.385-）、共通電極と共通信号配線の層順序を入れ替える方法では解決が困難である。
（４）共通電極の断線
共通信号配線上に共通電極が配置される場合には、透明電極からなる共通電極が、共通信号配線をスルーホールを介さずに直接乗越えて接続されることになる。その場合、乗越え部分での共通電極の断線が問題となる。共通信号配線を形成した後、スパッタ等により多結晶ＩＴＯ膜を形成する場合、乗越え部分では、ＩＴＯ膜の結晶粒が共通信号配線パターン端部の段差に沿って成長するため、段差の起点となる部分では結晶粒の成長方向が競合し、膜の疎な部分が生じてしまう。その後、ＩＴＯ膜パターニングのためのエッチング工程において、共通信号配線の段差を乗り越える部分の膜が疎なために、この部分でパターンのサイドエッチング不良を生じ易く、くさび状の亀裂が入ったような形状の電極細りを生じやすい。このくさび状電極細りが共通電極の断線の原因となる。共通電極の微細くし歯加工が必要な構成においては、さらに断線を生じ易い。解決方法として、くさび状の電極細りが入っても断線が起こらないように、線幅を太くする等の方法も考えられるが、本質的な問題は残り、信頼性に課題を残す構成となる。
【００１１】
本質的な解決はくさび状の電極細りを低減することにある。段差乗越え部分でのパターンのサイドエッチング速度を段差非乗越え部分のそれと同等程度にする、つまり、段差乗越え部分においても均一な膜質の透明電極膜を形成し、これを加工することが、本課題の根本的な解決方法である。また、共通電極としてアモルファスのＩＴＯ膜を使用した場合も、前述したようにエッチング挙動の異なる不均質な膜部分が存在するため、段差乗越え部分における信頼性を充分確保できない。よって、多結晶ＩＴＯ膜を用いた場合と同様の課題が残る。
【００１２】
薄膜トランジスタのソースドレイン電極を画素電極がスルーホールを介さずに直接乗り越える構成においても同様の課題が生じる。
【００１３】
本発明の目的は画素電極、または共通信号電極として構成される二層の透明電極が絶縁膜を挟んで同一基板上に配置された液晶表示装置において、さらにはより大型で高精細，高精細より高性能化のために配線材料の一部に低抵抗なＡｌもしくはＡｌ合金膜を適用した場合においても、上述した（１）から（４）の課題を解決でき、作製時における不良が低減できる構成の液晶表示装置を提供することにある。
【００１４】
【課題を解決するための手段】
本出願の一つの実施形態によれば、一対の基板と、この基板に挟持された液晶層と、一対の基板の第一の基板には、複数の走査信号配線とそれらにマトリックス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、複数の走査信号配線および、映像信号配線で囲まれるそれぞれの領域に対応して少なくとも一つの画素が構成され、それぞれの画素には複数の画素にわたって接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、共通信号電極と画素電極とはその一部において、層間絶縁膜を介して重ね合わさり、共通信号電極と画素電極に印加される電圧により液晶層に電界を形成し、第一の基板に近い側に共通信号電極を配置し、共通信号電極の少なくとも一部に第一の透明電極を構成し、かつ液晶層に近い側に画素電極を配置し、画素電極の少なくとも一部に第二の透明電極を構成し、画素電極がスリット状、もしくは櫛歯状に加工されている液晶表示装置であって、複数の画素にわたって共通信号電極を接続し金属材料を用いた共通信号配線と、共通信号電極が少なくとも一部で積層し、共通信号配線が共通信号電極に対して第一の基板に近い側に配置された構成において、共通信号電極がアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウム、またはこれらを主成分とするアモルファスの酸化物透明導電膜であるというものである。
【００１５】
【発明の実施の形態】
以下、本発明にかかる原理を本発明者らが得た実験結果を元にアモルファス酸化インジウム亜鉛（以下ＩＺＯと略記する：Indium Zinc Oxide)の場合を一例に説明する。
【００１６】
図３８に、実際に本発明のアモルファスＩＺＯ膜を、一例として３μｍの微細くし歯パターンに加工した際のパターン形状の観察例を示す。アモルファスIZO膜のパターン端部の形状は、ほぼ４５°の均一な順テーパー形状が確保されており、均一で制御性のよいエッチングが実現できていることが分かる。この上に絶縁膜を形成した場合には、パターン端部の付きまわりもよく、物理的，電気的に優れた絶縁特性を有する絶縁膜を得ることができる。また、さらに絶縁膜の上層で金属配線，透明電極等を加工形成した際においても、絶縁膜の付きまわりが確保されているため、エッチング液の浸析がなく、下層に既に形成しているアモルファスＩＺＯ膜の微細くし歯パターンの溶解を防止することができる。また、上層に形成する金属配線，透明電極等が絶縁膜を介してＩＺＯ微細くし歯パターン端部の段差を乗り越える際においても、上層の金属配線，透明電極の付きまわりを確保でき、断線を防止できる。また、ＩＺＯ微細くし歯電極パターンと、上層に位置する金属配線，透明電極とのショート不良についても低減することができる。
【００１７】
図３９に本発明のＩＺＯ膜、および従来例のアモルファスＩＴＯ膜のＸ線回折線スペクトルの測定例を比較して示す。室温で形成したＩＺＯ膜の結果については、スパッタ後の膜の他に、さらに熱処理を実施して結晶化を加速した場合の結果を併記している。ＩＺＯ膜は図３９（ａ）に示すように、スパッタ後、２４０℃および３５０℃の熱処理後においても結晶ピークが認められず、結晶成分のない均質な膜が得られていることが分かる。これに対して、従来例のアモルファスＩＴＯ膜は図３９（ｂ）に示すように、スパッタ後の膜で緩やかなアモルファスピークの他に微結晶成分の存在を示す酸化インジウムピークが認められ、膜中に微結晶成分が含まれていることが分かる。
【００１８】
図４０にはＩＺＯ膜とアモルファスＩＴＯ膜のエッチング途中の膜表面ＳＥＭ写真の観察例を示す。図４０（ａ）に示すように、アモルファスＩＺＯ膜は、膜のエッチング面に凹凸や残渣となる微結晶成分がほとんど存在せず、全体に均一な膜が形成できており、均一にエッチングできていることが分かる。これに対して、従来のアモルファスＩＴＯ膜は、図４０（ｂ）に示すように膜の大部分はアモルファス状態であるが、膜中に微結晶成分が存在することがわかる。また、膜のアモルファス部分においても空孔のような凹凸が多数存在し、エッチング速度の早い、膜の疎な部分が存在することが分かる。アモルファスＩＴＯを用いた場合、この微結晶成分や膜の疎な部分の存在がエッチング時の不均一性を生み、エッチング残渣や電極細り等の不良の原因となる。
【００１９】
アモルファスＩＺＯ膜は高温雰囲気にさらされても結晶化せず安定したアモルファス膜として存在することは図３９で上述の通りである。また、ＩＺＯ膜はＩＴＯ膜と同様に酸化物透明導電膜であるが、すずを含むＩＴＯ膜に比べ、亜鉛を含むＩＺＯ膜は還元プラズマ雰囲気に対する耐性に優れる。従って、ＩＺＯ膜上にＳｉＮ膜を例えば３５０℃の高温で形成する場合においても、ＩＺＯ膜表面の還元反応を抑制できる。これにより、ＳｉＮ膜の異常成長を抑制でき、緻密性に優れた膜を得ることができる。これにより、透明導電膜上に絶縁膜としてＳｉＮを用いた場合においても、透明導電膜として本発明のアモルファスＩＺＯ膜を用いることにより、絶縁性，緻密性に優れたＳｉＮ膜を形成することができる。ＩＴＯ膜上に形成した場合に比べて、緻密でピンホールを低減できるため、上下二層の透明電極間で容量を形成する構成においても、電極間ショート不良を低減することができる。また、ＩＺＯ膜上に形成したＳｉＮ上でさらに上層に位置する第二の透明電極をパターン形成する場合においてもピンホール部分からのエッチング液の浸析が生じず、下層に位置するアモルファスＩＺＯ膜の溶解も起こらない。
【００２０】
つぎに、本発明のアモルファス透明導電膜とＡｌまたはＡｌ合金膜からなる電極，配線を同一平面上に配置し、透明導電膜を加工した際の、Ａｌ膜またはＡｌ合金膜へのダメージ低減効果に対する優位性を説明する。表１は各種透明導電膜のエッチング液に対する透明導電膜、およびＡｌ膜のエッチング速度を示したものである。
【００２１】
【表１】
本実施例においては一例として、強酸である臭化水素酸（４８％，６０℃），弱酸である蓚酸（２ｗｔ％，４０℃）を使用し、それぞれのエッチング液に対する、アモルファスＩＺＯ膜，多結晶ＩＴＯ膜，Ａｌ膜のエッチング速度を求めた。
【００２３】
多結晶ＩＴＯ膜のエッチング液として用いられる臭化水素酸では、多結晶ITO膜とＡｌ膜のエッチング速度比（選択比）は１.２：０.９であった。これはＡｌ膜表面が多結晶ＩＴＯ膜のエッチング液である臭化水素酸にさらされた場合には、Ａｌ膜が溶解し、パターンが消失したり断線したりしやすいことを示している。また、多結晶ＩＴＯ膜のエッチング液として弱酸である蓚酸を使用した場合には、多結晶ＩＴＯ膜自身のエッチング速度が、臭化水素酸を用いた場合に比べて２桁以上小さくなるため、パターニングに時間を要し、実用的ではないことが分かる。また、蓚酸を用いた場合には、多結晶ＩＴＯ膜に比べてむしろＡｌ膜のエッチング速度が早くなる傾向であるため、長時間エッチング時の、パターンの消失，断線がより顕著になる。
【００２４】
これに対して、アモルファスＩＺＯ膜のエッチング速度は、弱酸である蓚酸を用いた際においても十分大きなエッチング速度を確保できることが分かる。蓚酸を用いた際のアモルファスＩＺＯ膜とＡｌ膜とのエッチング選択比は２.５８３ ：０.００５ であり、蓚酸に対してＡｌ膜はほとんどエッチングされないことが分かる。これはＡｌ膜表面がアモルファスＩＺＯ膜のエッチング時に蓚酸にさらされる場合においてもＡｌ膜は溶解せず、パターンが消失したり断線したりしないことを意味している。つまり、本発明のアモルファスＩＺＯ膜を適用することにより、Ａｌ電極配線上にアモルファスＩＺＯ膜が直接接触する構成を容易に実現できることを示している。また、多結晶ＩＴＯ膜のように塩酸や臭化水素酸等のハロゲン酸や硝酸等の強酸を用いる場合に比べて、エッチングの際のホトレジスト膜へのダメージを低減できるため、アモルファスＩＺＯ膜自身のパターン精度を向上でき、より微細加工が可能となる。
【００２５】
次に本発明のアモルファス透明導電膜を用いた際の、段差乗越え部分の断線に対する優位性を説明する。
【００２６】
図４１は透明電極パターンが配線電極パターン端部の段差部分を乗り越えて配置された場合の、段差乗越え部分の平面摸式図である。この構成を用いて段差乗越え部の透明電極パターンの断線状況を調査した。前述したように、このような構成では、段差乗越え部分には、図４１に示すようにくさび状の電極細りが発生しやすい。この電極細りの幅が大きい場合には断線が生じ易く、逆に電極細りの幅を小さくする、もしくはなくすことにより、段差乗越え部分での断線を低減、もしくは防止することができる。
【００２７】
くさび状の電極細りは段差乗越え部分（ａ）と非乗越え部分（ｂ）とでのサイドエッチング速度の違いにより発生する。従って、この両者のサイドエッチング速度を用いて断線に対する冗長性を評価することができる。具体的には、（ａ）と（ｂ）のサイドエッチング速度が同じであれば、くさび状の電極細りが発生しないため、断線に対する冗長性があるといえる。ここで、注意を要するのは、膜の深さ方向のエッチング速度が大きい場合には、サイドエッチング速度が大きくても問題にならない場合があることである。そこで、サイドエッチング速度を膜の深さ方向のエッチング速度で規格化した値を用いて評価した。配線パターンの例としては、例えばＣｒ等の金属を用いて模擬的に形成し、それと直交して乗り越えるように透明電極パターンを形成した。
【００２８】
表２は本発明のアモルファスＩＺＯ膜の断線に対する冗長性の評価実施例を示す。具体的には（ａ）段差乗越え部分と（ｂ）非乗越え部分における、アモルファスＩＺＯ膜のエッチング速度に対するサイドエッチング速度の比（以下、単にエッチング速度比と略記する）を、従来の多結晶ＩＴＯ膜と比較して示したものである。パターニング時のエッチング液として、例えばアモルファスＩＺＯ膜は蓚酸、多結晶ＩＴＯ膜は臭化水素酸を用いた。
【００２９】
【表２】
アモルファスＩＺＯ膜のエッチング速度比は、僅かながら乗越え部分が早いものの、非乗越え部分のエッチング速度比と比べてそれほど変らないことが分かる。つまり、アモルファスＩＺＯ膜は乗越え部分，非乗越え部分とで、エッチング挙動にほとんど差がなく、断線に対して冗長性があることが分かる。一方、従来の多結晶ＩＴＯ膜は非乗越え部分のエッチング速度比でさえ、アモルファスIZO膜の乗越え部分のエッチング速度比に比べて大きいばかりか、乗越え部分においては、多結晶ＩＴＯ膜の非乗越え部分のエッチング速度比の約２倍も大きな値となっており、本発明のアモルファスＩＺＯ膜に比べて断線に対する冗長性がないことが分かる。
【００３１】
この違いは透明導電膜の均質性の違いによるものである。透明導電膜が本発明の均一なアモルファス膜の場合には多結晶ＩＴＯ膜のような結晶粒が存在しないため、段差乗越え部分においても膜が均一に付きまわって存在する。その結果、パターン形成のためのエッチングに際しても段差乗越え部と非乗越え部とでサイドエッチング速度がほぼ一定な均一なエッチングが実現でき、断線に至るようなくさび状の電極細りは生じにくい。一方、多結晶ＩＴＯ膜は結晶粒の成長方向が段差部分で競合するため、段差乗越え部分で結晶粒が著しく不規則な配置となる。この結晶粒が不規則な部分のエッチング速度が段差非乗越え部でのそれに比べて早いため、段差乗越え部ではくさび状の電極細りが生じる。
【００３２】
以上の実施例においては、従来例として多結晶ＩＴＯ膜を例にとって説明したが、アモルファスＩＴＯ膜においても図４１に示したような膜の不均一性を内在しているため、多結晶ＩＴＯ膜と同様な電極細りを生じ易い。
【００３３】
次に本発明の塗布型絶縁膜を上下二層の透明電極間に追加した際のプロセス上の冗長効果について説明する。塗布型絶縁膜を追加することで、上下二層の透明電極間の層間絶縁膜の信頼性をさらに向上することができる。
【００３４】
図４２（ａ），（ｂ）は塗布型絶縁膜の効果を検証するために使用した構成を示す図である。図４２では二層の透明電極上の絶縁膜を、（ａ）窒化シリコン膜のみの構成、（ｂ）窒化シリコン膜と塗布型絶縁膜を積層配置した構成とし、その構成で上層透明電極を加工した際に層間絶縁膜の不良部分を介して染み込んだエッチング液により下層の透明電極に生じたピンホールの大きさと数を評価した。
【００３５】
表３は、図４２（ａ），（ｂ）の構成において、単位面積当たりのピンホールの発生数の一例をピンホールの直径毎に整理して示したものである。
【００３６】
【表３】
結果から一目で分かるとおり、窒化シリコン膜と塗布型絶縁膜を積層形成した（ｂ）の構成が、窒化シリコン膜のみの（ａ）の構成に対して、ピンホールの発生数をさらに約１／１００以上に低減できていることがわかる。これは、プロセス中の発塵，フレーク等により、窒化シリコン膜に生じたピンホール，クラック，下層段差乗越え部の付きまわり不良部分を塗布型絶縁膜が埋め込んで被覆，補修する効果によるものである。本実施例は上下二層の透明導電膜を同じ材料とした場合であるが、異なる材料を用いた場合、例えば下層の透明電極をアモルファスのＩＺＯ膜とし、上層の透明導電膜を多結晶ＩＴＯとした場合には、多結晶ＩＴＯ膜のエッチング液に対してアモルファスＩＺＯ膜はより溶解しやすいために、窒化シリコン膜のみの（ａ）の構成に対して、窒化シリコン膜と塗布型絶縁膜を積層形成した（ｂ）の構成において、その効果がより顕著に現れるのは言うまでもない。
【００３８】
このことから、上下二層の透明電極間の層間絶縁膜に、本発明の塗布型絶縁膜を用いることにより、上層透明電極加工時の下層透明電極の溶解，断線を大きく低減でき、歩留まりを大幅に向上できることが分かる。同様に、上層透明電極加工時に上層透明電極より下層に位置する金属材料からなる配線，電極等の腐食，溶解についても同様に防止することができる。
【００３９】
また、上述した窒化シリコンの不良部分を被覆する効果により、上下二層の透明電極間の絶縁不良による短絡不良も低減できることは言うまでもない。
【００４０】
また、塗布型絶縁膜には下地の段差を平坦化する効果がある。これにより上層に配置された透明電極の付きまわりを確保できるため、上層透明電極の断線も防止できる。
【００４１】
ここで、塗布型絶縁膜は、膜厚が厚くなることによりピンホール，クラック等の埋め込み効果、および平坦化効果が向上するが、下層透明電極と上層透明電極間に印加する電圧が塗布型絶縁膜により降下し、液晶表示装置を構成した際には駆動電圧の向上が問題となる。一方、膜厚を薄くすることにより上述の電圧降下の課題は解決されるが、ピンホール，クラック等の埋め込み効果が小さくなる。以上のことから塗布型絶縁膜の膜厚は０.２〜４.０μｍ、より望ましくは０.２〜２.０μｍの範囲がよい。
【００４２】
また、上記の実施例において、窒化シリコン膜を例に塗布型絶縁膜との組み合わせの効果を説明したが、その他の絶縁膜、例えば、酸化シリコン膜を用いた場合においても同様の不良部分の埋め込み効果を得ることができた。
【００４３】
上記において、透明導電膜は、ＤＣスパッタリング法、またはＲＦスパッタリング法において、条件を変えて形成した。例えば、アモルファスＩＺＯ膜はインジウムに対する亜鉛の添加量が１０ａｔ％のＩＺＯターゲットを用い、スパッタリングガスはＡｒ，または５％の酸素添加Ａｒを用いた（酸素の添加量は得られるＩＺＯ膜の比抵抗値が最小となる添加量に調整した）。スパッタパワーは100〜１０００Ｗ、スパッタガス圧力は０.２７〜１.３Ｐａ、基板温度は室温〜350℃、膜厚は５０〜３００ｎｍとした。ＩＴＯについてはターゲットをＩＴＯに変更することにより形成した。ａ−ＩＴＯ膜についてはスパッタリングガスはＡｒ、または酸素添加Ａｒ、または数％の水添加Ａｒを用いて成膜した。酸素、および水の添加量は多すぎても少なすぎても膜の比抵抗、および膜中の微結晶成分を増加させてしまうため、最適値となる添加量に調整した。スパッタパワー，スパッタガス圧力はアモルファスＩＺＯと同一、基板温度については基板加熱無しとした。膜厚は５０〜３００ｎｍとした。多結晶ＩＴＯ膜についてはスパッタリングガスはＡｒ，または５％の酸素添加Ａｒを用い、酸素添加量を調整して成膜した。スパッタパワー，スパッタガス圧力はアモルファスＩＴＯと同一とした。基板温度は１８０〜３５０℃、膜厚は５０〜３００ｎｍとした。
【００４４】
以上の本発明の原理にかかる実施例では、アモルファスＩＺＯ膜を例に説明したが、アモルファスの酸化インジウムゲルマニウムまたはアモルファスＩＺＯ，アモルファス酸化インジウムゲルマニウムを主成分とするアモルファスの酸化物透明導電膜であれば上述したアモルファスＩＺＯ膜と同様の効果が得られることを確認している。
【００４５】
以上の本発明の原理にかかる実施例では、アモルファスＩＺＯ膜中に添加したインジウムに対する亜鉛の添加量（Ｘ／Ｉｎ＋Ｘ）：Ｉｎ…インジウムの原子数、Ｘ…亜鉛の原子数）については１０ａｔ％としたが、ドープ元素の添加量を３〜３０ａｔ％の範囲としてもよい。また、アモルファス透明導電膜の均質性のみならず、透明性，比抵抗等の基本特性の観点からも、この添加量の範囲で得られた膜は充分実用的な特性が得られる。
【００４６】
また、アモルファスＩＺＯ膜の膜厚は５０〜３００ｎｍとしたが、この範囲とすることにより、着色がなく透過率の高いアモルファスＩＺＯ膜を得ることができた。より望ましくは５０ｎｍ〜１５０ｎｍの範囲とすることにより、より無着色，高透過率、のアモルファスＩＺＯ膜を得ることができた。
【００４７】
またアモルファスＩＺＯ膜のパターン端部の順テーパー角を１０°〜８０°とすることにより上層に形成する絶縁膜の付きまわりを確保することができた。より望ましくはパターン端部の順テーパー角を３０°〜６０°とすることがのぞましい。
【００４８】
以上の実施例から得られた知見を元に、本発明の具体的な実施形態を図面を用いて説明する。
（実施例１）
図１から図１０を用いて本発明の第一の実施例について説明する。
【００４９】
図１から図１０において、ＳＵＢ１は薄膜トランジスタが配置される側の透明絶縁基板を、ＴＦＴは画素のスイッチング素子である薄膜トランジスタを、CLAはＡｌ膜もしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる共通信号配線を、ＣＥＡはアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜からなる共通信号電極を、ＧＥＡはＡｌ膜もしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる走査信号電極を、ＧＬＡはＡｌ膜もしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる走査信号配線を、ＳＩは半導体層を、ＳＤは薄膜トランジスタのソースドレイン電極となる映像信号電極を、ＤＬＣはＣｒもしくはＣｒ合金からなる映像信号配線を、ＰＸＡはアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜からなる画素電極を、ＧＩは該薄膜トランジスタＴＦＴのゲート絶縁膜を、ＰＡＳは薄膜トランジスタの表面保護膜を、ＮＳＩは薄膜トランジスタのソースドレイン電極と半導体層のコンタクトを保証するためにリン等の不純物をドープしたシリコン膜からなる電極を、ＴＨはスルーホールを、ＢＭは遮光パターンを、ＣＦはカラーフィルタを、ＯＣはオーバーコート膜を、ＳＵＢ２はカラーフィルタ側の透明絶縁基板を示す。また、ORI1，２は配向膜を、ＬＣは液晶層を、ＰＯＬ１，２は偏光板を、ＧＴＭは走査信号配線用端子を、ＤＴＭは映像信号配線用端子を、ＣＴＭは共通信号配線用端子を、ＣＢは共通信号配線のバス配線を、ＳＬはシール材を、ＴＣＡはアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜からなる走査信号配線，共通信号配線、および映像信号配線用端子のパッド電極それぞれ示す。
【００５０】
図１は、本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図２に示したＡ−Ａ′で示した線に沿う断面図である。図２は本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の表面図を、図３は図２に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の断面図を示す。
【００５１】
薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１はＴＦＴ基板と称され、このＴＦＴ基板と液晶ＬＣを介して対向配置される対向側の透明絶縁基板ＳＵＢ２はＣＦ基板と称される。
【００５２】
図１に示すようにＣＦ基板はその液晶層ＬＣ側の面に、まず各画素領域を画するようにして遮光パターンＢＭが形成され、この遮光パターンＢＭの実質的な画素領域を決定する開口部にはカラーフィルタＣＦが形成されている。そして、遮光パターンＢＭ、およびカラーフィルタＣＦを覆って、例えば樹脂膜からなるオーバーコート膜ＯＣが形成され、このオーバーコート膜ＯＣの表面には配向膜ＯＲＩ２が形成されている。ＴＦＴ基板，ＣＦ基板それぞれの外側の面（液晶層ＬＣ側とは反対の面）には偏光板ＰＯＬ１，ＰＯＬ２が形成されている。
【００５３】
一方、ＴＦＴ基板側には第一の透明電極からなる共通信号電極ＣＥＡ，第二の透明電極からなる画素電極ＰＸＡが配置されており、その二層の透明電極間の層間絶縁膜は、ゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳで構成されている。
【００５４】
本実施例においては、第一の透明導電膜である共通信号電極ＣＥＡのみならず、第二の透明電極である画素電極ＰＸＡについても本発明のアモルファスＩＺＯ膜とした構成とした。
【００５５】
本実施例では図２に示すように、走査信号配線ＧＬＡ、および映像信号配線ＤＬにより分けられた領域に薄膜トランジスタＴＦＴ，画素電極ＰＸＡ，共通信号電極ＣＥＡがそれぞれ１つずつ形成され、画素を構成している。画素電極PXAはスルーホールＴＨを介して薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤの一方に接続されており、映像信号電極ＳＤの他方は映像信号配線ＤＬに接続されている。また、共通信号電極ＣＥＡは少なくとも画素領域の周辺を除く単位画素領域の全領域に形成されている。Ｘ方向に併設される共通信号電極ＣＥＡは走査信号配線ＧＬＡ，走査信号電極ＧＥＡと同一工程，同一材料で形成された共通信号配線ＣＬＡに接続されている。また、画素電極ＰＸＡの少なくとも一部が画素内で櫛歯状に複数に分割、またはスリット状に加工されている。
【００５６】
本実施例においては、スリット状に加工された画素電極ＰＸＡの電極幅、及び電極間幅は、例えばそれぞれ３μｍ幅とした。
【００５７】
薄膜トランジスタＴＦＴは図３に示すように、逆スタガの薄膜トランジスタを用いている。ゲート電極ＧＥＡに薄膜トランジスタＴＦＴのしきい値以上の電圧が加わると、半導体層ＳＩが導通状態となり、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ間が導通となる。その際に映像信号配線ＤＬに印加されている電圧が、画素電極ＰＸＡに伝達される。またゲート電極ＧＥＡの電圧が、薄膜トランジスタのしきい値電圧以下の場合には薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ間が絶縁となり、映像信号配線ＤＬに印加されている電圧は画素電極に伝達されず、画素電極ＰＸＡは映像信号電極ＳＤが導通状態の時に伝達された電圧を保持する。
【００５８】
スルーホールＴＨは薄膜トランジスタの表面保護膜ＰＡＳ上に形成されている。スルーホールＴＨは薄膜トランジスタのソースドレイン電極となる映像信号電極ＳＤの一方と画素電極ＰＸＡとを接続するために形成されており、画素電極
ＰＸＡはスルーホールＴＨの段差を乗り越えて、薄膜トランジスタのソースドレイン電極に接触し、電気的に接続されている。
【００５９】
本実施例によれば、共通信号配線ＣＬＡ上を第一の透明電極である共通信号電極ＣＥＡが直接乗り越えて接続した構成をとるが、共通信号電極ＣＥＡを本発明のアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜とすることにより、共通信号電極ＣＥＡをエッチングによりパターン形成する工程において、共通信号電極ＣＥＡが共通信号配線ＣＬＡを乗り越える部分でくさび状の電極細りを入れることなくパターン形成できるため、共通信号電極ＣＥＡの断線を低減することができ、歩留まり、および信頼性を向上させることができる。また、共通信号電極線ＣＥＡの端部形状を順テーパー形状に確保することができるため、ゲート絶縁膜ＧＩが共通信号配線ＣＥＡを乗り越える部分での付きまわり不良を防止することができ、これにより絶縁性に優れたゲート絶縁膜ＧＩを形成することができる。さらに、ゲート絶縁膜ＧＩの付きまわりを確保できるため、ゲート絶縁膜ＧＩ上に形成された表面保護膜ＰＡＳのつきまわりを確保できるため、さらには第二の透明電極である画素電極ＰＸＡが薄膜トランジスタの表面保護膜ＰＡＳの段差部を乗り越える部分でのつきまわり不良による断線も低減することができる。
【００６０】
本実施例によれば、ゲート絶縁膜として、特にＳｉＮ膜を使用した場合においても、共通信号電極ＣＥＡが本発明のアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜で構成されるため、共通信号電極ＣＥＡ上に、異常成長のない緻密性に優れたゲート絶縁膜ＧＩを高温で形成することができる。これにより、画素電極ＰＸＡ加工時における下層共通信号配線ＣＬＡ，共通信号電極CEA,走査信号配線ＧＬＡ，走査信号電極ＧＥＡ、および映像信号配線ＤＬの溶解防止、および画素電極ＰＸＡ，共通信号電極ＣＥＡが重畳する領域でのショート不良を低減することができる。
【００６１】
また、本実施例によれば、共通信号電極ＣＥＡを本発明のアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜とすることにより、配線に対するダメージの小さい弱酸で加工できるようになるため、共通信号電極ＣＥＡと同一平面状に存在する走査信号配線ＧＬＡ，共通信号配線ＣＬＡが、共通信号電極CEA加工時のエッチング液で溶解，断線することなく共通信号電極ＣＥＡのパターンを形成することができる。
【００６２】
上述したように、配線に対するダメージのないエッチング加工が可能となるため、低抵抗配線材料であり、透明導電膜のエッチング液に対する対薬品性に乏しいＡｌやＡｌ合金膜を共通信号電極ＣＥＡと同一平面上に位置する走査信号配線ＧＬＡ，共通信号配線ＣＬＡとして使用することも可能である。ただし、ＡｌやＡｌ合金膜と、酸化物である酸化インジウム系の透明導電膜が直接接触して接続部分を構成する構造ではＡｌと透明導電膜の界面において、透明導電膜中の酸素がＡｌ側に移行し、絶縁膜であるアルミの酸化物が形成され、電気的な接続不良を起こしやすいことが知られている。従って、実際に走査信号配線ＧＬＡ，共通信号配線ＣＬＡにＡｌやＡｌ合金を適用する際にはＡｌやＡｌ合金膜が透明導電膜とコンタクトを形成する側の界面の少なくとも一部に酸素拡散を防止するための層、具体的にはＣｒやＭｏ等の高融点金属，高融点金属の合金膜、または高融点金属のシリサイド膜からなる層が設けられた、積層電極，配線構成となることがより望ましい。
【００６３】
また、本実施例においては、上層に位置する第二の透明電極である画素電極ＰＸＡについても本発明のアモルファスＩＺＯ膜を適用した構成であるため、塩酸や臭化水素酸等のハロゲン酸や硝酸とうの強酸を用いる場合に比べて、アモルファス透明導電膜をエッチングする際にホトレジスト膜が被るダメージについても同様に低減できる。そのため、透明導電膜自身のパターニング精度をさらに向上することができ、アモルファス透明導電膜自身の均一エッチングの効果と併せると、微細加工、具体的には画素電極ＰＸＡのくし歯加工、またはスリット状加工等、がさらに容易となる。
【００６４】
次に、本実施例における液晶表示装置の基板端部の形状，電気回路、および外部駆動回路と接続する端子部分の形状について説明する。
【００６５】
図４は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の電気回路の概略図を示す。図５は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の基板端部の断面模式図で（ａ）は走査信号配線用端子ＧＴＭが配置される側の端部、（ｂ）は液晶封入口が配置される側の端部の模式図を示す。
【００６６】
図４の電気回路に示すとおり、ｘ方向に延在され、ｙ方向に併設される前記各走査信号配線ＧＬＡには、走査信号配線用端子ＧＴＭを介して、垂直走査回路によって順次走査信号（電圧信号）が供給されるようになっている。走査信号配線ＧＬＡに沿って配置される、各画素領域の薄膜トランジスタＴＦＴは、該走査信号によって駆動される。そして、この走査信号のタイミングに合わせて、映像信号駆動回路から、映像信号配線用端子ＤＴＭを介して、ｙ方向に延在され、ｘ方向に併設される各映像信号配線ＤＬに映像信号が供給される。この映像信号は、各画素領域の該薄膜トランジスタＴＦＴを介して、画素電極ＰＸＡに伝達される。各画素領域において、画素電極ＰＸＡと共に形成されている、共通信号電極ＣＥＡには、共通信号配線用端子ＣＴＭを介して、共通信号配線のバス配線ＣＢから分岐した対向電圧が印加されており、画素電極ＰＸＡと共通信号電極ＣＥＡ間に電界を発生させる。そして、この電界のうち、透明絶縁基板ＳＵＢ１に対して支配的に平行な成分を有する電界（横電界）によって、液晶の光透過率を制御する構成である。同図において、各画素領域に示したＲ，Ｇ，Ｂの各符号は、各画素領域にそれぞれ赤色用フィルタ，緑色用フィルタ，青色用フィルタが形成されていることを示している。
【００６７】
ＴＦＴ基板の、ＣＦ基板に対する固定は、図５に示すようにＣＦ基板の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは、透明絶縁基板ＳＵＢ１，ＳＵＢ２の間に液晶を封入するための封入材としての機能をも有している。このシール材ＳＬの外側，ＴＦＴ基板の周辺で、ＣＦ基板によって覆われていない領域には、それぞれ、走査信号配線用端子ＧＴＭ，映像信号配線用端子ＤＴＭ，共通信号配線用端子ＣＴＭが形成されている。図５では、このうち、走査信号配線ＧＬＡ用端子ＧＴＭを例示してある。各端子は、導電粒子を接着剤中に分散させた異方性導電膜を介して、例えばＴＣＰ（Tape Carrier Package）、またはＣＯＧ（Chip On Glass）等の接続方式により、図４で前述した外部駆動回路と接続される。なお、このシール材ＳＬの一部には、図示しない液晶封入口があり、ここから液晶を封入した後は、液晶封入材によって封止がなされる。
【００６８】
図６は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線ＧＬＡ用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。図７は、第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【００６９】
走査信号配線用端子ＧＴＭ部分は図６に示すように、まず、透明絶縁基板SUB1上の走査信号端子部分を形成する領域に、走査信号配線ＧＬＡの延在部が形成される。さらに走査信号配線ＧＬＡを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、走査信号配線ＧＬＡの延在部の一部が露出される。その上にパッド電極ＴＣＡが画素電極ＰＸＡを形成した際と同一の材料で、同一の工程で形成され、走査信号配線用端子ＧＴＭを形成する。通常、液晶表示装置の端子露出部分は、金属材料ではなく、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されるが、本実施例においても、走査信号配線用端子ＧＴＭの最表面は、耐湿性に優れたアモルファスのＩＺＯ膜で構成されるため、露出端子部分の信頼性を十分確保できる。
【００７０】
本実施例においては、走査信号配線ＧＬＡと共通信号配線ＣＬＡとは、同一材料，同一工程で形成される。共通信号配線用端子ＣＴＭについても走査信号配線ＧＬＡ用端子ＧＴＭと同一材料，同一工程で形成され、必然的に同一構成となる。この場合、図４に示すとおり、共通信号配線用端子ＣＴＭは走査信号配線用端子ＧＴＭとは反対の方向に引き出される。
【００７１】
映像信号配線用端子ＤＴＭ部分は図７に示すように、まず、透明絶縁基板SUB1上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線用端子ＤＴＭが形成される領域に映像信号配線ＤＬの延在部が形成される。その後、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが形成され、映像信号配線用端子ＤＴＭが形成される領域のうち、後の工程で作製する、パッド電極ＴＣＡが形成される領域の一部にスルーホールＴＨが開口される。その後、画素電極ＰＸＡを形成する際に使用する材料を用いて同一の工程でパッド電極ＴＣＡが形成され、映像信号配線用端子ＤＴＭが形成される。このパッド電極ＴＣＡはスルーホールＴＨを介して、映像信号配線ＤＬと電気的に接続される。本構造とすることにより、映像信号配線用端子ＤＴＭも走査信号配線用端子ＧＴＭと同様に、耐湿性，耐薬品性，腐食性に優れ、露出端子部分の信頼性を十分確保できる。
【００７２】
次に、第一の実施例において、ＴＦＴ基板の各製造工程ごとの要部断面図を用いて、形成方法の具体例を図８から図１０を用いて説明する。
【００７３】
図８は本発明の第一の実施例の構成を実現するためのプロセスフローを示す図である。図９は図８のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図２におけるＡ−Ａ′で示した線に沿う断面図であり、図１０は図８のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図２におけるＢ−Ｂ′で示した線に沿う断面図である。
【００７４】
実施例一においては、具体的には（Ａ）〜（Ｆ）の、６段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。以下、工程順に説明する。
工程（Ａ）
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、Ａｌ、もしくはＡｌ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ、さらにその上に高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜を５〜２００ｎｍ、好ましくは１０〜１００ｎｍの膜厚で連続形成する。次に、ホトリソグラフィー技術を用いて、Ａｌ膜，高融点金属膜を一括で自己整合的に選択エッチングし、画素領域内には走査信号電極ＧＥＡ，走査信号配線ＧＬＡ、及び共通信号配線ＣＬＡを、また、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬＡの延在部を形成する。
工程（Ｂ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、下層の第一の透明導電膜となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内には共通信号電極ＣＥＡを形成する。
工程（Ｃ）
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚で、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
工程（Ｄ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜もしくはＣｒ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、および映像信号配線ＤＬを、また、映像信号配線ＤＬ用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
工程（Ｅ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に、該薄膜トランジスタＴＦＴのソースドレイン電極ＳＤの一部を露出するためのスルーホールＴＨを形成する。これとともに、走査信号配線、および共通信号配線用端子ＧＴＭ，ＣＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩにまで、スルーホールＴＨを貫通させて、走査信号配線ＧＬＡ、および共通信号配線ＣＬＡ用端子ＧＴＭ，ＣＴＭのパッド電極ＴＣＡの一部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを形成する。
工程（Ｆ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、上層の第二の透明電極となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのソースドレイン電極と接続された画素電極ＰＸＡを形成するとともに、走査信号配線，共通信号配線、および映像信号配線用端子ＧＴＭ，ＣＴＭ，ＤＴＭ形成領域には接続用のパッド電極ＴＣＡを形成する。
【００７５】
以上に示した工程により、ＴＦＴ基板側が完成する。
【００７６】
一方、ＣＦ基板側には染色法により作製したカラーフィルタＣＦ、及びＣｒ系、もしくは有機材料からなる遮光パターンＢＭが形成される。その後、平坦化層となるオーバーコート膜を形成し、ＴＦＴ基板とＣＦ基板を貼り合せ、間に液晶層ＬＣを封入し、両基板の外側に偏光板ＰＯＬ１，ＰＯＬ２を配置することにより液晶表示装置となる。
（実施例２）
次に本発明の第二の実施例を図１１から図１７を用いて説明する。
【００７７】
図１１から図１７において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。
【００７８】
図１１から図１７において、ＰＸＰは多結晶ＩＴＯ膜からなる画素電極を、ＴＣＰは映像信号配線，走査信号配線、および共通信号配線用端子ＤＴＭ，GTM,ＣＴＭのパッド電極を、ＣＬＣはＣｒもしくはＣｒ合金膜からなる共通信号配線をそれぞれ示す。
【００７９】
図１１は、本発明の第二の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図１２に示した、Ａ−Ａ′で示した線に沿う断面図である。図１２は本発明の第二の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の表面図を示す。
【００８０】
本実施例において、図１２に示したＢ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の断面図は、実施例一のアモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、もしくはそれらを主成分とした酸化物透明導電膜からなる画素電極ＰＸＡを多結晶ＩＴＯ膜からなる画素電極ＰＸＰに変更した構成となり、その他の構成は同一のため説明を省く。
【００８１】
本実施例においては、図１１に示すように上下二層の透明導電膜からなる第二の透明電極である画素電極ＰＸＰ、第一の透明電極である共通信号電極ＣＥＡ間の層間絶縁膜は、薄膜トランジスタの表面保護膜ＰＡＳで構成されている。
【００８２】
本実施例においては図１２に示すようにＹ方向に併設され、Ｘ方向に延在される共通信号電極ＣＥＡは映像信号配線ＤＬ，映像信号電極ＳＤと同一材料，同一工程で形成された共通信号配線ＣＬＣにより接続されている。本実施例においては、第二の透明電極からなる画素電極ＰＸＰについては多結晶ＩＴＯ膜を用いた構成とした。
【００８３】
本実施例においても、共通信号配線ＣＬＣ上を第一の透明電極である共通信号電極ＣＥＡが直接乗り越えて接続した構成を取るが、共通信号配線ＣＥＡを本発明のアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜とすることにより、共通信号配線ＣＬＣを乗り越える部分でくさび状の電極細りを生じることなく共通信号電極ＣＥＡのパターンを形成できるため、共通信号配線の断線を低減することができ、歩留まり、およびプロセスの信頼性を向上させることができる。また、共通信号電極ＣＥＡの端部を順テーパー形状に確保できるため、薄膜トランジスタの表面保護膜ＰＡＳが共通信号配線ＣＥＡを乗り越える部分での付きまわり不良を防止することができ、絶縁性に優れた表面保護膜ＰＡＳを形成することができる。さらに、表面保護膜ＰＡＳの付きまわりを確保できるため、不良を防止することにより、表面保護膜ＰＡＳ上に形成された第二の透明電極である画素電極ＰＸＰがゲート絶縁膜の段差部を乗り越える部分でのつきまわり不良による断線を防止することができる。
【００８４】
本実施例によれば、薄膜トランジスタの表面保護膜として、特にＳｉＮ膜を使用した場合においても、表面保護膜ＰＡＳ形成時の形成温度を高くすることができるため、異常成長のない緻密性に優れた絶縁膜を形成することができ、画素電極ＰＸＰ形成時の共通信号配線ＣＬＣ,共通信号電極ＣＥＡ,共通信号配線ＣＬＡ，走査信号電極ＧＥＡ，走査信号配線ＧＬＡ、および映像信号配線ＤＬの溶解防止、および画素電極ＰＸＰ，共通信号電極ＣＥＡが重畳する領域でのショート不良を低減することができる。
【００８５】
本実施例によれば、共通信号電極ＣＥＡを配線に対するダメージの小さい弱酸でパターン形成ができるようになるため、共通信号電極ＣＥＡより下層に存在する走査信号配線ＧＬＡ，共通信号配線ＣＬＣ，映像信号配線ＤＬが共通信号電極ＣＥＡ加工時のエッチング液にさらされて溶解，断線することを防止できる。
【００８６】
図１３には本実施例の電気回路の概略図を示す。Ｙ方向に延在され、Ｘ方向に併設される共通信号電極ＣＥＡは映像信号配線ＤＬと同一工程，同一材料で形成された共通信号配線ＣＬＣにより接続されている。その他の構成は実施例１と同一のため、説明を省く。
【００８７】
図１４は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図の例を示す。図１５は、第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【００８８】
走査信号配線用端子ＧＴＭ部分は図１４に示すように、まず、透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に、走査信号配線ＧＬＡの延在部が形成される。この走査信号配線ＧＬＡを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、走査信号配線GLAの延在部の一部が露出される。その上にパッド電極ＴＣＰが、画素電極ＰＸＰを形成した際と同一の材料で、同一の工程で形成され、走査信号配線用端子ＧＴＭを形成する。通常、液晶表示装置の端子露出部分は、金属材料ではなく、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されるが、本実施例においても、走査信号配線用端子ＧＴＭの最表面は、耐湿性に優れた多結晶ＩＴＯ膜で構成されるため、露出端子部分の信頼性を十分確保できる。
【００８９】
映像信号配線用端子ＤＴＭ部分は図１５に示すように、まず、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線ＤＬ端子が形成される領域に映像信号配線ＤＬの延在部が形成される。さらに、これらパッド電極ＴＣＡ、及び映像信号配線ＤＬを覆って薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが形成され、表面保護膜ＰＡＳに設けたスルーホールＴＨによって、映像信号配線ＤＬの延在部の一部が露出される。その上にパッド電極ＴＣＰが画素電極ＰＸＰを形成した際と同一の材料で、同一の工程で形成され映像信号配線ＤＬ用端子ＧＴＭを形成する。
【００９０】
次に、第二の実施例において、ＴＦＴ基板の各製造工程ごとの要部断面図を用いて、形成方法の具体例を図１６から図１７を用いて説明する。
【００９１】
図１６は本発明の第二の実施例の構成を実現するためのプロセスフローを示す図である。図１７は図１６のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図１２におけるＡ−Ａ′で示した線に沿う断面図である。
【００９２】
実施例１においては、具体的には（Ａ）〜（Ｆ）の、６段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。以下、工程順に説明する。
工程（Ａ）
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、Ａｌ、もしくはＡｌ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ、高融点金属，高融点金属の合金膜、もしくは高融点金属のシリサイド膜を５〜２００ｎｍ、好ましくは１０〜１００ｎｍを連続形成する。次に、ホトリソグラフィー技術を用いて、Ａｌ、もしくはＡｌ合金膜、および高融点金属、もしくは高融点金属の合金膜を一括で自己整合的に選択エッチングし、画素領域内には走査信号電極ＧＥＡ，走査信号配線ＧＬＡを、また、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬＡの延在部を形成する。
工程（Ｂ）
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚で、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、該アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
工程（Ｃ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ、もしくはＣｒ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、及び共通信号配線ＣＬＡ、及び映像信号電極ＳＤの延在部である映像信号配線ＤＬを、また、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
工程（Ｄ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、下層の第一の透明電極となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内には共通信号電極ＣＥＡを形成する。
工程（Ｅ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に、薄膜トランジスタＴＦＴのソースドレイン電極ＳＤの一部を露出するためのスルーホールＴＨを形成する。これとともに、走査信号配線用端子ＧＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩにまで、スルーホールＴＨを貫通させて、走査信号配線用ＧＬＡの延在部の一部を露出させるためのスルーホールＴＨを、映像信号配線、および共通信号配線の延在部の一部を露出するためのスルーホールＴＨを形成する。
工程（Ｆ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、上層の第二の透明電極となる多結晶ＩＴＯ膜を５０〜３００ｎｍ、好ましくは５０〜２００ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、多結晶ＩＴＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのソースドレイン電極ＳＤと接続された画素電極ＰＸＰを形成するとともに、走査信号配線，共通信号配線、および映像信号配線用端子ＧＴＭ，ＣＴＭ，ＤＴＭ形成領域には接続用のパッド電極ＴＣＰを形成する。
【００９３】
以上に示した工程により、ＴＦＴ基板側が完成する。
（実施例３）
本発明の第三の実施例について図１８から図２３を用いて説明する。
【００９４】
図１８から図２３において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。ＡＯは走査信号配線ＧＬＡ，共通信号配線ＣＬＡ、および走査信号電極ＧＥＡに使用しているＡｌもしくはＡｌ合金上に形成されたＡｌ酸化物からなる絶縁膜，ＴＣＣは高融点金属，高融点金属の合金膜、もしくは高融点金属のシリサイド膜からなるパッド電極であり、ＡｌもしくはＡｌ合金膜からなる配線と酸化物透明導電膜からなる透明電極との電気的なコンタクトを補償するための相互拡散防止層として機能する。
【００９５】
図１８は、本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図１９に示した、Ａ−Ａ′で示した線に沿う断面図である。図２０は本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の表面図を示す。図２０は図１９に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の断面図を示す。
【００９６】
第三の実施例においては図１８に示すように、上下二層の透明導電膜からなる画素電極ＰＸＡ、共通信号電極ＣＥＡ間の層間絶縁膜は、ゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳの二層で構成されている。Ａｌ酸化物ＡＯは共通信号電極ＣＥＡと共通信号配線ＣＬＡがパッド電極ＴＣＣを介して接続する領域以外の少なくとも一部に形成され、ゲート絶縁膜ＧＩとともに絶縁膜としての機能を有する。
【００９７】
また、本実施例においては共通信号配線ＣＬＡと共通信号電極ＣＥＡはＡｌ酸化物ＡＯに開口したスルーホールを介して接続されているが、電気的接続を補償するために共通信号配線ＣＬＡと共通信号電極ＣＥＡとの間に酸素拡散防止層となるＣｒ等の高融点金属，高融点金属の合金膜、もしくは高融点金属のシリサイド膜からなるパッド電極ＴＣＣを配置してパッド電極ＴＣＣを介して接続されている。
【００９８】
本実施例においては、第一の実施例と同様、第一の透明電極である共通信号電極ＣＥＡ、第二の透明電極ＰＸＡともに本発明のアモルファスＩＺＯ膜とした構成とした。また、共通信号配線ＣＬＡは走査信号配線ＧＬＡ，走査信号電極ＧＥＡと同一工程，同一材料で形成した構成とした。
【００９９】
本実施例においても本発明のアモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、あるいはそれらを主成分とする酸化物透明導電膜を適用することにより、前記した第一の実施例と同様の効果が得られる。共通信号電極ＣＥＡをパターン形成する工程において、Ａｌ酸化物ＡＯ上を乗り越える部分でくさび状の電極細りを防止できる。Ａｌ膜、もしくはＡｌ合金膜からなる共通信号配線ＣＬＡの断線を低減することができ、歩留まり、およびプロセスの信頼性を向上させることができる。また、共通信号電極ＣＥＡの端部形状を順テーパー形状に確保することができるため、ゲート絶縁膜ＧＩ、および薄膜トランジスタの表面保護膜ＰＡＳが共通信号配線ＣＥＡを乗り越える部分での付きまわり不良を防止することができ、絶縁性に優れたゲート絶縁膜ＧＩ、および薄膜トランジスタの表面保護膜ＰＡＳを形成することができる。さらに、薄膜トランジスタ保護膜ＰＡＳの付きまわりが確保できるため、薄膜トランジスタの表面保護膜ＰＡＳ上に形成された第二の透明電極である画素電極ＰＸＡが表面保護膜PASの段差部を乗り越える部分での断線を防止することができる。
【０１００】
本実施例においては図２０に示すように薄膜トランジスタＴＦＴはゲート電極ＧＥＡの絶縁膜として、Ａｌ酸化物、およびゲート絶縁膜ＧＩの積層構成としている。これにより絶縁特性に優れたゲート絶縁膜を形成することができる。その他の構成は実施例１と同一のため説明を省く。
【０１０１】
次に、第三の実施例において、形成方法の具体例を図２１から図２３のＴＦＴ基板の各製造工程ごとの要部断面図を用いて説明する。
【０１０２】
図２１は本発明の第三の実施例の構成を実現するためのプロセスフローを示す図である。図２２、および図２３はそれぞれ、図２１のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図１９におけるＡ−Ａ′で示した線に沿う断面図、Ｂ−Ｂ′で示した線に沿う断面図である。
実施例三においては、具体的には（Ａ）〜（Ｈ）の、８段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。以下、工程順に説明する。
工程（Ａ）
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、ＡｌもしくはＡｌ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Ａｌ合金膜をエッチングし、画素領域内には走査信号電極ＧＥＡ，走査信号配線ＧＬＡ、及び共通信号配線ＣＬＡを、また、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬＡの延在部を形成する。
工程（Ｂ）
ホトリソグラフィー技術を用いて、Ａｌ酸化物を形成する以外の領域、具体的には走査信号配線ＧＬＡ、および共通信号配線ＣＬＡ用端子形成領域、および共通信号配線ＧＬＡと共通信号電極ＣＬＡの接続部分にレジストパターンを形成する。その後、透明絶縁基板ＳＵＢ１と白金電極を、酒石酸を主成分とし、中性付近にｐＨを調整した陽極酸化液中に浸析し、透明絶縁基板ＳＵＢ１と白金電極間に電圧を印加し、ＡｌまたはＡｌ合金膜の表面を陽極酸化することによりＡｌ酸化物ＡＯを形成する。
工程（Ｃ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、高融点金属、もしくは高融点金属の合金膜、もしくは高融点金属のシリサイド膜を５〜２００ｎｍ、好ましくは１０〜１００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、少なくともＡｌ酸化物の形成されていない領域の一部にＣｒ合金膜を残すようにエッチングし、画素領域内、走査信号配線、および共通信号配線用端子形成領域にパッド電極ＴＣＣを形成する。
工程（Ｄ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、下層の第一の透明電極となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内には共通信号電極ＣＥＡを形成する。
工程（Ｅ）
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚で、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、該アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
工程（Ｆ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ、もしくはＣｒ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、及び該映像信号電極ＳＤの延在部である映像信号配線ＤＬを、また、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
工程（Ｇ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に、該薄膜トランジスタＴＦＴのドレイン電極の一部を露出するためのスルーホールＴＨを形成する。これとともに、走査信号配線用端子ＧＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩにまで、スルーホールＴＨを貫通させて、走査信号配線用端子ＧＴＭ用のパッド電極ＴＣＡ１の一部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを形成する。
工程（Ｈ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、上層の第二の透明電極となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのドレイン電極と接続された画素電極ＰＸＡを形成する。
【０１０３】
以上に示した工程により、ＴＦＴ基板側が完成する。
（実施例４）
図２４および図２５を用いて本発明の第四の実施例について説明する。
【０１０４】
本実施例において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。
【０１０５】
本実施例において、アクティブマトリックス型液晶表示装置の断面図、アクティブマトリックス型液晶表示装置の単位画素の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の表面図、および薄膜トランジスタの断面図、基板端部の形状，電気回路，構成を実現するためのプロセスフローは実施例一と同一のため、説明を省く。
【０１０６】
図２４は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。図２５は、第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、(ｂ)Ａ−Ａ′で示した線に沿う断面図を示す。
【０１０７】
走査信号配線用端子ＧＴＭ部分は、図２４に示すように、まず、透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に、走査信号配線ＧＬＡの延在部が形成される。この走査信号配線ＧＬＡを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、走査信号配線GLAの延在部の一部が露出され走査信号配線用端子ＧＴＭを形成する。
【０１０８】
映像信号配線用端子ＤＴＭ部分は図２５に示すように、まず、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線用端子が形成される領域に映像信号配線ＤＬの延在部が形成される。さらに、映像信号配線ＤＬを覆って薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、表面保護膜ＰＡＳに設けたスルーホールＴＨによって、映像信号配線ＤＬの延在部が露出され、映像信号配線端子用端子ＤＴＭが形成される。
【０１０９】
本実施例においては、走査信号配線用端子ＧＴＭ、および映像信号配線用端子ＤＴＭの露出部分の表面が酸化物透明導電膜で被覆，保護されない構成となる。（実施例５）
図２６から図２８を用いて本発明の第五の実施例について説明する。
【０１１０】
本実施例において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。
【０１１１】
第五の実施例において、ＴＣＡＰは本発明のアモルファスＩＺＯ膜からなるパッド電極の一部分をレーザーアニール等により選択的に結晶化して形成した多結晶透明導電膜からなるパッド電極である。
【０１１２】
図２６は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線ＧＬＡ用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。図２７は、第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【０１１３】
走査信号配線用端子ＧＴＭ部分は、図２６に示すように、まず透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に、走査信号配線ＧＬＡの延在部が形成される。この走査信号配線ＧＬＡを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、走査信号配線GLAの延在部の一部が露出される。その上にパッド電極ＴＣＡＰが、本発明のアモルファスＩＺＯ膜からなる第二の透明電極である画素電極ＰＸＡを形成した際と、同一材料，同一工程で形成される。その後、レーザーアニール，ランプアニール，電子ビームアニール等の局所アニールにより走査信号配線用ＧＬＡ端子ＧＴＭ部に形成されたパッド電極のＴＣＡＰみを結晶化し、多結晶ＩＺＯ膜とし、走査信号配線ＧＬＡ端子ＧＴＭが形成される。液晶表示装置の端子露出部分は、金属材料ではなく、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されることがより望ましいが、本実施例においても、走査信号配線用端子ＧＴＭの最表面は、耐湿性に優れた多結晶ＩＺＯ膜で構成されるため、露出端子部分の信頼性を十分確保できる。
【０１１４】
映像信号配線用端子ＤＴＭ部分は、図２７に示すように、まず、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線用端子が形成される領域に映像信号配線ＤＬの延在部が形成される。さらに、映像信号配線ＤＬを覆って薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、表面保護膜ＰＡＳに設けたスルーホールＴＨによって、映像信号配線ＤＬの延在部が露出される。その上にパッド電極ＴＣＡＰが、本発明のアモルファスＩＺＯ膜からなる第二の透明電極である画素電極ＰＸＡを形成した際と、同一材料，同一工程で形成される。このパッド電極ＴＣＡＰも走査信号配線用端子ＧＴＭに形成されたパッド電極ＴＣＡＰと同一の工程で選択的に結晶化し、多結晶化する。
【０１１５】
実施例５においては、図２８に示すように具体的には(Ａ）〜(Ｆ）の６段階のホトリソグラフィー工程とアモルファスＩＺＯ膜の選択結晶化工程を経てＴＦＴ基板ＳＵＢ１が完成する。本工程は実施例二の工程の最後に本発明のアモルファスＩＺＯ膜からなるパッド電極パターンの選択結晶化の工程を付け加えた工程となっているため詳細な説明は省く。
（実施例６）
図２９から図３６を用いて、本発明の塗布型絶縁膜を適用した第六の実施例について説明する。
【０１１６】
本実施例において、前述の実施例と同一の構成要素については同一の符号を付して重複する説明を省略する。
【０１１７】
図２９から図３６において、ＯＩＬは本発明の塗布型絶縁膜からなる層間絶縁膜である。
【０１１８】
図２９は、本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図３０に示した、Ａ−Ａ′で示した線に沿う断面図である。図３０は本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の表面図を、図３１は図３０に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の断面図を示す。
【０１１９】
第六の実施例においては、上下二層の透明導電膜からなる画素電極ＰＸＡ，共通信号電極ＣＥＡ間の層間絶縁膜は、ゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳ、の二層の絶縁膜に加えて、塗布型絶縁膜ＯＩＬで構成されている。
【０１２０】
本実施例によれば、二層の透明導電膜の間に塗布型絶縁膜ＯＩＬを配置することにより、ゲート絶縁膜ＧＩ，薄膜トランジスタの表面保護膜ＰＡＳの二層構成の場合よりもさらに層間絶縁膜の信頼性を向上することができる。上層の第二の透明電極を多結晶ＩＴＯ膜とし、第二の透明電極からなる画素電極ＰＸＰをエッチング形成する際においても、共通信号配線ＣＬＡ、および共通信号電極ＣＥＡ，映像信号配線ＤＬの溶解を防止する効果をさらに高めることができる。また、電極配線材料として、ＡｌもしくはＡｌ合金膜を用いた場合にはさらに効果的である。
【０１２１】
また、本実施例によれば、二層の透明導電膜の間に塗布型絶縁膜ＯＩＬを配置することにより、塗布型絶縁膜ＯＩＬより下層に配置されたパターンによって形成された段差を、塗布型絶縁膜ＯＩＬが平坦化する。平坦化により、上層に配置された画素電極ＰＸＰが乗り越える段差を小さくできるため、段差乗越え部分における画素電極ＰＸＰの断線を防止することができる。
【０１２２】
図３２に示すように、スルーホールＴＨは薄膜トランジスタの表面保護膜PAS、および塗布型絶縁膜ＯＩＬ上を開口するように形成されている。画素電極PXAはスルーホールＴＨの段差を乗り越えて、薄膜トランジスタのソースドレイン電極となる映像信号電極ＳＤの一方に接触し、電気的に接続されている。
【０１２３】
本実施例においては、図３０に示すように共通信号電極ＣＥＡも画素電極ＰＸＡと同様にスリット状に加工している。共通信号電極ＣＥＡのパターンが画素電極ＰＸＡのスリット部の間隙に位置するように絶縁膜を挟んで交互に配置されており、かつ、共通信号配線ＣＥＡと、画素電極ＰＸＰはその一部において、重畳して容量を形成している。共通信号電極ＣＥＡ、および画素電極ＰＸＰのスリット状に加工された電極幅、及び電極間幅は、例えばそれぞれ３μｍ幅とした。
【０１２４】
本実施例の構成をとることにより、共通信号電極ＣＥＡと画素電極ＰＸＰ間の寄生容量を低減することができ、寄生容量による、信号遅延を低減することができる。
【０１２５】
本実施例において、電気回路、およびＴＦＴ基板のＣＦに対する固定は実施例１と同様のため、説明を省く。
【０１２６】
図３５は本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。図３６は、第六の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図を示す。
【０１２７】
走査信号配線用端子ＧＴＭ部分は図３２に示すように、まず、透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に、走査信号配線ＧＬＡの延在部、接続用のパッド電極ＴＣＡが形成される。接続用のパッド電極ＴＣＡは共通信号電極ＣＥＡを形成した際と同一の材料で、同一の工程で形成される。パッド電極ＴＣＡは、走査信号配線ＧＬＡの端部において、走査信号配線ＧＬＡを覆うようにして形成されている。さらに、これらパッド電極ＴＣＡ、及び走査信号配線ＧＬＡを覆ってゲート絶縁膜ＧＩ、及び薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ、及び表面保護膜ＰＡＳに設けたスルーホールＴＨによって、パッド電極ＴＣＡの一部が露出される。その後、その上に塗布型絶縁膜ＯＩＬが形成され、この塗布型絶縁膜ＯＩＬに設けたスルーホールにより、パッド電極ＴＣＡの一部が露出される。その上にパッド電極ＴＣＰが画素電極ＰＸＰを形成した際と同一の材料で、同一の工程で形成され、走査信号配線用端子ＧＴＭを形成する。本実施例においても、走査信号配線用端子ＧＴＭの最表面は、耐湿性に優れたアモルファスのＩＺＯ膜で構成されるため、露出端子部分の信頼性を十分確保できる。また、スルーホールＴＨ開口の際にはフッ素系のエッチングガスを用いたドライエッチング法を使用するが、スルーホール開口部はフッ素系のエッチングガスに対して耐エッチング性に優れたアモルファスのＩＺＯ膜を配置しているため、スルーホール開口の工程における信頼性を十分に確保できる。
【０１２８】
映像信号配線用端子ＤＴＭ部分は図３３に示すように、まず、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線用端子が形成される領域に映像信号配線ＤＬの延在部が形成される。その後、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが形成され、映像信号配線用端子ＤＴＭが形成される領域のうち、後の工程で作製する、パッド電極ＴＣＰが形成される領域の一部にスルーホールＴＨが開口される。薄膜トランジスタの表面保護膜ＰＡＳの上には塗布型絶縁膜ＯＩＬが形成され、映像信号配線用端子ＤＴＭが形成される領域のうち、後の工程で作製する、パッド電極ＴＣＰが形成される領域の一部にスルーホールＴＨが開口される。
【０１２９】
さらに前述した画素電極ＰＸＰを形成する際に使用する材料を用いて、同一工程でパッド電極ＴＣＰが形成される。このパッド電極ＴＣＰはスルーホールＴＨを介して、映像信号配線ＤＬと電気的に接続される。本構造を採用することにより、映像信号配線用端子ＤＴＭも走査信号配線用端子ＧＴＭと同様に、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されるため、露出端子部分の信頼性を十分確保できる。
【０１３０】
次に第六の実施例において、ＴＦＴ基板の各製造工程ごとの要部断面図を用いて、形成方法の具体例を図３４から図３６を用いて説明する。
【０１３１】
図３４は本発明の第六の実施例の構成を実現するためのプロセスフローを示す図である。図３５は図３４のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図３０におけるＡ−Ａ′で示した線に沿う断面図であり、図３６は図３４のプロセスフローに則ってＴＦＴ基板を作製した際の、前記図３０におけるＢ−Ｂ′で示した線に沿う断面図である。
【０１３２】
実施例六においては、具体的には（Ａ）〜（Ｇ）の、７段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。以下、工程順に説明する。
工程（Ａ）
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、ＡｌもしくはＡｌ合金膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ、高融点金属もしくは高融点金属の合金膜をを５〜２００ｎｍ、好ましくは１０〜１００ｎｍを連続形成する。次に、ホトリソグラフィー技術を用いて、該Ａｌ、もしくはＡｌ合金膜、および高融点金属、もしくは高融点金属の合金膜を一括で自己整合的に選択エッチングし、画素領域内には走査信号電極ＧＥ，配線ＧＬＡ、及び共通信号配線ＣＬＡを、また、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬＡの延在部を形成する。
工程（Ｂ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、下層の透明導電膜となるアモルファスＩＺＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜をエッチングし、画素領域内にはスリット状に加工された共通信号電極ＣＥＡを、また、走査信号配線用端子ＧＴＭ形成領域、および共通信号配線用端子ＣＴＭ形成領域には、走査信号配線用端子ＧＴＭ用および、共通信号配線用端子ＣＴＭ用のパッド電極ＴＣＡをそれぞれ形成する。
工程（Ｃ）
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚で、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
工程（Ｄ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極ＳＤ、及び映像信号電極ＳＤの延在部である映像信号配線ＤＬを、また、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
工程（Ｅ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に、該薄膜トランジスタＴＦＴのドレイン電極の一部を露出するためのスルーホールＴＨを形成する。これとともに、走査信号配線、および共通信号配線用端子GTM,ＣＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩにまで、スルーホールＴＨを貫通させて、走査信号配線、および共通信号配線用端子ＧＴＭ，ＣＴＭ用のパッド電極ＴＣＡの一部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを形成する。
工程（Ｆ）
透明絶縁基板ＳＵＢ１の表面の全域に、例えばスピンコート法によって、ポリイミド系，アクリル系ポリマー，エポキシ系ポリマー，ベンジシクロブテン系ポリマー等の種々の有機系の樹脂、もしくは有機溶媒に可溶なＳｉを含む無機ポリマー、例えば、ＳＯＧ膜等の絶縁膜からなる塗布型絶縁膜ＯＩＬ１を２００ｎｍ〜４μｍ、好ましくは２００ｎｍ〜１.５μｍ の膜厚で形成する。次に、ホトリソグラフィー技術を用いて、走査信号配線，共通信号配線、および映像信号配線用端子部ＧＴＭ，ＣＴＭ，ＤＴＭ、および、画素電極ＰＸＰとソースドレイン電極ＳＤを接続する部分にスルーホールＴＨを開口する。
工程（Ｇ）
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、上層の透明導電膜となる多結晶ＩＴＯ膜を５０〜３００ｎｍ、好ましくは５０〜１５０ｎｍ形成する。次に、ホトリソグラフィー技術を用いて、多結晶ＩＴＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのドレイン電極と接続された画素電極ＰＸＰを形成するとともに、走査信号配線用端子ＧＴＭ形成領域には接続用のパッド電極ＴＣＰを、映像信号配線用端子ＤＴＭ形成領域には、接続用のパッド電極ＴＣＡを形成する。
【０１３３】
以上に示した工程により、ＴＦＴ基板側が完成する。
【０１３４】
本実施例において、塗布型絶縁膜としては、例えばスピンコート法によって、ポリイミド系，アクリル系ポリマー，エポキシ系ポリマー，ベンジシクロブテン系ポリマー等の種々の有機系の樹脂、もしくは有機溶媒に可溶なＳｉを含む無機ポリマー、例えば、ＳＯＧ膜等を使用したが、すべての場合において、上述した効果が得られた。
【０１３５】
本実施例において、塗布型絶縁膜とゲート絶縁膜ＧＩ，保護膜ＰＡＳのスルーホールＴＨ形成は別のホトリソグラフィー工程を用いて実施したが、塗布型絶縁膜のスルーホールＴＨ形成後に、塗布型絶縁膜のスルーホールパターンをマスクとして、ゲート絶縁膜ＧＩ，保護膜ＰＡＳのスルーホールを自己整合的に形成してもよい。この場合、ゲート絶縁膜ＧＩ，保護膜ＰＡＳのスルーホール形成のためのホトリソグラフィー工程を省略することができ、プロセスの簡略化を図ることができる。
（実施例７）
図３７を用いて本発明の第七の実施例について説明する。
【０１３６】
本実施例において、前述の実施例と同様の構成要素，材料については同一の符号を付し、説明を省略する。
【０１３７】
本実施例では実施例一の画素電極ＰＸＡに屈曲部を設けた実施例を示す。本実施例は、上述した実施例一を、いわゆるマルチドメイン方式の液晶表示装置に適用したものである。ここで、マルチドメイン方式とは、液晶の広がり方向に発生する電界（横電界）において、各画素領域内に横電界の方向が異なる領域を形成するようにし、各領域の液晶分子のねじれ方向を逆にする（図３７中のＬＣ１，ＬＣ２）ことにより、例えば、表示領域を左右からそれぞれ見た場合に生じる着色差を、相殺させる効果を付与したものである。具体的には、図３７において、一方向に延在し、それと交差する方向に併設させた帯状の各画素電極ＰＸＡを、前記一方向に対して角度θ（Ｐ型液晶で、配向膜ＯＲＩ１のラビング方向を映像信号配線ＤＬの方向と位置づけた場合、５〜４０°の範囲が適当）に傾けて延在された後に、角度（−２θ）に屈曲させて延在させることを繰り返してジグザグ状に形成し、共通信号電極ＣＥＡに、絶縁膜を介して上層に、上述した構成の画素電極ＰＸＡが重畳するように配置させるだけで、前述したマルチドメイン方式の効果を奏することができる。そして、特に、画素電極ＰＸＡの屈曲部の近傍において共通信号電極ＣＥＡとの間に発生する電界は、画素電極ＰＸＡの他の部分において共通信号電極ＣＥＡとの間に発生する電界と、まったく同様に発生することが確かめられており、画素電極ＰＸＡの屈曲部の近傍において、光透過率の低下というような不具合を生じない効果を奏する。（従来は、いわゆるディスクリネーション領域と称され、液晶分子のねじれの方向がランダムになって不透過部分が発生していた。）なお、本実施例においては、画素電極ＰＸＡは、図３７中のｙ方向に延在させて形成しているが、図中のｘ方向に延在させるようにして、これに対して屈曲部を設けて、マルチドメインの効果を得る様にしてもよい。
【０１３８】
このようなマルチドメイン方式においても本発明の透明電極構成を適用することにより、前記した所望の効果が得られることは言うまでもない。
【０１３９】
上述したすべての実施例において、本発明の透明電極構成材料として、アモルファスＩＺＯ膜を用いた例を説明したが、アモルファスＩＺＯ膜に替わって、アモルファスの酸化インジウムゲルマニウム、またはアモルファスのＩＺＯ膜、もしくはアモルファス酸化インジウムゲルマニウムを主成分とするアモルファスの酸化物透明導電膜であれば同様の効果が得られることは言うまでもない。
【０１４０】
実施例一から実施例七に記載したＡｌ合金膜とはＡｌの他にＳｉ，Ｃｕ，Ｔｉ，Ｔａ，Ｍｏ，Ｃｒ，Ｎｉ，Ｙ，Ｌａ，Ｎｄ，Ｇｄ，Ｔｂ，Ｐｄ，Ｚｒ，ＷまたはＤｙのうち少なくとも一種を含む金属膜である。
【０１４１】
実施例一から実施例七に記載した高融点金属膜は、Ｔｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ、もしくはＷのいずれかで、高融点金属の合金膜は前記高融点金属膜の組み合わせからなる合金膜で、高融点金属のシリサイド膜は前記高融点金属膜とＳｉの金属間化合物のことである。
【０１４２】
実施例一から実施例七に記載のＡｌ、もしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜からなる積層膜で構成される電極、もしくは配線に替わって、高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜からなる単層膜、あるいはこれらの積層膜で構成しても同様の効果が得られる。
【０１４３】
実施例一から実施例七に記載の映像信号配線ＤＬ、及び共通信号配線ＣＬＣを構成する一例としてＣｒを使用しているが、Ｃｒ以外にも例えば、スパッタリング、または蒸着法等で形成されたＴｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ、もしくはＷ等の高融点金属、これらの合金膜またはこれら高融点金属シリサイド膜、または低抵抗配線材料であるＡｌ，Ａｌ合金、またはこれらの材料からなる積層膜で構成されても構わない。
【０１４４】
上記の全ての実施例において、本発明の透明導電膜構成を、逆スタガ型のTFTをスィッチング素子に用いた液晶表示装置に適用した例を説明したが、本発明はこれのみに限定されるものではなく、例えば正スタガ型のＴＦＴ、あるいはコプレナー型のＴＦＴ等、異なる構造のＴＦＴを用いた場合も適用可能である。
【０１４５】
上記の全ての実施例において、上下二層の透明電極の役割については実施例毎にいずれかの場合しか示していないが、一方が共通信号電極で他方が画素電極で、かつ共通信号電極，画素電極のうちより下層に配置された透明電極が、本発明のアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウム、またはこれらを主成分とするアモルファスの酸化物透明導電膜であれば本発明の効果は変らないことはいうまでもない。
【０１４６】
上記のすべての実施例において、上層に配置された透明電極の材料は特に規定しない。例えば、下層に配置された本発明のアモルファスの酸化インジウム亜鉛、酸化インジウムゲルマニウム、もしくはそれらを主成分とする酸化物透明導電膜と同一材料で構成してもよいし、多結晶ＩＴＯ膜で構成してもよい。その場合、上記実施例で述べたようにそれぞれに付随した効果を得ることができる。
【０１４７】
上記の全ての実施例において、半導体，不純物をドープしたシリコン膜からなる電極ＮＳＩを構成するシリコン膜としてはアモルファスシリコン膜を使用しているが、例えば、アモルファスシリコン膜を熱処理、またはレーザーアニール処理して結晶化した多結晶シリコン膜を用いてもよい。
【０１４８】
上記の全ての実施例において、ゲート絶縁膜，保護絶縁膜は、例えばプラズマＣＶＤ、またはスパッタリング法等で形成された窒化シリコン膜を使用しているが、例えば、酸化シリコン膜等の絶縁膜で構成しても構わない。
【０１４９】
上記の全ての実施例において、共通信号配線は走査信号配線、もしくは映像信号配線のいずれか一方と同一材料，同一工程で形成しているが、共通信号配線のみを形成するプロセスを新たに追加しても構わない。
【０１５０】
実施例六に示した、塗布型絶縁膜の適用例は、実施例一から実施例五，実施例七においても同様に塗布型絶縁膜を適用することにより本発明の効果が得られることは言うまでもない。
【０１５１】
実施例六に示した共通信号電極のくし歯状、もしくはスリット状の加工形状を実施例一から実施例五，実施例七に適用した場合においても本発明の効果が得られることは言うまでもない。
【０１５２】
実施例七に示したマルチドメイン方式の適用例として、実施例一の構成を例にとり上層の透明電極に屈曲部を設けた構成を示したが、実施例二から実施例六においても同様に、上層透明電極に屈曲部分を設けることにより、それぞれに示した本発明の透明電極構成による効果に加えて、マルチドメインの効果が付与されることは言うまでもない。
【０１５３】
このような実施例の構成によれば、
（１）下層に配置した第一の透明電極上の絶縁膜の信頼性向上
（２）上層に配置した第二の透明電極の断線低減
（３）下層に配置した第一の透明電極と同一平面上に絶縁膜を介さずに配置され、
第一の透明電極と直接接続された配線，電極の溶解防止
（４）上記（３）の接続部分に生じた段差部分を乗り越える際の第一の透明電極の断線低減
が可能となる。
【０１５４】
【発明の効果】
高透過率で高性能な液晶表示装置を、歩留まりよく製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図２に示した、Ａ−Ａ′で示した線に沿う断面図。
【図２】本発明の第一の実施例を示すアクティブマトリックス型液晶表示装置の単位画素の薄膜トランジスタが配置される側の透明絶縁基板側の表面図。
【図３】図２に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板側の断面図。
【図４】本発明の第一の実施例に係る、アクティブマトリックス型液晶表示装置の電気回路を示す概略図。
【図５】本発明の第一の実施例に係る、アクティブマトリックス型液晶表示装置の基板端部の断面模式図。
【図６】本発明の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図７】第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図８】本発明の第一の実施例の構成を実現するためのプロセスフローを示す図。
【図９】図８のプロセスフローに則ってＴＦＴ基板を作製した際の、図２におけるＡ−Ａ′で示した線に沿う断面図。
【図１０】図８のプロセスフローに則ってＴＦＴ基板を作製した際の、図２におけるＢ−Ｂ′で示した線に沿う断面図。
【図１１】本発明の第二の実施例を示す断面図で、後述する図１２に示した、Ａ−Ａ′で示した線に沿う、対向基板を含む断面図。
【図１２】本発明の第二の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素のＴＦＴ基板側の表面図。
【図１３】本発明の第二の実施例に係る、アクティブマトリックス型液晶表示装置の電気回路を示す概略図。
【図１４】本発明の第二の実施例であるアクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図１５】本発明の第二の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図１６】本発明の第二の実施例の構成を実現するためのプロセスフローを示す図。
【図１７】図１６のプロセスフローに則ってＴＦＴ基板を作製した際の図１２におけるＡ−Ａ′で示した線に沿う断面図。
【図１８】本発明の第三の実施例を示す断面図で、後述する図１９に示した、Ａ−Ａ′で示した線に沿う、対向基板を含む断面図。
【図１９】本発明の第三の実施例を示すアクティブマトリックス型液晶表示装置の、単位画素のＴＦＴ基板側の表面図。
【図２０】本発明の第三の実施例にかかる図２０に示した、Ｂ−Ｂ′で示した線に沿うＴＦＴ基板側の断面図。
【図２１】本発明の第三の実施例の構成を実現するためのプロセスフローを示す図。
【図２２】図２１のプロセスフローに則ってＴＦＴ基板を作製した際の、図１８におけるＡ−Ａ′で示した線に沿う断面図。
【図２３】図２１のプロセスフローに則ってＴＦＴ基板を作製した際の、図１８におけるＢ−Ｂ′で示した線に沿う断面図。
【図２４】本発明の第四の実施例であるアクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図２５】本発明の第四の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図２６】本発明の第五の実施例であるアクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図２７】本発明の第五の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図２８】本発明の第五の実施例の構成を実現するためのプロセスフローを示す図。
【図２９】本発明の第六の実施例を示すアクティブマトリックス型液晶表示装置の断面図で、後述する図３０に示した、Ａ−Ａ′で示した線に沿う断面図。
【図３０】本発明の第六の実施例を示すアクティブマトリックス型液晶表示装置の単位画素の薄膜トランジスタが配置される側の透明絶縁基板側の表面図。
【図３１】図３０に示した、Ｂ−Ｂ′で示した線に沿う薄膜トランジスタが配置される側の透明絶縁基板側の断面図。
【図３２】本発明の第六の実施例に係る、アクティブマトリックス型液晶表示装置の、走査信号配線用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図３３】本発明の第六の実施例にかかるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図。
【図３４】本発明の第六の実施例の構成を実現するためのプロセスフローを示す図。
【図３５】図３４のプロセスフローに則ってＴＦＴ基板を作製した際の、図３０におけるＡ−Ａ′で示した線に沿う断面図。
【図３６】図３４のプロセスフローに則ってＴＦＴ基板を作製した際の、図３０におけるＢ−Ｂ′で示した線に沿う断面図。
【図３７】本発明の第七の実施例を示すアクティブマトリックス型液晶表示装置の断面図。
【図３８】アモルファスＩＺＯ膜の微細くし歯パターン加工時の観察例。
【図３９】アモルファスＩＺＯ膜、およびアモルファスＩＴＯ膜のＸ線回折スペクトルの測定例。
【図４０】アモルファスＩＺＯ膜、およびアモルファスＩＴＯ膜のエッチング途中の膜表面のＳＥＭ写真観察例。
【図４１】透明電極パターンが配線パターンを乗り越えて配置された場合の平面摸式図。
【図４２】塗布型絶縁膜の効果の検証のための構成図である。
【符号の説明】
ＳＵＢ１…ＴＦＴが配置される側の透明絶縁基板、ＴＦＴ…画素のスイッチング素子である薄膜トランジスタ、ＣＬＡ…ＡｌもしくはＡｌ合金膜の単層膜、もしくはＡｌもしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる共通信号配線、ＣＬＣ…ＣｒもしくはＣｒ合金膜からなる共通信号配線、ＣＥＡ…アモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、もしくはこれらを主成分とする酸化物透明導電膜からなる共通信号電極、ＧＥＡ…ＡｌもしくはＡｌ合金膜の単層膜、もしくはＡｌもしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる走査信号電極、ＧＬＡ…ＡｌもしくはＡｌ合金膜の単層膜、もしくはＡｌもしくはＡｌ合金膜と高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜の積層構成からなる走査信号配線、ＰＸＡ…アモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、もしくはこれらを主成分とする酸化物透明導電膜からなる画素電極、ＰＸＰ…多結晶ＩＴＯ膜からなる画素電極、ＳＩ…半導体層、ＳＤ…薄膜トランジスタＴＦＴのソースドレイン電極となる映像信号電極、ＤＬ…映像信号配線、ＧＩ…薄膜トランジスタのゲート絶縁膜、ＰＡＳ…薄膜トランジスタの表面保護膜、ＮＳＩ…コンタクトを保証するためにリン等の不純物をドープしたシリコン膜からなる電極、ＴＨ…スルーホール、ＯＩＬ…塗布型絶縁膜、ＢＭ…遮光パターン、ＣＦ…カラーフィルタ、ＳＵＢ２…カラーフィルタＣＦ側の透明絶縁基板、ＯＲＩ１，２…配向膜、ＬＣ…液晶層、ＰＯＬ１，２…偏光板、ＧＴＭ…走査信号配線用端子、ＤＴＭ…映像信号配線用端子、ＣＴＭ…共通信号配線用端子、ＣＢ…共通信号配線のバス配線、ＳＬ…シール材、ＴＣＡ…アモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、もしくはこれらを主成分とする酸化物透明導電膜からなるパッド電極、ＴＣＰ…多結晶ＩＴＯ膜からなるパッド電極、ＴＣＡＰ…アモルファス酸化インジウム亜鉛，アモルファス酸化インジウムゲルマニウム、もしくはこれらを主成分とする酸化物透明導電膜を選択的に結晶化することにより多結晶化した膜からなるパッド電極、ＴＣＣ…Ａｌ膜もしくはＡｌ合金膜からなる配線と酸化物透明導電膜との接続部分で、電気的な接続を補償するパッド電極。
Claims (26)
- 一対の基板と、
この基板に挟持された液晶層と、
前記一対の基板の第一の基板には、複数の走査信号配線とそれらにマトリックス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、
前記複数の走査信号配線および、前記映像信号配線で囲まれるそれぞれの領域に対応して少なくとも一つの画素が構成され、
それぞれの画素には複数の画素にわたって接続された共通信号電極と、
対応する薄膜トランジスタに接続された画素電極とを有し、
前記共通信号電極と前記画素電極とはその一部において、層間絶縁膜を介して重ね合わさり、
前記共通信号電極と前記画素電極に印加される電圧により前記液晶層に電界を形成し、
前記第一の基板に近い側に前記共通信号電極を配置し、前記共通信号電極の少なくとも一部に第一の透明電極を構成し、かつ前記液晶層に近い側に前記画素電極を配置し、前記画素電極の少なくとも一部に第二の透明電極を構成し、
前記画素電極がスリット状、もしくは櫛歯状に加工されている液晶表示装置であって、
複数の画素にわたって前記共通信号電極を接続し金属材料を用いた共通信号配線と、前記共通信号電極が少なくとも一部で積層し、前記共通信号配線が前記共通信号電極に対して前記第一の基板に近い側に配置された構成において、
前記共通信号電極がアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウム、またはこれらを主成分とするアモルファスの酸化物透明導電膜であることを特徴とする液晶表示装置。 - 請求項１に記載の液晶表示装置において、
前記共通信号配線が高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜からなる単層膜で形成された電極、もしくは配線であることを特徴とする液晶表示装置。 - 請求項１に記載の液晶表示装置において、
前記共通信号配線の少なくとも一部が二層以上の異なる金属膜、もしくは合金膜からなる積層膜で形成された配線であり、前記二層以上の積層膜のうち、最も液晶層に近い側の金属膜が高融点金属，高融点金属の合金膜、もしくは高融点金属のシリサイド膜からなる第二の導電膜であり、少なくとも前記第二の導電膜が配置された領域の一部で前記共通信号電極と前記共通信号配線が接続されていることを特徴とする液晶表示装置。 - 請求項３に記載の液晶表示装置において、
前記二層以上の金属膜のうち前記第二の導電膜以外の導電膜のうちの少なくとも一層以上がＡｌもしくはＡｌ合金膜であることを特徴とする液晶表示装置。 - 請求項３に記載の液晶表示装置において、
前記共通信号配線を形成する多層膜を自己整合的にエッチングすることにより前記共通信号配線を形成したことを特徴とする液晶表示装置。 - 一対の基板と、
この基板に挟持された液晶層と、
前記一対の基板の第一の基板には、複数の走査信号配線とそれらにマトリックス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、
前記複数の走査信号配線および、前記映像信号配線で囲まれるそれぞれの領域に対応して少なくとも一つの画素が構成され、
それぞれの画素には複数の画素にわたって接続された共通信号電極と、
対応する薄膜トランジスタに接続された画素電極とを有し、
前記共通信号電極と前記画素電極とはその一部において、層間絶縁膜を介して重ね合わさり、
前記共通信号電極と前記画素電極に印加される電圧により前記液晶層に電界を形成し、
前記第一の基板に近い側に前記共通信号電極を配置し、前記共通信号電極の少なくとも一部に第一の透明電極を構成し、かつ前記液晶層に近い側に前記画素電極を配置し、前記画素電極の少なくとも一部に第二の透明電極を構成し、
前記画素電極がスリット状、もしくは櫛歯状に加工されている液晶表示装置であって、
ＡｌもしくはＡｌ合金膜で形成され、ＡｌもしくはＡｌ合金膜の最表面の少なくとも一部にＡｌ酸化膜が形成された第一の導電膜と、前記第一の導電膜の少なくともＡｌ酸化物が形成されていない領域の一部に配置され、前記第一の導電膜と接続された、高融点金属膜，高融点金属の合金膜、もしくは高融点金属のシリサイド膜からなる第二の導電膜、の少なくとも２種類の導電膜を用いて形成された共通信号配線と、
前記共通信号電極とが、
少なくとも前記高融点金属膜、前記高融点金属の合金膜、もしくは前記融点金属のシリサイド膜の合金膜が配置された領域の一部で積層することにより前記高融点金属膜、前記高融点金属の合金膜、もしくは前記融点金属のシリサイド膜の合金膜と接続され、
前記共通信号配線が前記共通信号電極に対して前記第一の基板に近い側に配置された構成において、
前記共通信号電極がアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜であることを特徴とする液晶表示装置。 - 請求項２，３、もしくは６に記載の液晶表示装置において、
前記高融点金属膜がＴｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ、もしくはＷのいずれかであり、前記高融点金属の合金膜が前記高融点金属膜の合金膜であり、前記高融点金属のシリサイド膜が前記高融点金属とＳｉとの金属間化合物であることを特徴とする液晶表示装置。 - 一対の基板と、
この基板に挟持された液晶層と、
前記一対の基板の第一の基板には、複数の走査信号配線とそれらにマトリックス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、
前記複数の走査信号配線および、前記映像信号配線で囲まれるそれぞれの領域に対応して少なくとも一つの画素が構成され、
それぞれの画素には複数の画素にわたって接続された共通信号電極と、
対応する薄膜トランジスタに接続された画素電極とを有し、
前記共通信号電極と前記画素電極とはその一部において、層間絶縁膜を介して重ね合わさり、
前記共通信号電極と前記画素電極に印加される電圧により前記液晶層に電界を形成し、
前記第一の基板に近い側に前記共通信号電極を配置し、前記共通信号電極の少なくとも一部に第一の透明電極を構成し、かつ前記液晶層に近い側に前記画素電極を配置し、前記画素電極の少なくとも一部に第二の透明電極を構成し、
前記画素電極がスリット状、もしくは櫛歯状に加工されている液晶表示装置であって、
前記共通信号電極がアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウム、またはこれらを主成分とするアモルファスの酸化物透明導電膜であることを特徴とする液晶表示装置。 - 一対の基板と、
この基板に挟持された液晶層と、
前記一対の基板の第一の基板には、複数の走査信号配線とそれらにマトリックス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、
前記複数の走査信号配線および、前記映像信号配線で囲まれるそれぞれの領域に対応して少なくとも一つの画素が構成され、
それぞれの画素には複数の画素にわたって接続された共通信号電極と、
対応する薄膜トランジスタに接続された画素電極とを有し、
前記共通信号電極と前記画素電極とはその一部において、層間絶縁膜を介して重ね合わさり、
前記共通信号電極と前記画素電極に印加される電圧により前記液晶層に電界を形成し、
前記第一の基板に近い側に前記共通信号電極を配置し、前記共通信号電極の少なくとも一部に第一の透明電極を構成し、かつ前記液晶層に近い側に前記画素電極を配置し、前記画素電極の少なくとも一部に第二の透明電極を構成し、
前記画素電極がスリット状、もしくは櫛歯状に加工されている液晶表示装置であって、
前記共通信号電極はアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜であり、
前記共通信号電極に対してより第一の基板に近い側に配置され、前記共通信号電極と絶縁膜を介さずに直接接続された共通信号配線を走査信号配線と同一工程，同一材料で形成したことを特徴とする液晶表示装置。 - 一対の基板と、
この基板に挟持された液晶層と、
前記一対の基板の第一の基板には、複数の走査信号配線とそれらにマトリックス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、
前記複数の走査信号配線および、前記映像信号配線で囲まれるそれぞれの領域に対応して少なくとも一つの画素が構成され、
それぞれの画素には複数の画素にわたって接続された共通信号電極と、
対応する薄膜トランジスタに接続された画素電極とを有し、
前記共通信号電極と前記画素電極とはその一部において、層間絶縁膜を介して重ね合わさり、
前記共通信号電極と前記画素電極に印加される電圧により前記液晶層に電界を形成し、
前記第一の基板に近い側に前記共通信号電極を配置し、前記共通信号電極の少なくとも一部に第一の透明電極を構成し、かつ前記液晶層に近い側に前記画素電極を配置し、前記画素電極の少なくとも一部に第二の透明電極を構成し、
前記画素電極がスリット状、もしくは櫛歯状に加工されている液晶表示装置であって、
前記共通信号電極はアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜とし、
前記共通信号電極に対してより第一の基板に近い側に配置され、前記共通信号電極と絶縁膜を介さずに直接接続された共通信号配線を映像信号配線と同一工程，同一材料で形成したことを特徴とする液晶表示装置。 - 請求項１から１０のいずれかに記載の液晶表示装置において、
前記共通信号電極と前記画素電極との間に配置された絶縁膜のうちの少なくとも一部に、印刷，スピンコート等で形成される材料で、より具体的には、有機系の樹脂絶縁膜、もしくはＳｉを含む塗布型の絶縁膜が配置されていることを特徴とする液晶表示装置。 - 請求項１１に記載の液晶表示装置において、
前記共通信号電極と前記画素電極に配置された絶縁膜が、前記塗布型絶縁膜の他に、薄膜トランジスタのゲート絶縁膜の機能を有する絶縁膜、もしくは薄膜トランジスタの表面保護膜のうちの少なくともいずれかを含む積層構成であることを特徴とする液晶表示装置。 - 請求項１１、もしくは１２に記載の液晶表示装置において、
前記塗布型絶縁膜が、フォトイメージ形成型であることを特徴とする液晶表示装置。 - 請求項１２に記載の液晶表示装置において、前記共通信号電極と前記画素電極に配置された絶縁膜を塗布型絶縁膜のパターン形状を用いて一括で自己整合的に加工することによりスルーホールを開口したことを特徴とする液晶表示装置。
- 請求項１１から１４のいずれかに記載の液晶表示装置において、
前記塗布型絶縁膜の膜厚が０.２μｍ〜４.０μｍ、より望ましくは０.２〜２.０μｍであることを特徴とする液晶表示装置。 - 請求項１から１５のいずれかに記載の液晶表示装置において、
前記画素電極をアモルファスの酸化インジウム亜鉛，アモルファスの酸化インジウムゲルマニウムまたはこれらを主成分とするアモルファスの酸化物透明導電膜であることを特徴とする液晶表示装置。 - 請求項１から１６のいずれかに記載の液晶表示装置において、
前記走査信号配線、前記映像信号配線、前記共通信号配線のうちの少なくともいずれかの外部駆動回路と接続される端子部分の露出部、または露出部の最表面の一部が前記走査信号配線、前記映像信号配線、前記共通信号電極のうちの少なくともいずれかと同一材料，同一工程で形成した金属膜，合金膜もしくはこれらの積層膜からなる第一の端子引き出し用パッド電極であることを特徴とする液晶表示装置。 - 請求項１から１７のいずれかに記載の液晶表示装置において、
前記走査信号配線、前記映像信号配線、前記共通信号配線のうちの少なくともいずれかの外部駆動回路と接続される端子部分の露出部、または露出部の最表面の一部が前記走査信号配線、前記映像信号配線、前記共通信号配線のうちの少なくともいずれかと同一材料，同一工程で形成した金属膜，合金膜、もしくはこれらの積層膜からなる第一の端子引き出し用パッド電極と、前記第一の端子引き出し用パッド電極上に、前記共通信号電極、もしくは前記画素電極と同一工程，同一材料で形成された第二の端子引き出し用パッド電極を積層した構成であることを特徴とする液晶表示装置。 - 請求項１８に記載の液晶表示装置において、
前記端子部分に配置された透明電極からなる前記第二の端子引き出し用パッド電極をアモルファスの透明導電膜で形成し、選択的に結晶化することにより多結晶透明導電膜としたことを特徴とする液晶表示装置。 - 請求項１８に記載の液晶表示装置において、
前記画素電極を多結晶の透明導電膜で形成し、前記走査信号配線、前記映像信号配線、前記共通信号配線のうちの少なくともいずれかの外部駆動回路と接続される端子部分の露出部、または露出部の最表面の一部が前記画素電極を形成する際の材料、および工程で形成される第三の端子引き出し用パッド電極であることを特徴とする液晶表示装置。 - 請求項２０に記載の液晶表示装置において、
前記多結晶透明導電膜からなる第三の端子引き出し用パッド電極と、前記走査信号配線、前記映像信号配線、前記共通信号配線のうち少なくともいずれかとを接続する際に、前記第三の端子引き出し用パッド電極と前記第二の端子引き出し用パッド電極とを接続し、前記第二の端子引き出し用パッド電極と前記走査信号配線、前記映像信号配線、前記共通信号配線の少なくともいずれかの延在部分とを接続したことを特徴とする液晶表示装置。 - 請求項１から２１のいずれかに記載の液晶表示装置において、
前記酸化物透明導電膜に含まれる亜鉛、もしくはゲルマニウムの添加量がインジウムに対して３〜３０ａｔ％の範囲にあることを特徴とする液晶表示装置。 - 請求項１から２２のいずれかに記載の液晶表示装置において、
前記酸化物透明導電膜のパターン端部のテーパー角が１０〜８０°、より望ましくは
３０〜６０°の範囲にあることを特徴とする液晶表示装置。 - 請求項１から２３のいずれかに記載の液晶表示装置において、
前記アモルファスの酸化物透明導電膜として酸化インジウム亜鉛を使用し、かつ酸化インジウム亜鉛の膜厚を５０〜１５０ｎｍとしたことを特徴とする液晶表示装置。 - 請求項１から２４に記載の液晶表示装置において、
前記共通信号電極が櫛歯状、もしくはスリット状に加工されたことを特徴とする液晶表示装置。 - 請求項１から２５に記載の液晶表示装置において、
前記共通信号電極と前記画素電極の間に配置された絶縁膜のうちの少なくとも一部が窒化シリコン膜であることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240366A JP3952672B2 (ja) | 2000-08-03 | 2000-08-03 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240366A JP3952672B2 (ja) | 2000-08-03 | 2000-08-03 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002049049A JP2002049049A (ja) | 2002-02-15 |
| JP3952672B2 true JP3952672B2 (ja) | 2007-08-01 |
Family
ID=18731736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000240366A Expired - Lifetime JP3952672B2 (ja) | 2000-08-03 | 2000-08-03 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3952672B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4278034B2 (ja) * | 2003-03-10 | 2009-06-10 | シャープ株式会社 | 表示装置用基板及びその製造方法及びそれを備えた表示装置 |
| US7482208B2 (en) | 2003-09-18 | 2009-01-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| US8106865B2 (en) | 2006-06-02 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7847904B2 (en) * | 2006-06-02 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
| JP5123788B2 (ja) * | 2008-08-21 | 2013-01-23 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
| JP2010060967A (ja) * | 2008-09-05 | 2010-03-18 | Epson Imaging Devices Corp | 液晶表示装置及び電子機器 |
| JP5243278B2 (ja) * | 2009-01-09 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置 |
| JP5553513B2 (ja) * | 2009-02-09 | 2014-07-16 | 株式会社ジャパンディスプレイ | 液晶表示装置及びその製造方法 |
| JP5015274B2 (ja) * | 2010-01-13 | 2012-08-29 | シャープ株式会社 | 表示パネルおよび表示装置 |
| JP2012073341A (ja) | 2010-09-28 | 2012-04-12 | Hitachi Displays Ltd | 液晶表示装置 |
| CN102645803B (zh) * | 2011-10-17 | 2014-06-18 | 京东方科技集团股份有限公司 | 像素单元，阵列基板、液晶面板、显示装置及其制造方法 |
| CN202256974U (zh) | 2011-10-25 | 2012-05-30 | 京东方科技集团股份有限公司 | 一种边缘场开关模式的液晶显示面板 |
| JP2014222483A (ja) * | 2013-05-14 | 2014-11-27 | 株式会社ジャパンディスプレイ | 電子部品 |
| CN104035248A (zh) * | 2014-06-30 | 2014-09-10 | 上海中航光电子有限公司 | 一种阵列基板及液晶显示装置 |
| CN111665670B (zh) * | 2020-06-29 | 2022-05-31 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
-
2000
- 2000-08-03 JP JP2000240366A patent/JP3952672B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002049049A (ja) | 2002-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3695393B2 (ja) | 液晶表示装置 | |
| US6924179B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| US6731364B2 (en) | Liquid crystal display device | |
| JP3793915B2 (ja) | 液晶表示装置 | |
| JP3687452B2 (ja) | 液晶表示装置 | |
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| JP3952672B2 (ja) | 液晶表示装置 | |
| US7929096B2 (en) | Liquid crystal display | |
| US8300166B2 (en) | Display panel and method of manufacturing the same | |
| JP2000089255A (ja) | 高開口率及び高透過率を持つ液晶表示装置並びにその製造方法 | |
| JP2001059976A (ja) | 液晶表示装置及びその製造方法 | |
| US20030112382A1 (en) | Liquid crystal display device | |
| KR20050003245A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100582599B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP2000330123A (ja) | 液晶表示装置 | |
| KR20010038385A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100632216B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US9459505B2 (en) | Display device and manufacturing method thereof | |
| US10886355B2 (en) | Liquid crystal display device | |
| KR101086121B1 (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
| KR20020030487A (ko) | 액정 디스플레이 패널 제조 방법 | |
| JP2000047240A (ja) | 液晶表示装置 | |
| JPH06250224A (ja) | 液晶表示装置 | |
| JPH04278928A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3952672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |